TW202121496A - 製造半導體元件的方法 - Google Patents

製造半導體元件的方法 Download PDF

Info

Publication number
TW202121496A
TW202121496A TW109126229A TW109126229A TW202121496A TW 202121496 A TW202121496 A TW 202121496A TW 109126229 A TW109126229 A TW 109126229A TW 109126229 A TW109126229 A TW 109126229A TW 202121496 A TW202121496 A TW 202121496A
Authority
TW
Taiwan
Prior art keywords
layer
spin
planarization
acid
coated carbon
Prior art date
Application number
TW109126229A
Other languages
English (en)
Other versions
TWI778393B (zh
Inventor
陳彥豪
賴韋翰
張慶裕
林進祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202121496A publication Critical patent/TW202121496A/zh
Application granted granted Critical
Publication of TWI778393B publication Critical patent/TWI778393B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02406—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本文揭示一種製造半導體元件的方法。方法包括在基板的經圖案化表面上形成第一平坦化材料的第一層，在第一平坦化層上形成第二平坦化材料的第二層，交聯第一平坦化材料的一部分及第二平坦化材料的一部分，並移除第二平坦化材料中未經交聯的一部分。在一實施例中，方法進一步包括在移除第二平坦化材料中未經交聯的部分之後，在第二平坦化材料上形成第三平坦化材料的第三層。第三平坦化材料可包括底部抗反射塗膜或旋塗碳，及酸或酸產生劑。第一平坦化材料可包括旋塗碳及酸、熱酸產生劑或光酸產生劑。

Description

半導體元件的製造方法
根據消費者需求，電子元件已經變得愈來愈小，此些元件的各個組成的大小也必然減小。組成諸如移動電話、電腦平板等裝置的主要組成的半導體元件有變得愈來愈小的壓力，其中半導體元件內的各個元件（例如，電晶體、電阻器、電容器等）上有相應的減少尺寸的壓力。
隨著這些元件的尺寸減小，控制元件的製造製程中的波動變得更加重要。隨著元件縮小，一些組成的均勻性及平面度變得更加難以控制。這些挑戰涉及，例如較小的經圖案化特徵的蝕刻控制，與減小尺寸相關聯的較小容差造成的意外基板損壞，及/或散焦圖案上的更精細臨界尺寸漂移，等類似者。因而，複雜半導體及微影蝕刻製程期間的不受控制的非平面度及/或不均勻性，可導致在這些元件的製造過程中的產能降低及成品元件中的低可靠性。因此，迫切需要新方法來改善下一代半導體製程中的平面度及/或均勻性問題。
應當理解，以下揭示內容提供許多不同實施例或實例，以便實施本揭示之不同特徵。下文描述組成及佈置之特定實施例或實例以簡化本揭示案。當然，這些實例僅為實例且不意欲為限制性。例如，元件之尺寸不限於本揭示之範圍或數值，但可取決於元件之處理條件及/或所需性質。此外，在隨後描述中在第二特徵上方或在第二特徵上第一特徵的形成可包括第一及第二特徵形成為直接接觸之實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。為簡單及清晰起見，不同特徵可能任意地以不同的比例繪製出。
另外，空間相對術語，諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者，在此為便於描述可用於描述諸圖中所圖示一個元件或特徵與另一（些）元件或（多個）特徵的關係。除圖形中描繪的定向外，空間相對術語意圖是包含元件在使用或操作中的不同定向。元件可為不同定向（旋轉90度或在其他的定向）及在此使用的空間相對的描述詞可因此同樣地解釋。另外，術語「由...製成」可意謂「包含」或者「由...組成」。
儘管許多方法已經證實可經由諸如化學機械拋光或複雜蝕刻製程的製程來改善平面度，但這些方法通常導致不適用於大量製造的過高的成本。一種新的方法可改善下一代半導體製程中的平面度及/或均勻性問題，而沒有過高的成本及/或將損失歸入現有製程流程中，這種新方法包括使用材料的多層塗層以供增強元件處理及製造中的蝕刻選擇性及反射率控制。舉例而言，材料，諸如底部抗反射塗層(bottom anti-reflective coating; BARC)及旋塗碳(spin-on carbon; SoC)材料，用於改善平面度。然而，這種材料可遭受不同微影蝕刻製程中的平面度或不均勻性問題，這些問題相關於例如，組成圖案中的縫隙大小（例如，狹窄縫隙、寬縫隙），乃至具有不同電、機械及化學性質的基板。
非平面或不均勻的旋塗碳塗層原因在於在經圖案化特徵上形成塗層，此經圖案化特徵具有具狹窄縫隙的區域及具寬縫隙的區域。由於這些區域中的塗層材料不規則而塗層的蝕刻速率相同，則在移除具狹窄縫隙的區域中的適量塗層材料時，最終結果導致對具寬縫隙的區域的過度蝕刻。過度蝕刻通常導致暴露的經圖案化特徵，此些特徵可變成缺陷並產生失效元件。另一方面，移除具寬縫隙的區域中的適量塗層材料將導致具狹窄縫隙的區域的蝕刻不足。蝕刻不足通常導致不足平面度及未暴露的經圖案化特徵，不足平面度影響後續的微影蝕刻操作，而未暴露的經圖案化特徵可導致組件無法正常工作及失效元件。
如本文揭示的製程包括施用包括兩層或三層塗層的多層塗層，及溶劑沖洗操作。在多層塗層中施用多層會補償表面形貌偏移，以在經圖案化特徵上實現多層塗層的平面度及均勻性。多層塗層的塗料包括但不限於旋塗碳材料，其可藉由熱活化、酸催化、及/或光照明來經歷交聯反應。沖洗材料包括溶劑或共溶劑，其溶解未經交聯的旋塗碳材料。旋塗碳材料可包括交聯劑材料或經歷自交聯的材料。
如本文描述，具有狹窄縫隙及寬縫隙的經圖案化特徵可用作實例，以說明使用多層塗層以改善平面度及/或均勻性問題的實施例的有效性，隨著元件尺寸持續減小，此些平面度及/或均勻性問題已經成為難題。然而，本揭示案並不限於本文揭示的此製程、材料及/或經圖案化特徵。如本文揭示的多層塗覆製程及材料可在半導體元件製造製程期間的任何適宜時間下在任意表面或基板上使用。
第1A圖至第1F圖根據本揭示內容的實施例繪示用於形成多層旋塗碳塗層的製程流程。第1A圖繪示設置在基板110上的元件100，元件100包含經圖案化特徵112，經圖案化特徵112具有狹窄縫隙區域114及寬縫隙區域116。第1A圖亦圖示旋塗在經圖案化特徵112上的第一層120，旋塗製程會在狹窄縫隙區域114及寬縫隙區域116中造成第一層120的不規則高度。在一些實施例中，第一層120包括第一旋塗碳材料。如第1A圖圖示，第一層120的厚度小於經圖案化特徵112從基板110的上表面至經圖案化特徵112的頂部的完全高度h1，並且狹窄縫隙區域114中的厚度不同於寬縫隙區域116中的厚度。第一層120在狹窄縫隙區域114及寬縫隙區域116中的厚度差異經圖示為厚度差125，厚度差125圖示當元件具有不同圖案密度的區域時，單個旋塗塗層的非平面度或不均勻性。
在本揭示內容的一些實施例中，基板110為半導體基板。在一些實施例中，基板110在至少其表面上包括單個晶體半導體層。在一些實施例中，基板110包括單晶半導體材料，諸如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、及InP。在一些實施例中，基板110由Si組成。在一些實施例中，基板為矽晶圓。在一些實施例中，基板110為使用氧的注入分離(separation by implantation of oxygen; SIMOX)、晶圓接合、及/或其他適當方法製造的絕緣體上半導體基板，諸如絕緣體上矽(silicon-on-insulator; SOI)基板，絕緣體上矽鍺(silicon germanium-on-insulator; SGOI)基板，或絕緣體上鍺(germanium-on-insulator; GOI)基板。
在一些實施例中，經圖案化特徵112具有複數個狹窄縫隙區域114及複數個寬縫隙區域116。在一些實施例中，經圖案化特徵112可具有複數個區域，此些區域的縫隙的尺寸落在狹窄縫隙與寬縫隙之間。根據如本文描述的一些實施例，狹窄縫隙的橫向尺寸在約1 nm與約5 nm之間，約1 nm與約10 nm之間，約1 nm與約15 nm之間，約1 nm與約20 nm之間，約5 nm與約25 nm之間，或約5 nm與約50 nm之間，包括這些範圍之間的任何橫向尺寸。在一些實施例中，狹窄縫隙的橫向尺寸低於約5 nm、約10 nm、約15 nm、約20 nm、約25 nm、或約50 nm。在一些實施例中，寬縫隙的橫向尺寸在約5 nm與約50 nm之間，約10 nm與約100 nm之間，約20 nm與約200 nm之間，約20 nm與約500 nm之間，約10 nm與約250 nm之間，或約5 nm與約500 nm之間，包括這些範圍之間的任何橫向尺寸。在一些實施例中，寬縫隙的橫向尺寸大於約5 nm、約10 nm、約15 nm、約20 nm、約25 nm、或約50 nm。
在一些實施例中，經圖案化特徵112距離基板110的上表面的完全高度h1在約0.1 nm至約5 mm的範圍內。在一些實施例中，經圖案化特徵112的完全高度在約0.5 nm至約1 mm、約1 nm至約100 μm、約1 nm至約50 μm、約5 nm至約10 μm、約10 nm至約10 μm、或約10 nm至約1 μm的範圍內，包括這些範圍之間的任何完全高度值。
在一些實施例中，經圖案化特徵112包括電晶體，包括但不限於平坦場效電晶體(field-effect transistors; FET)、鰭式FET(Fin FET)、金屬氧化物半導體FET(metal-oxide-semiconductor FET; MOSFET)、閘極全繞 FET(gate-all-around FET; GAAFET)、電線、或任何其他電子元件、元件、或部件。
在一些實施例中，兩個不同的狹窄縫隙區域114及寬縫隙區域116中的厚度差異125在約0.1 nm至約1 mm的範圍內。在一些實施例中，厚度差異125可在約0.2 nm至約50 μm、約0.3 nm至約25 μm、約0.4 nm至約10 μm、約0.5 nm至約5 μm、約1 nm至約1 μm、或約1 nm至約100 μm的範圍內，包括這些範圍之間的任何厚度差異值。
在一些實施例中，第一層120包括第一旋塗碳材料。在一些實施例中，第一旋塗碳材料包括2-苯基苯酚、1,4-二乙烯基苯、二乙二醇二甲醚、9-蒽酮甲醇、及單體，包括但不限於1-（9-蒽基）-3-苯基-2-丙基-1-醇（單體A）、1-（7H-苯并[de]蒽-7-基）-3-苯基-2-丙基-1-醇（單體B）、1-（5H-二苯并[a,d]環庚-5-基）-3-苯基-2-丙基-1-醇（單體C）及1-（1-吡啶基）-3-苯基-2-丙基-1-醇（單體D）。單體A、單體B、單體C、及單體D的結構圖示如下：
Figure 02_image001
、
Figure 02_image003
、
Figure 02_image004
及
Figure 02_image006
。
在一些實施例中，第一旋塗碳材料包括熱酸產生劑(thermal acid generator; TAG)、光酸產生劑(photoacid generator; PAG)、或具有小於7的pH的酸。在一些實施例中，第一旋塗碳材料包括高達約30重量%、約25重量%、約20重量%、約15重量%、約10重量%、約5重量%、或約1重量%的熱酸產生劑。在一些實施例中，第一旋塗碳材料包括高達約30重量%、約25重量%、約20重量%、約15重量%、約10重量%、約5重量%、或約1重量%的光酸產生劑。
在一些實施例中，熱酸產生劑包括具有式CF3 -R-CF2 SO3 − (R1 )4 N+ 的化合物，其中R是直鏈或環烷基、烷氧基或具有1至6個碳的氟代鏈、或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、烷基、鍵、或具有N的環。在一些實施例中，熱酸產生劑材料包括但不限於，
Figure 02_image008
及
Figure 02_image010
。
在一些實施例中，第一旋塗碳材料包括一或更多個交聯劑材料。在一些實施例中，第一旋塗碳材料包括高達約30重量%、約25重量%、約20重量%、約15重量%、約10重量%、約5重量%、或約1重量%的一或更多交聯劑材料。在一些實施例中，交聯劑材料是
Figure 02_image012
。 在一些實施例中，交聯劑材料具有下列結構：
Figure 02_image014
， 其中C為碳，n在1至15的範圍內；A及B獨立地包括一氫原子、一羥基、一鹵化物、一芳香族碳環，或直鏈或環狀烷基、烷氧基/氟、具有1與12之間的碳數的烷基/氟烷氧基鏈，並且每個碳C包含A及B；碳C鏈的第一端處的第一末端碳C包括X，及碳鏈的第二端處的第二末端碳C包括Y，其中X及Y各自包括胺基、硫醇基、羥基、異丙醇基、或異丙胺基，除了當n=1時，將X及Y鍵接至相同碳C。
在一些實施例中，交聯劑材料包括下列結構：
Figure 02_image015
、
Figure 02_image017
、
Figure 02_image019
、
Figure 02_image021
、
Figure 02_image023
或
Figure 02_image025
。
在一些實施例中，添加偶合劑來取代交聯劑材料，或者除了交聯劑材料外，還添加了偶合劑。偶合劑藉由在交聯劑材料之前與聚合樹脂中的烴類結構上的基團反應而有助於交聯反應，從而降低交聯反應的反應能並增大反應速度。接著鍵接的偶合劑與交聯劑材料反應，從而將交聯劑材料偶合至聚合樹脂。在一些實施例中，偶合劑具有下列結構：
Figure 02_image027
， 其中R為碳原子、氮原子、硫原子、或氧原子；M包括氯原子、溴原子、碘原子、--NO2 ；--SO3 - ；--H--；--CN；--NCO、--OCN；--CO2 - ；--OH；--OR*、--OC(O)CR*；--SR、--SO2 N(R*)2 ；--SO2 R*；SOR；--OC(O)R*；--C(O)OR*；--C(O)R*；--Si(OR*)3 ；--Si(R*)3 ；環氧基等；及R*為經取代或未經取代的C1-C12烷基、C1-C12芳基、C1-C12芳烷基等。在一些實施例中，用作偶合劑的材料的特定實例包括下列：
Figure 02_image029
，
Figure 02_image031
，及
Figure 02_image033
。
光酸產生劑的一些實例包括α-（三氟甲基磺醯氧基）-雙環[2.2.1]庚-5-烯-2,3-二碳-o-鄰(MDT)、N-羥基-萘醯亞胺(DDSN)、苯并甲酸鹽、三級丁基苯基-α-（對甲苯磺醯氧）-乙酸酯及三級丁基苯基-α-（對甲苯磺醯氧）-乙酸酯、三芳基磺及六氟銻酸二芳基碘鎓、六氟砷酸鹽、三氟甲磺酸鹽、全氟辛烷磺酸碘鎓；N-樟腦磺醯氧萘醯亞胺，N-五氟苯基磺醯氧萘醯亞胺，離子碘鎓磺酸鹽，如二芳基碘（烷基或芳基)磺酸鹽及雙（二-三級丁基苯基）碘卡馬芬磺酸鹽，全氟烷烴磺酸鹽，如全氟戊烷磺酸鹽，全氟辛烷磺酸，全氟甲磺酸鹽，芳基（例如，苯基或苄基)三氟，如三苯基磺基三氟或雙-(三級丁基苯基）碘三氟；鄰苯三酚衍生物（如鄰苯三酚的三甲酸鹽），羥基醯亞胺的三氟甲基磺酸酯，α,α'-雙磺醯-二氮雜胺，硝基取代苄醇的磺酸鹽酯，萘醌-4-重氮化物，烷基二碸等。
在一些實施例中，光酸產生劑包括具有以下式的化合物
Figure 02_image035
， 其中R為芳香族碳環，或直鏈或環狀烷基、烷氧基、或具有1至6個碳的氟代鏈，或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳的硫醇官能團，及R及R2包括-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R*；-Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*為H、無支鏈或有支鏈、環狀或非環狀飽和或不飽和烷基或烯基或炔基。
光酸產生劑操作是根據下列化學方程式：
Figure 02_image036
。
在一些實施例中，光酸產生劑包括但不限於，
Figure 02_image038
，
Figure 02_image039
，及
Figure 02_image041
。
在一些實施例中，第一旋塗碳材料包括酸。在一些實施例中，適合的酸包括選自由以下各者組成的群組的有機酸：乙二酸、甲酸、2-羥基苯酸、2-羥丁二酸、檸檬酸、尿酸、三氟甲基磺酸、苯磺酸、乙烷磺酸、甲磺酸、草酸、馬來酸、碳酸、氧乙酸、2-羥基乙酸、丙二酸、丁二酸、3-氧代丁酸、羥胺-o-磺酸、甲胺磺酸、甲基胺基磺酸、磺基乙酸、1,1,2,2-三氟甲磺酸、1,3-丙烷二磺酸、九氟丁烷-1-磺酸、5-磺基水楊酸、及上述組合。在一些實施例中，酸是選自由以下各者組成的群組的無機酸：硝酸、硫酸、鹽酸及上述組合。
在一些實施例中，第一層120包括選自以下各者之一或更多者的溶劑：丙二醇甲醚醋酸鹽(propylene glycol methyl ether acetate; PGMEA)、丙二醇單甲醚(propylene glycol monomethyl ether; PGME)、1-乙氧基-2-丙醇(PGEE)、γ-丁內酯(GBL)、環己酮(CHN)、乳酸乙酯(EL)、甲醇、乙醇、丙醇、正丁醇、丙酮、二甲基甲醯胺(DMF)、異丙醇(IPA)、四氫呋喃(THF)、甲基異丁基甲醇(MIBC)、乙酸正丁酯(nBA)、及2-庚酮(MAK)。
在一些實施例中，第一層120包括由有機材料組成之底部抗反射塗層(BARC)。在一些實施例中，BARC層由熱交聯有機聚合材料組成。
在一些實施例中，第一層120包括至少一個聚合物結構、酸、淬火劑、發色團、交聯劑、或溶劑。第一層120具有不同n（折射率）、或k（吸光係數）值。在一些實施例中，由於不同的第一層120設計包括不同發色團或聚合物組分，n或k值是不同的。
第1B圖繪示元件100，其具有設置在第一旋塗碳材料的第一層120上的第二旋塗碳材料的第二層130。如第1B圖圖示，第一層120與第二層130的組合厚度大於狹窄縫隙區域114及寬縫隙區域116的兩者中的經圖案化特徵112的完全高度h1。然而，狹窄縫隙區域114及寬縫隙區域116中的第一層120及第二層130的組合厚度的差異仍然是明顯的。
在一些實施例中，第二旋塗碳材料包括與不含熱酸產生劑或光酸產生劑的第一旋塗碳材料相同的材料。
在一些實施例中，第二層130的厚度可在約1 nm至約500 mm、約10 nm至約400 nm、約30 nm至約200 nm、約40 nm至約100 nm、或約50 nm至約250 nm的範圍內，包括這些範圍之間的任何厚度值。
在一些實施例中，第一層120中的第一旋塗碳材料與第二層130中的第二旋塗碳材料進行交聯反應。在一些實施例中，當在第一層120中產生或包含於第一層120中的酸擴散進第二層130時發生交聯反應，從而交聯第一層120及第二層130。在一些實施例中，在約90℃與約400℃之間的溫度下進行烘烤而導致酸的擴散。在一些實施例中，在約100℃與約380℃之間的溫度下進行烘烤而導致酸的擴散。在一些實施例中，在一或更多溫度步驟或操作中進行烘烤。
在一些實施例中，交聯反應導致形成包括第一層120及第二層130的組合多層塗層。在一些實施例中，第二層130的交聯部分130’的厚度取決於從第一層120擴散的酸的量。在一些實施例中，狹窄縫隙區域114處的交聯部分130’的厚度小於寬縫隙區域116中的厚度，因為從第一層120擴散出來的酸的量不同。在一些實施例中，溶劑沖洗用以移除未經交聯的第二旋塗碳材料。在一些實施例中，組合多層塗層的厚度在不同的狹窄縫隙區域114及寬縫隙區域116中為均勻的，如第1C圖圖示。例如，厚度偏差可使用如本文描述的製程補償。
如第1C圖繪示，所得元件100圖示在藉由溶劑沖洗移除第二層130的頂部之後第二旋塗碳材料的交聯部分130’。如第1C圖圖示，在移除第二層130的頂部之後，交聯部分130’的頂表面在狹窄縫隙區域114及寬縫隙區域116兩者中大體上相同。在一些實施例中，高度差為約1 nm至約50 nm。在一些實施例中，第一層120中TAG的量、PAG的量、或酸的量，及/或烘烤條件，諸如溫度及時間，經調節以在狹窄縫隙區域114與寬縫隙區域116之間獲得平坦表面。使表面平坦所需的酸量取決於，例如狹窄縫隙區域114及寬縫隙區域116的圖案密度。因此，移除狹窄縫隙區域114及寬縫隙區域116中的各別頂部會在狹窄縫隙區域114及寬縫隙區域116兩者中產生平坦或均勻的組合第一層120及交聯部分130’。
第1D圖繪示元件100，其具有設置在第二旋塗碳材料的交聯部分130’上的第三旋塗碳材料的第三層140。如第1D圖圖示，第一層120、交聯部分130’及第三層140的組合厚度在狹窄縫隙區域114及寬縫隙區域116兩者中相同。因為在設置第三層140之前實現第一層120及交聯部分130’的平面度或均勻性，故可調節第三層140的厚度以實現包括第一層120、交聯部分130’及第三層140三層的多層塗層的期望組合厚度。
在一些實施例中，第三旋塗碳材料包括與關於上述第一旋塗碳材料描述的材料相同的材料。在一些實施例中，在移除第二層130的頂部以導致第一層120及交聯部分130’的平坦或均勻組合厚度之後，實現組合多層塗層的最終厚度。在一些實施例中，多層塗層的組合厚度是基於第一120、交聯部分130’及第三層140的組合厚度。在一些實施例中，第三層140中的第三旋塗碳材料用以調整多層塗層的最終厚度。
在一些實施例中，第三層140亦可為BARC。在一些實施例中，作為第三層140的BARC可用作後續三層光阻劑的底層，如第1E圖及第1F圖圖示。在一些實施例中，後續三層光阻劑的底層藉由另一適當沉積製程而形成，並設置在第三層140上。在其他實施例中，使用單層光阻系統。在此種情況下，將光阻劑塗覆在第三層140(BARC)上。
第1E圖繪示具有三層光阻劑105的元件100。如第1E圖繪示，三層光阻劑105包括第三層140，其為三層光阻劑105的底部抗蝕劑層（本文亦稱為「底部抗蝕劑層140」），設置在第三層140上的中間光阻層150，及設置在中間光阻層150上的上部光阻層160。在一些實施例中，第三層140為具有大體上平坦的上表面的有機材料，中間光阻層150為抗反射層，及上部光阻層160為光阻劑。使用適當光微影蝕刻操作來圖案化光阻劑上部光阻層160。
在一些實施例中，第三層140包括有機材料。有機材料可包括複數個不交聯的單體或聚合物。在一些實施例中，第三層140包括可圖案化的材料及/或具有經調諧以提供抗反射性質的組合物。第三層140的一些示例性材料包括碳主鏈聚合物。在一些實施例中，第三層140的厚度在約10 nm至約500 nm、或約50 nm至約400 nm的範圍內，包括這些範圍之間的厚度值。在一些實施例中，省去第三層140，並且交聯部分130’用作三層光阻劑105的底部抗蝕劑層。
三層光阻劑105的中間光阻層150可具有一組合物，此組合物提供光微影蝕刻操作的抗反射性質及/或硬遮罩性質。在一些實施例中，中間光阻層150包括含矽層（例如，矽硬遮罩材料）。中間光阻層150可包括含矽無機聚合物。在一些實施例中，中間光阻層150包括矽氧烷聚合物。在一些實施例中，中間光阻層150包括氧化矽（例如，旋塗玻璃(spin-on glass; SOG)）、氮化矽、氮氧化矽、多晶矽、含金屬有機聚合物材料，此含金屬有機聚合物材料包含金屬，諸如鈦、氮化鈦、鋁、及/或鉭，及/或其他適當材料。可將中間光阻層150鍵接至相鄰層，諸如藉由共價鍵合、氫鍵合、或親水力。
在一些實施例中，中間光阻層150包括一組合物，此組合物允許在暴露製程及/或後續烘烤製程之後在中間層與覆蓋的中間光阻層150之間形成共價鍵。在一些實施例中，中間光阻層150包括加成化合物或具有光基產生劑(photo base generator; PBG)的組分。此PBG生成與暴露的光阻劑相互作用的化學基，並在中間層與上層光阻劑的組分之間提供共價鍵合。在一些實施例中，中間光阻層150包括矽氧烷聚合物及PBG。
一些示例性光基產生劑包括生成胺類及硫（硫離子S-2 )基的組分。在一些實施例中，PBG包括但不限於胺基甲酸鹽、O-醯亞胺、銨鹽、胺醯亞胺、α-胺基酮、脒前驅物、芳香脲及三甲基苯基碘化銨。
中間光阻層150可藉由旋塗製程、化學氣相沉積製程(chemical vapor deposition process; CVD)、物理氣相沉積(physical vapor deposition; PVD)製程、及/或其他適當沉積製程來形成。在一些實施例中，中間光阻層150的厚度在約10 nm至約100 nm、或約20 nm至約80 nm的範圍內，包括這些範圍之間的厚度值。
在一些實施例中，上部光阻層160為可由光化輻射圖案化的光敏層，如本領域已知的。由入射輻射衝擊的光阻劑區域的化學性質以某一方式變化，此方式取決於所用光阻劑的種類。在一些實施例中，上部光阻層160為正抗蝕劑。正抗蝕劑是指當暴露於輻射（諸如UV光）時變得可溶於顯影劑的光阻劑材料，而未暴露（或暴露很少）的光阻劑部分不可溶於顯影劑。在一些實施例中，上部光阻層160為負抗蝕劑。負抗蝕劑是指當暴露於輻射時變得不溶於顯影劑的光阻劑材料，而未暴露的光阻劑部分可溶於顯影劑。
上部光阻層160可包括碳主鏈聚合物，及其他適當組分，諸如溶劑及/或光酸產生劑。舉例而言，在一些實施例中，上部光阻層160為化學放大的抗蝕劑。在一些實施例中，上部光阻層160的厚度在約10 nm至約400 nm、或約50 nm至約300 nm的範圍內，包括這些範圍之間的厚度值。
在一些實施例中，在塗覆之後，對上部光阻層160執行軟烘烤製程。隨後將上部光阻層160以逐圖案的方式暴露於光化輻射，從而在上部光阻層160中形成潛像。光化輻射可藉由一微影蝕刻系統生成，此微影蝕刻系統根據積體電路設計佈局提供輻射的圖案。在一些實施例中，微影系統包括紫外線(ultraviolet; UV)輻射、深紫外線(deep ultraviolet; DUV)輻射、極紫外線(extreme ultraviolet; EUV)輻射、X射線輻射、及/或其他適當的輻射類型。在替代實施例中，微影系統包括帶電粒子微影系統，諸如電子束或離子束微影系統。
在一些實施例中，在暴露操作之後，發生硬烘烤操作。隨後顯影暴露的上部光阻層160以藉由將顯影劑施用至暴露的上部光阻層160而形成圖案。顯影劑為溶劑，並且可經噴射在暴露的光阻膜上。
第1F圖繪示在顯影三層光阻劑105中的經圖案化特徵162之後的元件100。如第1F圖圖示，使用適當的蝕刻操作，將經圖案化特徵162傳遞並延伸至三層光阻劑105的下層中間光阻層150及第三層140。
應理解，元件100進行進一步製程，包括材料沉積、注入、或蝕刻操作，以形成各種特徵，諸如場效電晶體、帽絕緣層、接點/通孔、矽化物層、互連金屬層、介電層、鈍化層、具有訊號線的金屬化層等等。在一些實施例中，在元件100上形成導電、半導電及絕緣材料的一或更多層，並且在一或更多層中可形成額外圖案以供進一步處理。
第2圖是根據本揭示內容的實施例繪示製造半導體元件的方法200的流程圖。如第2圖圖示，方法200包括以下步驟：在操作S202處，在基板的經圖案化表面上形成第一平坦化材料的第一層。在一些實施例中，基板為如關於第1A圖至第1F圖描述的任何基板。在一些實施例中，第一平坦化材料包括如關於第1A圖至第1F圖中第一層120描述的任何材料。在一些實施例中，經圖案化表面包括具有大範圍縫隙的表面。
在一些實施例中，第一平坦化材料包括，例如但不限於，旋塗碳及酸或酸產生劑，包括例如但不限於熱酸產生劑(TAG)、光酸產生劑(PAG)或pH小於7的酸。在一些實施例中，熱酸產生劑包括如關於第1A圖至第1F圖描述的任何TAG材料。在一些實施例中，光酸產生劑包括如關於第1A圖至第1F圖描述的任何PAG材料。在一些實施例中，酸包括如關於第1A圖至第1F圖描述的任何酸。
由於縫隙大小差異，第一平坦化材料的表面水平不同於在具寬縫隙的區域與具狹窄縫隙的區域中，如第1A圖繪示。這是因為積聚在經圖案化特徵的縫隙內的第一旋塗碳材料的量不同。在一些實施例中，將第一平坦化材料的頂部表面水平維持在低於經圖案化特徵的最大高度。
在操作S203處，方法200包括交聯第一平坦化材料的一部分。在一些實施例中，交聯第一平坦化材料的一部分的步驟包括在約90℃至約400℃的溫度範圍內從第一層擴散酸。在一些實施例中，第一平坦化材料包括熱酸產生劑，並且酸藉由在約90℃至約400℃的溫度範圍內加熱第一層而產生。在一些實施例中，第一平坦化材料包括光酸產生劑，並且酸藉由用光化輻射照射第一平坦化層而產生。
在操作S204中，方法200包括在第一平坦化層上形成第二平坦化材料的第二層。在一些實施例中，第二平坦化材料與形成時不含酸、熱酸產生劑或光酸產生劑的第一平坦化材料相同。在一些實施例中，第二平坦化材料包括旋塗碳。
在操作S206處，方法200包括交聯第二平坦化材料的一部分。在一些實施例中，交聯第二平坦化材料的一部分的步驟包括將酸從第一層擴散至第二層。在一些實施例中，藉由在約90℃至約400℃的溫度範圍內加熱第一層及第二層來將酸從第一層擴散至第二層。在一些實施例中，第一平坦化材料包括熱酸產生劑，並且酸藉由在約90℃至約400℃的溫度範圍內加熱第一層而產生。在一些實施例中，第一平坦化材料包括光酸產生劑，並且酸藉由用光化輻射照射第一平坦化層而產生。
在一些實施例中，交聯導致包括第一平坦化材料及第二平坦化材料的組合多層塗層的形成。在一些實施例中，組合多層塗層的厚度取決於從第一平坦化材料擴散的酸量。
在操作S208處，方法200包括移除第二平坦化材料中未經交聯的部分。在一些實施例中，組合多層塗層的厚度在經圖案化表面的不同區域中為均勻的（參見第1C圖）。在一些實施例中，在操作S208處移除未經交聯的第二平坦化材料之後，實現組合多層塗層的最終厚度。
在操作S210處，方法200可選地包括在移除第二平坦化材料中未經交聯的部分之後，在第二平坦化材料上形成第三平坦化材料的第三層。在一些實施例中，第三平坦化材料包括抗反射塗層(BARC)。在一些實施例中，第三平坦化材料包括旋塗碳、酸或酸產生劑。
第3圖是根據本揭示內容的實施例繪示製造半導體元件的方法300的另一流程圖。如第3圖所示，方法300包括在操作S302處，在基板的經圖案化表面上形成第一旋塗碳層。在一些實施例中，基板為任何基板，如關於第1A圖至第1F圖描述的。在一些實施例中，第一旋塗碳層包括關於第1A圖至第1F圖中第一層120描述的任何材料。在一些實施例中，經圖案化表面包括具有大範圍縫隙的表面。
在一些實施例中，第一旋塗碳層包括，例如但不限於，旋塗碳及酸或酸產生劑，包括例如但不限於熱酸產生劑(TAG)、光酸產生劑(PAG)或具有小於7的pH的酸。在一些實施例中，熱酸產生劑包括如關於第1A圖至第1F圖描述的任何TAG材料。在一些實施例中，光酸產生劑包括如關於第1A圖至第1F圖描述的任何PAG材料。在一些實施例中，酸包括如關於第1A圖至第1F圖描述的任何酸。
在操作S303處，方法300包括交聯第一旋塗碳層的一部分。在一些實施例中，交聯第一旋塗碳層的部分的步驟包括在約90℃至約400℃的溫度範圍內從第一旋塗碳層擴散酸。在一些實施例中，第一旋塗碳層包括熱酸產生劑及藉由在約90℃至約400℃的溫度範圍內加熱第一旋塗碳層而生成酸。在一些實施例中，第一旋塗碳層包括光酸產生劑及藉由用光化輻射照射第一旋塗碳層而生成酸。
在操作S304中，方法300包括在第一旋塗碳層上形成第二旋塗碳層。在一些實施例中，第二旋塗碳層與形成時不含酸、熱酸產生劑或光酸產生劑的第一旋塗碳層相同。在一些實施例中，第二旋塗碳層包括旋塗碳。
在操作S306處，方法300包括交聯第二旋塗碳層的一部分。在一些實施例中，交聯第二旋塗碳層的一部分的步驟包括將酸從第一層擴散至第二層。在一些實施例中，藉由在約90℃至約400℃的溫度範圍內加熱第一層及第二層來將酸從第一層擴散至第二層。在一些實施例中，第一旋塗碳層包括熱酸產生劑及藉由在約90℃至約400℃的溫度範圍內加熱第一層而生成酸。在一些實施例中，第一旋塗碳層包括光酸產生劑及藉由用光化輻射照射第一旋塗碳層而生成酸。
在一些實施例中，交聯反應導致包括第一旋塗碳層及第二旋塗碳層的組合多層塗層的形成。在一些實施例中，組合多層塗層的厚度取決於從第一旋塗碳層擴散的酸的量。
在操作S308處，方法300包括移除第二旋塗碳層中未經交聯的部分。在一些實施例中，組合多層塗層的厚度在經圖案化表面的不同區域中為均勻的（參見第1C圖）。在一些實施例中，在操作S308處移除未經交聯的第二旋塗碳層之後，實現組合多層塗層的最終厚度。
在操作S310處，方法300包括在移除第二旋塗碳層中未經交聯的部分之後，在第二旋塗碳層上形成平坦化層。在一些實施例中，在形成第一旋塗碳層時，第一旋塗碳層包括酸、熱酸產生劑、或光酸產生劑，以及在形成第二旋塗碳層時，第二旋塗碳層不包括酸、熱酸產生劑、或光酸產生劑。
第4圖是根據本揭示內容的實施例繪示製造半導體元件的方法400的另一流程圖。如第4圖圖示，方法400包括在操作S402處，在基板的經圖案化表面上形成第一平坦化層。在一些實施例中，第一平坦化層包括旋塗碳及熱酸產生劑或光酸產生劑。
在操作S403處，方法400包括交聯第一平坦化層的一部分。在一些實施例中，交聯第一平坦化層的一部分的步驟包括在約90℃至約400℃的溫度範圍內從第一平坦化層擴散酸。在一些實施例中，第一平坦化層包括熱酸產生劑及藉由在約90℃至約400℃的溫度範圍內加熱第一旋塗碳層而生成的酸。在一些實施例中，第一平坦化層包括光酸產生劑及藉由用光化輻射照射第一旋塗碳層而生成的酸。
在操作S404中，方法400包括在第一平坦化層上形成第二平坦化層。第二平坦化層包括旋塗碳，並且第二平坦化層不包括熱酸產生劑或光酸產生劑。
在操作S406處，方法400包括從熱酸產生劑或光酸產生劑在第一平坦化層中生成酸。
在操作S408處，方法400包括將酸從第一平坦化層擴散至第二平坦化層。
在操作S410處，方法400包括交聯第二平坦化層的一部分。
在操作S412處，方法400包括移除第二旋塗平坦化層中未經交聯的部分。
在操作S414處，方法400包括在移除第二平坦化層中未經交聯的部分之後，在第二平坦化層上形成第三平坦化層。
在操作S416中，方法400視情況包括在第三平坦化層上形成光阻層。
在操作S418處，方法400視情況包括將光阻層選擇性地暴露於光化輻射。
在操作S420處，方法400視情況包括顯影所選擇性暴露的光阻層以在光阻層中形成圖案。
第5圖是根據本揭示內容的實施例繪示形成多層旋塗碳層的另一方法500的另一流程圖。如第5圖圖示，方法500包括在操作S502處，提供具有經圖案化特徵的第一表面的基板。在一些實施例中，基板為半導體基板，或在至少其表面上包括單晶半導體層，或包括單晶半導體材料，諸如但不限於Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、及InP。在一些實施例中，基板為半導體晶圓。在一些實施例中，經圖案化特徵包括大範圍的縫隙。
在操作S504中，方法500包括在具有經圖案化特徵的第一表面上，形成第一旋塗碳材料的層。在一些實施例中，第一旋塗碳材料包括，例如但不限於熱酸產生劑(TAG)、光酸產生劑(PAG)、或具有小於7的pH的酸。在一些實施例中，熱酸產生劑包括式CF3 -R-CF2 SO3 − (R1 )4 N+ ，其中R是直鏈或環烷基、烷氧基或具有1至6個碳的氟代鏈、或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、烷基、鍵、或具有N的環。
在一些實施例中，光酸產生劑包括化學式：
Figure 02_image043
其中R是芳香族碳環、或直鏈或環狀烷基、烷氧基、或具有1至6個碳的氟代鏈、或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳的硫醇官能團，及R和R2包括-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R*；Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*是H、一無支鏈的或有支鏈的、環狀或非環狀飽和或不飽和烷基或烯基或炔基。
由於縫隙大小差異，第一旋塗碳材料的表面水平在具寬縫隙的區域與具狹窄縫隙的區域中是不同的，如第1A圖繪示。這是因為積聚在經圖案化特徵的縫隙內的第一旋塗碳材料的量不同。在一些實施例中，將第一旋塗碳材料的頂表面水平維持在低於經圖案化特徵的最大高度。
在操作S506處，方法500視情況包括在約90℃與約400℃之間的溫度下烘烤第一旋塗碳材料。在約90℃與約400℃之間的溫度下烘烤會藉由釋放酸及交聯第一旋塗碳材料來活化第一旋塗碳材料。例如，在一些實施例中，當熱酸產生劑材料烘烤至約90℃與約400℃之間的溫度時，熱酸產生劑材料釋放酸。
在操作S508處，方法500進一步包括在第一旋塗碳材料上形成第二旋塗碳材料層。第二旋塗碳材料與不含熱酸產生劑或光酸產生劑的第一旋塗碳材料相同。
在操作S510處，方法500進一步包括在形成第二旋塗碳材料層之後，在約90℃與約400℃之間的溫度下以至少一個步驟烘烤第二旋塗碳材料層。在一些實施例中，在約90℃與約400℃之間的溫度下，在一或更多個溫度操作中進行烘烤。
在操作S512處，方法500進一步包括交聯第二旋塗碳材料。交聯反應導致包括第一旋塗碳材料及第二旋塗碳材料的組合多層塗層的形成。在一些實施例中，組合多層塗層的厚度取決於從第一旋塗碳材料擴散的酸量。
在操作S514處，方法500進一步包括經由施用溶劑來移除未經交聯的第二旋塗碳材料。在一些實施例中，組合多層塗層的厚度在經圖案化特徵的不同區域中為均勻的（參見第1C圖）。在一些實施例中，在操作S514處移除未經交聯的旋塗碳材料之後，實現組合多層塗層的最終厚度。
在操作S516處，方法500進一步包括在第二旋塗碳材料的頂部上形成第三旋塗碳材料層。在一些實施例中，形成第三層的操作S516允許藉由添加額外第三旋塗碳材料來實現多層塗層的期望厚度。在一些實施例中，第三旋塗碳材料包括與關於上述第一旋塗碳材料描述的材料相同的材料。
應理解，根據本揭示方法形成的半導體元件進行進一步製程，包括材料沉積、注入、或蝕刻操作，以形成各種特徵，諸如場效電晶體、帽絕緣層、接點/通孔、矽化物層、互連金屬層、介電層、鈍化層、具有訊號線的金屬化層等等。在一些實施例中，在基板上形成一或更多層的導電、半導電及絕緣材料，並且在一或更多層中形成圖案。
如本文描述的製造半導體元件的方法允許在製造半導體元件期間形成平坦或均勻多層塗層，而不改變當前製程及操作。所揭示的方法可在當前半導體製程中明顯改善平面度及/或均勻性，而沒有過高成本及/或現有製程流中的整合損失。
本揭示內容的實施例為製造半導體元件的方法。方法包括以下步驟：在基板的經圖案化表面上形成第一平坦化材料的第一層，交聯第一平坦化材料的部分，在第一平坦化層上形成第二平坦化材料的第二層，交聯第二平坦化材料的部分，及移除第二平坦化材料中未經交聯的部分。在一實施例中，方法進一步包括以下步驟：在移除第二平坦化材料中未經交聯的部分之後，在第二平坦化材料上形成第三平坦化材料的第三層。在一實施例中，第三平坦化材料包括底部抗反射塗層(BARC)。在一實施例中，第三平坦化材料包括旋塗碳。在一實施例中，第三平坦化材料包括酸或酸產生劑。在一實施例中，第一平坦化材料包括旋塗碳及酸或酸產生劑。在一實施例中，酸產生劑為熱酸產生劑或光酸產生劑。在一些實施例中，熱酸產生劑包括式CF3 -R-CF2 SO3 − (R1 )4 N+ ，其中R是直鏈或環烷基、烷氧基或具有1至6個碳的氟代鏈、或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、烷基、鍵、或具有N的環。在一實施例中，光酸產生劑包括式
Figure 02_image043
其中R是芳香族碳環、或直鏈或環狀烷基、烷氧基、或具有1至6個碳的氟代鏈、或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳的硫醇官能團，及R及R2包含-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R*；Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*是H、一無支鏈的或有支鏈的、環狀或非環狀飽和或不飽和烷基或烯基或炔基，且a為1至20。在一實施例中，交聯第二平坦化材料的部分的步驟包括將酸從第一層擴散至第二層的步驟。在一實施例中，藉由在約90℃至約400℃的溫度範圍內加熱第一層及第二層來將酸從第一層擴散至第二層。在一實施例中，第一平坦化材料包括熱酸產生劑，並且酸藉由在約90℃至約400℃的溫度範圍內加熱第一層而產生。在一實施例中，第一平坦化材料包括光酸產生劑，並且酸藉由用光化輻射照射第一平坦化層而產生。在一實施例中，第二平坦化材料包括旋塗碳。在一實施例中，第二平坦化材料在形成第二層時不包含酸或酸產生劑。
本揭示內容的另一實施例為製造半導體元件的方法。方法包括以下步驟：在基板的經圖案化表面上形成第一旋塗碳層，交聯第一旋塗碳層的部分，在第一旋塗碳層上形成第二旋塗碳層，交聯第二旋塗碳層的部分，移除第二旋塗碳層中未經交聯的部分，及在移除第二旋塗碳層中未經交聯的部分之後在第二旋塗碳層上形成平坦化層。在一實施例中，在形成第一旋塗碳層時，第一旋塗碳層包括酸、熱酸產生劑、或光酸產生劑，以及在形成第二旋塗碳層時，第二旋塗碳層不包括酸、熱酸產生劑、或光酸產生劑。在一些實施例中，熱酸產生劑包括式CF3 -R-CF2 SO3 − (R1 )4 N+ ，其中R是直鏈或環烷基、烷氧基或具有1至6個碳的氟代鏈、或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、烷基、鍵、或具有N的環，以及光酸產生劑包括式
Figure 02_image043
其中R是芳香族碳環、或直鏈或環狀烷基、烷氧基、或具有1至6個碳的氟代鏈、或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳的硫醇官能團，及R及R2包含-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R*；Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*是H、一無支鏈的或有支鏈的、環狀或非環狀飽和或不飽和烷基或烯基或炔基。
本揭示內容的另一實施例為製造半導體元件的方法。方法包括以下步驟：在基板的經圖案化表面上形成第一平坦化層，其中第一平坦化層包括旋塗碳及熱酸產生劑或光酸產生劑；交聯第一平坦化層的部分；在第一平坦化層上形成第二平坦化層，其中第二平坦化層包括旋塗碳，並且第二平坦化層不包括熱酸產生劑或光酸產生劑；由熱酸產生劑或光酸產生劑在第一平坦化層中生成酸；將酸從第一平坦化層擴散至第二平坦化層；交聯第二平坦化層的部分；移除第二旋塗平坦化層中未經交聯的部分；以及在移除第二平坦化層中未經交聯的部分之後在第二平坦化層上形成第三平坦化層。在一實施例中，方法進一步包括以下步驟：在第三平坦化層上形成光阻層，將光阻層選擇性地暴露於光化輻射，及顯影所選擇性暴露的光阻層以在光阻層中形成圖案。
上文概述若干實施例之特徵或實例，使得熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案的精神及範疇，且可在不脫離本揭示案的精神及範疇的情況下產生本文的各種變化、替代及更改。
100:元件 105:三層光阻劑 110:基板 112:經圖案化特徵 114:狹窄縫隙區域 116:寬縫隙區域 120:第一層 125:厚度差 130:第二層 130':交聯部分 140:第三層 150:中間光阻層 160:上部光阻層 162:經圖案化特徵 200:方法 300:方法 400:方法 500:方法 h1:完全高度 S202:操作 S203:操作 S204:操作 S206:操作 S208:操作 S210:操作 S302:操作 S303:操作 S304:操作 S306:操作 S308:操作 S310:操作 S402:操作 S403:操作 S404:操作 S406:操作 S408:操作 S410:操作 S412:操作 S414:操作 S416:操作 S418:操作 S420:操作 S502:操作 S504:操作 S506:操作 S508:操作 S510:操作 S512:操作 S514:操作 S516:操作
當結合附圖閱讀時，根據以下詳細描述可更好地理解本揭示案。應強調，根據工業標準實務，各種特徵未按比例繪製並且僅用作說明目的。事實上，為論述清楚，各特徵的尺寸可任意地增加或縮小。 第1A圖、第1B圖、第1C圖、第1D圖、第1E圖及第1F圖根據本揭示內容的實施例繪示用於平坦化不規則下層結構的製程流程。 第2圖是根據本揭示內容的實施例繪示製造半導體元件的方法的流程圖。 第3圖是根據本揭示內容的實施例繪示製造半導體元件的方法的另一流程圖。 第4圖是根據本揭示內容的實施例繪示製造半導體元件的方法的另一流程圖。 第5圖是根據本揭示內容的實施例繪示製造半導體元件的方法的另一流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
S202:操作
S203:操作
S204:操作
S206:操作
S208:操作
S210:操作

Claims (20)

  1. 一種製造一半導體元件的方法，包括： 在一基板的一經圖案化表面上形成一第一平坦化材料的一第一層； 交聯該第一平坦化材料的一部分； 在該第一平坦化材料的該第一層上形成一第二平坦化材料的一第二層； 交聯該第二平坦化材料的一部分；以及 移除該第二平坦化材料中未經交聯的一部分。
  2. 如請求項1所述的方法，進一步包括在移除該第二平坦化材料中未經交聯的該部分之後，在該第二平坦化材料上形成一第三平坦化材料的一第三層。
  3. 如請求項2所述的方法，其中該第三平坦化材料包括一底部抗反射塗膜(BARC)。
  4. 如請求項2所述的方法，其中該第三平坦化材料包括一旋塗碳。
  5. 如請求項4所述的方法，其中該第三平坦化材料包括一酸或一酸產生劑。
  6. 如請求項1所述的方法，其中該第一平坦化材料包括一旋塗碳及一酸或一酸產生劑。
  7. 如請求項6所述的方法，其中該酸產生劑是一熱酸產生劑或一光酸產生劑。
  8. 如請求項7所述的方法，其中該熱酸產生劑包括一化學式CF3 -R-CF2 SO3 − (R1 )4 N+ ，其中R是一直鏈或一環狀烷基、烷氧基或具有1至6個碳的氟代鏈、或一環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、一烷基、一鍵、或一具有N的環。
  9. 如請求項7所述的方法，其中該光酸產生劑包括一化學式
    Figure 03_image043
    其中R是芳香族碳環、或直鏈或環狀烷基、烷氧基、或具有1至6個碳的氟代鏈、或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳之硫醇官能團，及R及R2包含-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R *；Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*是H、一無支鏈的或有支鏈的、環狀或非環狀飽和或不飽和烷基或烯基或炔基。
  10. 如請求項1所述的方法，其中交聯該第二平坦化材料的一部分包括將一酸從該第一層擴散至該第二層。
  11. 如請求項10所述的方法，其中藉由在約90 ºC至約400 ºC的一溫度範圍內加熱該第一層及該第二層來將該酸從該第一層擴散至該第二層。
  12. 如請求項11所述的方法，其中該第一平坦化材料包括一熱酸產生劑，並且該酸藉由在90 ºC至400 ºC的一溫度範圍內加熱該第一層而產生。
  13. 如請求項11所述的方法，其中該第一平坦化材料包括一光酸產生劑，並且該酸藉由用光化輻射照射該第一平坦化層而產生。
  14. 如請求項1所述的方法，其中該第二平坦化材料包括一旋塗碳。
  15. 如請求項1所述的方法，其中該第二平坦化材料在形成該第二層時不包含一酸或一酸產生劑。
  16. 一種製造一半導體元件的方法，包括： 在一基板的一經圖案化表面上形成一第一旋塗碳層； 交聯該第一旋塗碳層的一部分； 在該第一旋塗碳層上形成一第二旋塗碳層； 交聯該第二旋塗碳層的一部分； 移除該第二旋塗碳層中未經交聯的一部分；以及 在移除該第二旋塗碳層中未經交聯的該部分之後，在該第二旋塗碳層上形成一平坦化層。
  17. 如請求項16所述的方法，其中在形成該第一旋塗碳層時，該第一旋塗碳層包括一酸、一熱酸產生劑、或一光酸產生劑，以及在形成該第二旋塗碳層時，該第二旋塗碳層不包括一酸、一熱酸產生劑、或一光酸產生劑。
  18. 如請求項17所述的方法，其中該熱酸產生劑包括一化學式CF3 -R-CF2 SO3 − (R1 )4 N+ ，其中R是一直鏈或一環烷基、烷氧基或具有1至6個碳的氟代鏈、或一環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、或芳基，及R1 是氫、一烷基、一鍵、或一具有N的環；以及 該光酸活性產生劑包括一化學式
    Figure 03_image043
    其中R是芳香族碳環、或直鏈或環狀烷基、烷氧基、或具有1至6個碳之氟代鏈、或直鏈或環狀烯烴、炔烴、羥基、酮類、醛類、碳酸鹽、羧酸、酯、醚、醯胺、胺類、亞胺、醯亞胺、疊氮化物、硝酸鹽、腈、亞硝酸鹽或具有1至6個碳的硫醇官能團，及R及R2包含-Cl；-Br；-I；-NO2 ；-SO3 ；-H；-CN；-NCO、-OCN；-CO2 ；-OH；-OR*、-OC(O)CR*；-SR、-SO2 N(R*)2 ；-SO2 R*；SOR；-OC(O)R*；-C(O)OR*；-C(O)R*；Si(OR*)3 ；-Si(R*)3 ；或環氧基，其中R*是H、一無支鏈的或有支鏈的、環狀或非環狀飽和或不飽和烷基或烯基或炔基。
  19. 一種製造一半導體元件的方法，包括： 在一基板的一經圖案化表面上形成一第一平坦化層， 其中該第一平坦化層包括一旋塗碳及一熱酸產生劑或一光酸產生劑； 交聯該第一平坦化層的一部分； 在該第一平坦化層上形成一第二平坦化層， 其中該第二平坦化層包括一旋塗碳，及該第二平坦化層不包括一熱酸產生劑或一光酸產生劑； 從該熱酸產生劑或該光酸產生劑在該第一平坦化層中產生一酸； 將該酸從該第一平坦化層擴散至該第二平坦化層； 交聯該第二平坦化層的一部分； 移除該第二旋塗平坦化層中未經交聯的一部分；以及 在移除該第二旋塗平坦化層中未經交聯的該部分之後，在該第二平坦化層上形成一第三平坦化層。
  20. 如請求項19所述的方法，進一步包括： 在該第三平坦化層上形成一光阻層； 將該光阻層選擇性地暴露於光化輻射；以及 顯影該經選擇性暴露的光阻層以在該光阻層中形成一圖案。
TW109126229A 2019-11-27 2020-08-03 製造半導體元件的方法 TWI778393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/697,988 US11295961B2 (en) 2019-11-27 2019-11-27 Method of manufacturing a semiconductor device
US16/697,988 2019-11-27

Publications (2)

Publication Number Publication Date
TW202121496A true TW202121496A (zh) 2021-06-01
TWI778393B TWI778393B (zh) 2022-09-21

Family

ID=75974248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126229A TWI778393B (zh) 2019-11-27 2020-08-03 製造半導體元件的方法

Country Status (3)

Country Link
US (4) US11295961B2 (zh)
CN (1) CN112864002A (zh)
TW (1) TWI778393B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406526B2 (en) 2014-04-10 2016-08-02 Tokyo Electron Limited Method for patterning contact openings on a substrate
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
US10497574B2 (en) * 2017-09-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming multi-layer mask

Also Published As

Publication number Publication date
US11935757B2 (en) 2024-03-19
US11295961B2 (en) 2022-04-05
US11626293B2 (en) 2023-04-11
US20230245900A1 (en) 2023-08-03
US20210159087A1 (en) 2021-05-27
US20220230889A1 (en) 2022-07-21
CN112864002A (zh) 2021-05-28
US20240186148A1 (en) 2024-06-06
TWI778393B (zh) 2022-09-21

Similar Documents

Publication Publication Date Title
KR100475080B1 (ko) Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US9229326B2 (en) Method for integrated circuit patterning
TWI701711B (zh) 半導體裝置的製作方法
US8084185B2 (en) Substrate planarization with imprint materials and processes
TW201946107A (zh) 半導體裝置的形成方法
US10672619B2 (en) Material composition and methods thereof
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
US8409456B2 (en) Planarization method for high wafer topography
TWI738924B (zh) 積體電路的製造方法
TWI778393B (zh) 製造半導體元件的方法
US10863630B2 (en) Material composition and methods thereof
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
US7642184B2 (en) Method for dual damascene process
TWI694309B (zh) 半導體裝置的形成方法
TW202126710A (zh) 光阻劑組成物和製造半導體元件的方法
US11682559B2 (en) Method to form narrow slot contacts
US20230154750A1 (en) Photoresist and Method
CN103681252A (zh) 半导体集成电路制造方法
KR20240031093A (ko) 반도체 장치의 제조 방법
KR20220060264A (ko) 반도체 장치의 미세 패턴 형성방법
KR20100130032A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent