TW202117037A - 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備 - Google Patents

用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備 Download PDF

Info

Publication number
TW202117037A
TW202117037A TW109128397A TW109128397A TW202117037A TW 202117037 A TW202117037 A TW 202117037A TW 109128397 A TW109128397 A TW 109128397A TW 109128397 A TW109128397 A TW 109128397A TW 202117037 A TW202117037 A TW 202117037A
Authority
TW
Taiwan
Prior art keywords
aluminum
grain size
substrate
aluminum layer
power
Prior art date
Application number
TW109128397A
Other languages
English (en)
Inventor
紹杰 許
鍾姚穎
欣欣 王
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202117037A publication Critical patent/TW202117037A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3455—Movable magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

用於在反應器腔室中施行物理氣相沉積以在基板上形成鋁材料的方法和設備，其包括以下步驟：在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。

Description

用於藉由物理氣相沉積（PVD）來沉積鋁的方法與設備
本揭示案的實施例一般涉及基板處理技術，且更具體地，涉及在PVD製程期間沉積鋁的方法。
在半導體元件（如積體電路）中，互連件用於連接和整合元件的各種部件。通常，元件由多層導電部件組成，並由絕緣材料隔開，以幫助最小化信號路徑以及減小元件尺寸。為了在各層之間建立連續性，導電互連件（接觸件或通孔）在絕緣層之間延伸並連接導電層。因此，互連件是以導電材料填充的垂直開口，該導電材料用於將元件的各種層上的部件彼此連接並連接到半導體基板。
隨著半導體元件的整合度增加，互連件的尺寸減小，且互連件的深寬比（即，互連的高度與寬度之比）增加。因此，過去足以填充互連件的方法已被證明不足以用於更小的互連件。通常，互連孔使用金屬材料（如銅）填充，該金屬材料藉由化學氣相沉積（CVD）、物理氣相沉積（PVD）、電鍍或其組合沉積在孔內部。
積體電路（IC）中的互連件分配時脈（clock）和其他信號，以及向電路中的各個部分提供電源/接地。隨著IC特徵尺寸的持續以比例地縮小，互連件成為決定系統效能的主要因素，例如信號傳播延遲和功耗，這些都與互連線電阻有關。在過去的20年中，由於銅的低電阻率，銅​​（Cu）已成為互連件的首選材料。然而，發明人已經觀察到銅可能在低溫下與矽有問題地相互作用或擴散到周圍的介電質中。通常需要阻擋層來防止擴散，這將不利於銅的整體電阻率。發明人已經發現需要尋找用於IC互連件中的銅的替代材料。
此外，雖然已經使用鋁在互連件中使用長的沉積腔室來填充和覆蓋特徵，但是由於長的沉積腔室有問題地（problematically）沉積缺乏均勻的鋁覆蓋，特徵和相鄰場的鋁覆蓋率很差。發明人亦觀察到不良的鋁覆蓋性能降低了由此形成的互連件的可靠性。
此外，發明人已經觀察到PVD沉積的鋁的晶粒生長的持續時間有問題地短。
因此，發明人提供了用於在基板上形成鋁材料的改良方法，以及用於改善特徵（如通孔）的鋁覆蓋率的方法。
本案提供了在基板上形成鋁材料並增加鋁材料的覆蓋率的實施例。在一些實施例中，一種在反應器腔室中施行物理氣相沉積以在基板上形成鋁材料的方法，其包括以下步驟：在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。
在一些實施例中，本揭示案涉及一種在一反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法，該方法包括以下步驟：將一基板保持在低於350℃的一第一溫度且低於10mTorr的一第一壓力下； 藉由向鋁濺射靶施加約4kW至60kW的一第一DC功率和至少600W的一第一AC靶偏壓功率來濺射來自該鋁濺射靶的原子；將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸；及在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，維持或降低該第一AC靶偏壓功率。
在一些實施例中，本揭示案涉及一種物理氣相沉積腔室，該物理氣相沉積腔室包括一反應腔室，該反應腔室經配置在一基板的頂部上物理氣相沉積一第一鋁層以形成具有一第一晶粒尺寸的一第一鋁區域以及在該第一鋁層的頂部上形成一第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加該第二晶粒尺寸的條件下在該第二鋁層的頂部上沉積鋁。
在一些實施例中，本揭示案涉及一種電腦可讀取媒體，該電腦可讀取媒體具有儲存在其上的指令，當執行該等指令時，該等指令使一物理氣相沉積反應器腔室施行一方法，該方法包括以下步驟： 在一基板的頂部上沉積一第一鋁層以形成具有一第一晶粒尺寸的一第一鋁區域以及在該第一鋁層的頂部上形成一第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加該第二晶粒尺寸的條件下在該第二鋁層的頂部上沉積鋁。
本揭示案的其他和進一步的實施例描述如下。
本案提供了在基板上形成鋁材料的實施例。發明人已經將鋁包括在IC互連件中，且藉由延長沉積期間鋁晶粒生長的持續時間來改善互連結構中鋁的使用和覆蓋。本揭示案的實施例例如藉由在沉積製程開始時沉積小晶粒尺寸的鋁以及改變沉積製程以在一個PVD腔室中促進鋁晶粒的聚結（coalescence），而透過鋁晶粒聚結事件來促進鋁表面擴散。在實施例中，第一事件沉積具有與隨後沉積的鋁相比較小晶粒尺寸的鋁，以及第二事件促進晶粒聚結和鋁表面擴散。藉由以較小的晶粒尺寸開始，可延長鋁的晶粒生長週期。在一些實施例中，一種在反應器腔室中施行物理氣相沉積以在基板上形成鋁材料的方法，其包括以下步驟：在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。該方法的實施例可有利地提供基板表面的連續覆蓋，例如具有改善的覆蓋率和/或低電阻率的鋁材料之高深寬比特徵。本揭示案的實施例藉由以小的晶粒尺寸開始，在沉積期間延長鋁的晶粒生長週期，以有利地提供基板表面的連續覆蓋。在一些實施例中，藉由以非常小的晶粒尺寸開始（由於在晶圓表面上氬（如Ar+）的轟擊）以及以更大的晶粒尺寸結束，在鋁膜生長期間發生了更多的晶粒聚結事件，而改善了鋁的移動性（mobility）並增強鋁的覆蓋率。
圖1繪示根據本揭示案的一些實施例的用於在基板200上形成鋁材料的方法100的流程圖。儘管下面相對於填充如圖2A-2D所示的高深寬比特徵的階段描述了方法100，但是本文提供的揭示內容可以用於將鋁材料作為片（sheet）或毯狀（blanket）沉積在基板上或其頂部上，而不具有諸如高深寬比特徵之特徵。另外，本文提供的揭示內容還可以用於填充具有高深寬比之外的其他深寬比的特徵。在一些實施例中，鋁材料可在基板上形成為片或毯狀，並經受額外的製程流程，如蝕刻、填充和/或封蓋（capping）。方法100可在具有DC，AC和/或射頻（RF）電源的任何合適的PVD處理腔室中施行，例如下面描述並在圖3中繪示的處理腔室300。
在實施例中，圖1的方法100藉由以下步驟於102開始：在一基板的頂部上沉積一第一鋁層以形成具有一第一晶粒尺寸的一第一鋁區域以及在該第一鋁層的頂部上形成一第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸。在實施例中，藉由使第一晶粒尺寸變小，延長了用於鋁沉積的晶粒生長週期。
參照圖2A，可將基板200提供給PVD腔室（如處理腔室300）。在實施例中，基板200包括高深寬比的開口，諸如形成在基板200的第一表面204中且朝向基板200的相對的第二表面206延伸到基板200中的開口202。基板200可以是任何合適的基板，包括但不限於在其上形成有高深寬比開口的基板。例如，基板200可包括矽（Si）、（SiO2 ）、（SiN）或其他介電材料中的一種或多種。在實施例中，基板可以可選地包括薄金屬層（如TiN氮化鉭（TaN））或其他。另外，基板200可以可選地包括額外的材料層，或者可具有在其中或其上形成的一個或多個完成或部分完成的結構。
在一些實施例中，開口202可以是具有高深寬比的任何開口，如用於形成通孔、溝槽、雙鑲嵌結構或類似物。在一些實施例中，開口202可具有至少約5∶1的高度比寬度的深寬比（如高深寬比）。例如，在一些實施例中，深寬比可以是約10：1或更大，如約15：1或更大。可藉由使用任何合適的蝕刻製程來蝕刻基板以形成開口202。開口202包括如圖所示的底表面208和側壁210。
在一些實施例中，如下所述，在沉積鋁原子之前，底表面208和側壁210可以可選地被一層或多層覆蓋。例如，且如圖2A中的虛線所示，開口202的底表面和側壁以及基板200的第一表面可被介電層或氧化物層212覆蓋，如氧化矽（SiO2 ）、（Si）、（SiN）或其他介電材料。在將基板200提供給PVD腔室之前，可例如在化學氣相沉積（CVD）腔室或氧化腔室中沉積或生長氧化物層。介電層或氧化物層212可用作基板和隨後待沉積在開口中的含鋁層之間的電和/或物理阻擋層，且/或可用作比基板的原生表面（在下面討論的沉積製程期間）用於附著的更好的表面。在實施例中，可使用氧化物以外的材料代替氧化物層212。
在一些實施例中，阻擋層214可以可選地沉積在氧化物層212的頂部上（如圖所示）、或在介電層的頂部上、或者如果氧化物層不存在，則阻擋層214可以可選地沉積在開口的底表面和側壁及基板的第一表面的頂部上。阻擋層214可用作與以上討論的介電層或氧化物層212之一相似的目的。在一些實施例中，阻擋層214可包括以下各者中的至少一個：鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）或其他。可藉由任何合適的方法（如藉由CVD或PVD）來沉積阻擋層214，其包括藉由使用以下描述的方法100以在開口202中形成連續的阻擋層。
在一些實施例中，開口202可完全延伸穿過基板200，且第二基板218的表面216可形成開口202的底表面208。第二基板218可鄰近基板200的第二表面206設置。在實施例中，需要電連通（如閘極、接觸墊、導電通孔或類似物）的元件（如邏輯元件或類似物）或元件的部分可設置在第二基板的表面216中並與開口202對準。
在102，可在PVD腔室（圖3）中發生在基板200上方的鋁層的沉積，其中將約4千瓦（kW）至60kW的第一DC功率施加至鋁濺射靶，以由電漿形成氣體來形成電漿，以及可將至少600W的第一AC靶偏壓功率施加到如包括基板或工件的基座。在一些實施例中，靶可以是包括鋁或由鋁組成的靶306。此外，靶可包括適合在開口202的表面與基板200的第一表面204上形成第一鋁層220的鋁合金中的一種或多種，如包括0.5％的銅之純鋁、或包括0.5％的矽之純鋁或類似物。其他成分（如金屬）的含量可少於總靶重量的1％，如鈦（Ti）、鉭（Ta）、銅（Cu）或類似物。電漿形成氣體可包括惰性氣體，如稀有氣體或其他惰性氣體。例如，合適的電漿形成氣體的非限制性示例可包括氬（Ar）、氦（He）、氙（Xe）、氖氣（Ne）或類似物。在實施例中，電漿形成氣體（如處理氣體）是流速為約50至350sccm的氬（Ar）。在一個實施例中，電漿形成氣體是流速為約70sccm的氬（Ar）。
在102，可在PVD腔室中發生在基板200頂部上的第一鋁層220的沉積（如圖2B所示），其中可任選地以VHF頻率施加RF功率以用於以下各者中的一個或多個：由電漿形成氣體來形成電漿以及藉由電漿將從靶濺射出的金屬原子離子化。如本文所使用的，VHF頻率是從約13MHz到約100MHz的範圍內的頻率，如13.56MHz。在一些實施例中，所施加的VHF頻率為約60MHz。例如，增加VHF頻率可能會增加電漿密度。在一些實施例中，可以以0.5至3kW（如1kW、1.25kW、2.5kW或3kW）施加RF功率。
在102，可在PVD腔室中發生在基板200頂部上的第一鋁層的沉積，其中可從DC電源320將DC功率施加到靶306以將電漿引導向靶306，DC電源320耦接至如下所述的靶306。DC功率最初可在約1到約60千瓦（kW）的範圍內。在一些實施例中，DC功率可以是約10-50kW，或約20kW、30kW或40kW。可調整DC功率以控制基板200上濺射的鋁原子的沉積速率。在實施例中，在本揭示案的條件下的DC功率可以導致在基板頂部上的第一鋁層220形成具有第一晶粒尺寸的第一鋁區域，其中可使晶粒尺寸的尺寸更小。藉由減小鋁沉積期間的初始晶粒尺寸，可延長晶粒生長週期。
在102，可在PVD腔室中發生在基板200上方的第一鋁層的沉積，其中在維持PVD腔室中的第一壓力的同時，使用電漿從靶306濺射鋁原子。除了所施加的第一AC功率和DC功率之外，第一壓力還可取決於處理腔室的幾何形狀（如基板尺寸、靶至基板的距離等）。例如，在配置有靶的腔室中，第一壓力可小於10毫托（mTorr）或在約0.2至約10（mTorr）的範圍內。在實施例中，腔室可以可選地配置有約35到90毫米（mm）的靶到基板的間隙。在一些實施例中，第一壓力為約0.5至約5mTorr或2mTorr。可藉由電漿形成氣體的流速和/或可與電漿形成氣體共同流動（co-flowed）的額外氣體（如惰性氣體）的流速來維持腔室中的第一壓力。第一壓力可在靶與基板之間提供高密度的氣體分子，濺射的鋁原子可與高密度的氣體分子碰撞並被離子化。可額外地利用壓力來控制從靶306濺射出的鋁原子的量。例如，靶306到基板間隙的低壓可減小第一鋁層220的晶粒尺寸。
在102，在一個實施例中，可氬（Ar）電漿下、以約50至350sccm（如70sccm）的流動、具有小於10mTorr的處理壓力、在（如作為偏壓功率RF施加於基板支撐基座的）1-60kW DC功率或約600至1200 W AC功率下的PVD腔室中在基板200頂部上發生第一鋁層220的沉積。在實施例中，溫度低於350攝氏度。在102，在一個實施例中，可在Ar電漿下、在低於350攝氏度的溫度下、具有小於10mTorr的處理壓力、在4-60kW DC的功率下、以及在600W至1200W的大AC偏壓下的PVD腔室中在基板200的頂部上發生第一鋁層220的沉積。在實施例中，第一鋁層220形成第一鋁層220所界定的一區域，在該區域中，晶粒尺寸以很小為特徵，如約為2微米或更少。
在一些實施例中，在102，可在PVD腔室中在基板200頂部上發生第一鋁層220的沉積，同時將基板維持在低於350℃的第一溫度和低於10mTorr的第一壓力下，同時藉由將約4kW至60kW的第一DC功率施加至鋁濺射靶以及施加至少600W的第一AC靶偏壓功率來濺射來自該鋁濺射靶的原子。在實施例中，將反應條件維持一持續時間，該持續時間足以形成具有第一晶粒尺寸的第一鋁層和具有第二晶粒尺寸的第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸。參照圖2C，表示在第一表面204頂部上的第一鋁層220鄰近的第二鋁層222。隨著鋁沉積的進行，鋁晶粒尺寸在過渡或過渡階段逐漸變大。
在一些實施例中，在102，可在PVD腔室中在基板200頂部上發生第一鋁層220的沉積，在PVD腔室中，第一複數個鋁原子221沉積在基板200的第一表面204上以及沉積如圖2B中所示的開口202的底表面208上。可使用上面討論的處理條件（如第一溫度、第一壓力、第一AC或RF功率和DC功率）來沉積第一複數個鋁原子221，以如圖2B所示近乎垂直於基板200來濺射鋁原子221。在一些實施例中，可在沉積第一複數個鋁原子221期間，將AC功率施加到基板200（例如，施加到設置在基板200下方的電極，如在基板支撐件內）。可以以約0.5到約13.56MHz範圍的頻率且以高達1200W或約600W到1200W的功率來施加AC功率（如RF偏壓功率）。在一些實施例中，可以以0.5至3kW（如1 kW、1.25 kW、2.5 kW或3kW）施加RF偏壓功率。在實施例中，增加的AC偏壓功率促進轟擊基板表面的正離子的吸引力，而抑制聚結並抑制鋁晶粒生長，從而導致在第一鋁層中形成相對較小的Al晶粒。
在一些實施例中，可同時（concurrently）使用第一RF偏壓功率和第二RF偏壓功率（如RF偏壓功率），第一RF偏壓功率可用於控制基板200附近的離子能量，而第二RF偏壓功率可用於控制基板200附近的離子能量的分佈。
在一些實施例中，在102，用於沉積鋁層的溫度小於350攝氏度，如100至250攝氏度。在一些實施例中，在102，第一鋁層220形成到一預定厚度。在實施例中，第一鋁層220的厚度為約1-5微米，如1微米，或約1.5微米。在實施例中，在沉積約1.5微米的鋁之後，晶粒生長可加速。
在一些實施例中，在102，形成第一鋁層220達一持續時間，該持續時間足以形成特徵在於具有第一晶粒尺寸和第二晶粒尺寸的過渡區域，其中第一晶粒尺寸小於第二晶粒尺寸。如上所述且如圖2C所示，與第一鋁層220相比，第二鋁層222具有更大的晶粒尺寸。
再次參考圖1，在104，在實施例中，例如，在基板的頂部上沉積第一鋁層之後，以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，施行在第二鋁層的頂部上沉積鋁。在實施例中，在大於270攝氏度或大於350攝氏度的溫度下在第二鋁層222的頂部上施行沉積鋁以形成如圖2D所示的鋁材料250。在實施例中，第二鋁層222和設置在其上的鋁聚結以形成鋁材料250。
在實施例中，在104的沉積條件不同於以上有關102的條件。在一個實施例中，可在Ar電漿下、以約200sccm的流動、在低於350攝氏度的溫度下、在第一鋁層的生長期間具有比氣流更大的處理氣流、在第一鋁層生長期間使用的DC功率更大或相等的量之DC功率下、以及在低於1200W的量的AC功率（如AC偏壓功率）下的PVD腔室中在第二鋁層222的頂部上發生鋁的沉積。在104，在一個實施例，可在Ar電漿下、以約70-300sccm的流動、具有至少10mTorr處理壓力、在40-100kW DC功率下的PVD腔室中在第二鋁層的頂部上發生鋁的沉積。在實施例中，除了所施加的第二AC功率和第二DC功率之外，第二壓力還可取決於處理腔室的幾何形狀（如基板尺寸、靶至基板的距離等）。例如，在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以將增加該第二晶粒尺寸的同時，降低該第一AC靶偏壓功率。在實施例中，保持AC偏壓功率，同時增加溫度或者DC功率將增加第二晶粒尺寸。在實施例中，增加第一溫度包括諸如以下的方法：限制鄰近基板背側的氣流以加熱基板，和/或允許腔室中的電漿或正離子轟擊基板以加熱基板。在一些實施例中，降低第一AC靶偏壓功率包括以下步驟：提供低於1250W的量的AC功率。在一些實施例中，第一AC靶偏壓功率大於第二AC靶偏壓功率，且其中第一DC功率低於第二DC功率。
在一些實施例中，在104，可藉由電漿形成氣體的流速和/或可與電漿形成氣體共同流動的額外氣體（如惰性氣體）的流速來維持腔室中的第一壓力。第一壓力可在靶與基板之間提供高密度的氣體分子，濺射的鋁原子可與高密度的氣體分子碰撞。可額外地利用壓力來控制從靶306濺射出的鋁原子的量。例如，將靶306中的壓力增加至基板間隙可增加與金屬原子的碰撞次數並增加濺射的鋁原子的量，從而導致鋁與具有第二晶粒尺寸的第二鋁層222聚結，以及增加第二晶粒尺寸並形成鋁材料250。
在104，可在PVD腔室中在第二鋁層222頂部上發生鋁的沉積，在該PVD腔室中，第二複數個鋁原子沉積在如圖2D所示的第二鋁層222的上表面225上。可使用上述處理條件來沉積複數個鋁原子，諸如藉由在大於270℃或大於350℃的溫度下（如351℃到500℃的溫度）、以大於50sccm的量的第二處理氣體流動、在低於1200W（如500W到850W）的量的AC功率下施行在第二鋁層222的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，在諸如50kW至60kW的DC功率下施行在第二鋁層222頂部上的鋁沉積以增加第二晶粒尺寸。在實施例中，使用包括鋁靶的物理氣相沉積製程來施行在第二鋁層222頂部上的鋁沉積以增加第二晶粒尺寸。
在一些實施例中，可以以約2至約13.56MHz範圍內的頻率和低於約900W的功率施加AC功率（也稱為RF偏壓功率）。在一些實施例中，提供RF偏壓功率，而沉積鋁可以很小，以最小化正離子對基板表面的轟擊，從而導致鋁與具有第二晶粒尺寸的第二鋁層222聚結以增加第二晶粒尺寸。在一些實施例中，在104，將AC功率施加到設置在基板200下方的電極。在實施例中。可以以約2到約13.56MHz的頻率施加AC偏壓功率。例如，在一些實施例中，第一RF偏壓功率的頻率可以是約2MHz或13.56MHz。在一些實施例中，第二RF偏壓電源（圖3所示的第二RF偏壓電源363）另外耦接如圖3所示且如下面所述的基板支撐基座302，且經配置當基板設置在基板支撐基座上時，將AC偏壓施加到基板支撐基座302。在一些實施例中，可利用AC偏壓功率來降低離子能量，從而導致鋁與具有第二晶粒尺寸的第二鋁層222聚結以增加第二晶粒尺寸。
在一些實施例中，在104，用於沉積鋁的溫度大於275攝氏度、小於500攝氏度，約350攝氏度至約425攝氏度。
在一些實施例中，在104，鋁材料250形成到一預定厚度。在實施例中，鋁材料250（圖2D）具有約1-5微米的厚度，如1微米或3微米。
在104形成鋁材料250之後，方法100可結束，或者基板200可繼續進行進一步處理。進一步處理的實例可選地包括對基板200進行退火。在一些實施例中，退火的特徵在於非原位的（ex situ）。在實施例中，可在約500bar的壓力下在約500至700攝氏度的溫度（如550攝氏度）下施行退火約10分鐘。在實施例中，可在例如退火腔室中施行退火。
參照圖2D，在一些實施例中，在施行上述步驟102-104之前，可已經提供第二基板218。因此，如圖2D所示，第二基板218可鄰近基板200的第二表面206設置，其中開口202完全延伸穿過基板200，且第二基板218的表面216形成開口202的底表面。此外，元件或導電特徵234可設置在第二基板中並在表面216處暴露，其中元件或導電特徵234與開口202對準。可進一步處理基板200的第一表面204以去除沉積的鋁原子。例如，化學機械拋光技術、蝕刻等可用於從如圖2D所示的第一表面204去除沉積的鋁原子。
圖3繪示根據本揭示案的一些實施例的物理氣相沉積腔室（處理腔室300）的示意性截面圖。合適的PVD腔室的實例包括可從加利福尼亞州聖克拉拉市的應用材料公司（Applied Materials，Inc.）商業取得的EXECTATM AL PVD處理腔室。來自應用材料公司或其他製造商的其他處理腔室也可從本案揭露的設備中受益。
處理腔室300含有用於在其上接收基板304的基板支撐基座302，以及濺射源（如靶306）。基板支撐基座302可位於接地的腔室壁308內，腔室壁308可以是腔室壁（如圖所示）或接地的屏蔽件（所示接地屏蔽件340覆蓋靶306上方的處理腔室300的至少若干部分。在一些實施例中，接地屏蔽件340可在靶下方延伸以也包圍基座302。）
在一些實施例中，處理腔室包括用於將RF和DC能量耦合至靶306的饋送結構（feed structure）。饋送結構是用於將RF和DC能量耦合至靶或耦合至包含如本案所述靶的組件之設備。饋送結構的第一端可以耦接到可選的RF電源318和DC電源320，可選的RF電源318和DC電源320可以分別用於向靶306提供RF和DC能量。例如，DC電源320可用於向靶306施加負電壓或偏壓。在一些實施例中，RF電源318可選地供應的RF能量可以是適合的提供如上所述的頻率或者頻率範圍可係在約2MHz至約60MHz，或可以使用例如非限制的頻率，如2MHz、13.56MHz、27.12MHz或60MHz。在一些實施例中，可以可選地提供複數個RF電源（即，兩個或兩個以上），以提供在複數個上述頻率的RF能量。饋送結構可由合適的導電材料製成，以傳導來自RF電源318和DC電源320的RF和DC能量。在實施例中，排除RF電源318，且DC電源320經配置向靶306施加負電壓或偏壓。
在一些實施例中，饋送結構可具有合適的長度，該合適的長度有利於各個RF和DC能量繞饋送結構的周邊實質均勻地分佈。例如，在一些實施例中，饋送結構的長度可在約1到約12英吋之間，或約4英吋。在一些實施例中，主體的長度與內直徑之比率可為至少約1:1。提供至少1:1或更長的比率可從饋送結構提供更均勻的RF傳輸（亦即，RF能量在饋送結構周圍更均勻地分佈，以近似於RF耦合到饋送結構的真實中心點）。饋送結構的內直徑可以盡可能小，例如，直徑為約1英吋至約6英吋，或約4英吋。提供較小的內直徑（inner diameter）有助於提高長度與ID的比率，而不需要增加饋送結構的長度。
饋送結構的第二端可耦接到源分配板322。源分配板包括孔324，孔324穿過源分配板322設置並與饋送結構的中心開口對準。源分配板322可由合適的導電材料製成，以傳導來自饋電結構的RF和DC能量。
源分配板322可經由導電構件325耦接至靶306。導電構件325可以是具有第一端326的管狀構件，第一端326耦接靠近源分配板322的周圍邊緣之源分配板322的面向靶的表面328。導電構件325進一步包括第二端330，第二端330耦接靠近靶306的周圍邊緣之靶306的面向源分配板的表面332（或耦接至靶306的背板346）。
凹部334可由導電構件325的面向內部的壁、源分配板322的面向靶的表面328以及靶306的面向源分配板的表面332所界定。凹部334經由源分配板322的孔324流體地耦接到主體的中心開口315。凹部334和主體的中心開口315可用於至少部分地容納如圖3所示且在下面進一步描述的可旋轉的磁控管組件336的一個或多個部分。在一些實施例中，可至少部分地以冷卻流體（如水（H2 O）或類似物）填充凹部。
可提供接地屏蔽件340以覆蓋處理腔室300的蓋件的外表面。接地屏蔽件340可例如經由腔室主體的接地連接而接地。接地屏蔽件340具有中心開口，以允許饋送結構穿過接地屏蔽件340以耦接到源分配板322。接地屏蔽件340可包括任何合適的導電材料，如鋁、銅或類似物。在接地屏蔽件340與源分配板322的外表面、導電構件325和靶306（和/或背板346）之間提供絕緣間隙339，以防止RF和DC能量直接接線（route）至地。可用空氣或某些其他合適的介電材料（如陶瓷、塑膠或類似物）填充絕緣間隙。
在一些實施例中，接地套環可繞饋送結構的主體和下部設置。接地套環耦接到接地屏蔽件340，且接地套環可以是接地屏蔽件340的組成部分或者可以是耦接到接地屏蔽件的單獨部分以提供饋送結構的接地。接地套環可由合適的導電材料製成，如鋁或銅。在一些實施例中，在接地套環的內直徑與饋送結構的主體的外直徑之間設置的間隙可保持最小且恰好足以提供電隔離。可以用類似塑膠或陶瓷的絕緣材料填充該間隙，該間隙也可以是空氣間隙。接地套環防止RF饋送（如下面討論的電饋送205）與主體之間的串擾，從而改善電漿和處理的均勻性。
隔離板338可設置在源分配板322和接地屏蔽件340之間，以防止RF和DC能量直接接線至地面。隔離板338具有中心開口，以允許饋送結構穿過隔離板338並耦接到源分配板322。隔離板338可包括合適的介電材料，如陶瓷、塑膠或類似物。或者，可提供空氣間隙代替隔離板338。在提供空氣間隙代替隔離板的實施例中，接地屏蔽件340可在結構上足夠良好（structurally sound enough）以支撐靜置在接地屏蔽件340上的任何部件。
可透過介電隔離器344將靶306支撐在接地的導電鋁配接器（如342）上。靶306包括在濺射期間待沉積在基板304上的材料，如鋁或鋁合金。在一些實施例中，背板346可耦接至靶306的面向源分配板的表面332。背板346可包括導電材料（如鋁或與靶相同的材料），使得RF和DC功率可以經由背板346耦接到靶306。或者，背板346可以是不導電的，且可包括導電元件（未圖示，如電饋通或類似物），以用於將靶306的面向源分配板的表面332耦接至導電構件325的第二端330。可包括例如背板346，以改善靶306的結構穩定度。
基板支撐基座302具有面向靶306的主表面之材料接收表面，且支撐基板304，以在與靶306的主表面相對的平面位置待濺射塗覆。基板支撐基座302可在處理腔室300的中心區域348中支撐基板304。中心區域348定義為在處理期間在基板支撐基座302上方的區域（如，在處理位置時在靶306和基板支撐基座302之間）。
在一些實施例中，基板支撐基座302可透過連接到底部腔室壁352的波紋管350垂直移動，以允許基板304透過處理的下部中的裝載閘閥（未圖示）移送到基板支撐基座302上，到處理腔室300，然後升至沉積或處理位置。一個或多個處理氣體可透過質量流量控制器356從氣體源354供應到處理腔室300的下部分。可提供排氣口358，且經由閥360將排氣口358連接至泵（未圖示），以用於排出處理腔室300的內部並有助於維持處理腔室300內部的所需壓力。
在一些實施例中，基板支撐基座包括用於向基板304提供背側氣體的空氣通道371。在實施例中，關閉空氣通道371並限制施加到基板304的背側氣體的流動將增加基板304的溫度。
在一些實施例中，RF偏壓電源362可以可選地耦接到基板支撐基座302，以便在基板304上引起負DC偏壓。另外，在一些實施例中，在處理期間，負DC自偏壓可在基板304上形成。例如，由RF偏壓電源362提供的RF功率的頻率範圍可從約2MHz到約60MHz，例如，可以使用非限制的頻率，如2MHz、13.56MHz或60MHz。此外，第二RF偏壓電源363可耦合到基板支撐基座302，並提供以上討論的任何頻率以用於單獨使用RF偏壓電源362或可選地與RF偏壓電源362一起使用。在實施例中，調諧網路399可定位在RF偏壓電源363和基板支撐基座之間。在實施例中，第二調諧網路398可定位在RF功率源362與基板支撐基座之間。在實施例中，第二RF偏壓電源363經配置提供AC偏壓功率以降低離子能量，從而導致鋁與具有第二晶粒尺寸的第二鋁層聚結以增加第二晶粒尺寸。在其他應用中，基板支撐基座302可接地或電浮動。例如，對於不需要RF偏壓功率的應用，可將電容調諧器364耦接到基板支撐基座，以調整基板304上的電壓。
可旋轉的磁控管組件336可定位成靠近靶306的背表面（如，面向源分配板的表面332）。可旋轉的磁控管組件336包括由基底板368支撐的複數個磁體366。基板368連接至與處理腔室300和基板304的中心軸重合的旋轉軸370。馬達372可耦接到旋轉軸370的上端以驅動磁控管組件336的旋轉。磁體366在處理腔室300內產生大致平行於靶306的表面並靠近靶306的表面的磁場，以捕獲（trap）電子並增加局部電漿密度，這接著增加了濺射速率。磁體366在處理腔室300的頂部周圍產生電磁場，且旋轉磁體366以旋轉電磁場，電磁場影響製程的電漿密度，以更均勻地濺射靶306。例如，旋轉軸370可以以每分鐘旋轉約0到約150次。
在一些實施例中，處理腔室300可進一步包括連接至配接器342的凸耳（ledge）376的處理套件屏蔽件374。配接器342接著被密封並接地到鋁腔室側壁（如腔室壁308）。通常，處理套件屏蔽件374沿著配接器342的壁和腔室壁308向下延伸到基板支撐基座302的上表面下方，並向上返回直到到達基板支撐基座302的上表面（如在底部形成u形（u-shaped）部分384）。或者，處理套件屏蔽件的最底部不必是u形部分384，且可具有任何合適的形狀。當基板支撐基座302處於一下部的、裝載位置時，蓋環386靜置在處理套件屏蔽件374的向上延伸的唇部388的頂部上，但是當基板支撐基座302處於一上部的、沉積位置時，蓋環386靜置在基板支撐基座302的外周上，以保護基板支撐基座302免受濺射沉積。可使用額外的沉積環（未圖示）以將基板304的周圍屏蔽免受沉積。根據本揭示案，下面討論處理套件屏蔽件的實施例。
在一些實施例中，可在處理腔室300周圍設置磁體309，以用於在基板支撐基座302和靶306之間選擇性地提供磁場。例如，如圖3中所示，當處於處理位置時，磁體309可設置在恰好在基板支撐基座302上方的區域中的腔室壁308的外部周圍。在一些實施例中，磁體309可額外地或可替代地設置在其他位置，如鄰近配接器342。磁體309可以是電磁體，且可耦接至電源（未圖示），以用於控制由電磁體產生的磁場的大小。
可提供控制器310並將其耦接到處理腔室300的各種部件以控制其操作。控制器310包括中央處理單元（CPU）312、記憶體314和支援電路316。控制器310可直接控制處理腔室300，或者經由與特定處理腔室和/或支援系統部件相關聯的電腦（或控制器）來控制處理腔室500。控制器310可以是可以在工業裝置中用於控制各式腔室與副處理器的任意形式之通用電腦處理器。控制器310的記憶體或電腦可讀取媒體434可係一個或更多個容易取得之記憶體，如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、軟碟、硬碟、光儲存媒體（如光碟或數位影碟）、快閃驅動裝置或任何其他的數位儲存格式，本端的或是遠端的。支援電路316與CPU 312耦接而用傳統方式支援處理器。這些電路包括快取、電源供應、時脈電路、輸入/輸出電路與子系統以及類似物。如本案所述的方法可作為軟體子程式儲存在記憶體314中，軟體子程式可經執行或引起以本說明書所述方法控制處理腔室300的操作。軟體子程式亦可由第二CPU（未圖示）儲存及（或）執行，第二CPU位於CPU 312正控制的硬體之遠端。
因此，本案已經提供了用於沉積在基板上形成的高深寬比特徵中的鋁的方法。藉由延長沉積的鋁的晶粒生長週期，該方法有利地用鋁極好地覆蓋高深寬比特徵的表面。在一些實施例中，本揭示案提供一種物理氣相沉積腔室，該物理氣相沉積腔室包括反應腔室，該反應腔室經配置用於在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。在實施例中，物理氣相沉積腔室包括反應腔室，該反應腔室經配置用於在增加第一溫度、第一壓力或第一DC功率中的至少一個以增加第二晶粒尺寸的同時，維持或降低第一AC靶偏壓功率。
在一些實施例中，本揭示案提供一種電腦可讀取媒體，該電腦可讀取媒體在其上儲存有指令，當執行該等指令時，該等指令使物理氣相沉積反應器腔室施行具有以下步驟的一方法：在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。
現在參考圖4，一種在反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法400。在實施例中，方法400包括在402，將基板維持在低於350℃的第一溫度和低於10mTorr的第一壓力。在一些實施例中，在404，方法400包括藉由向鋁濺射靶施加約4kW至60kW的第一DC功率和至少600W的第一AC靶偏壓功率來濺射來自鋁濺射靶的原子。在實施例中，AC靶偏壓功率是從第二RF偏壓電源363產生的。在一些實施例中，第二RF偏壓電源363經配置提供AC偏壓功率以降低離子能量，從而導致鋁與具有第二晶粒尺寸的第二鋁層聚結以增加第二晶粒尺寸。
在一些實施例中，方法400包括在406，將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸。例如，在實施例中，可形成包括小晶粒尺寸的第一區域。在不改變條件的情況下繼續反應可形成一過渡區域，在該過渡區域中，較大的晶粒尺寸設置在較小的晶粒尺寸上。在一些實施例中，方法400包括在408，在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，降低該第一AC靶偏壓功率。在一些實施例中，鋁的沉積隨著鋁與過渡區域中的鋁聚結而繼續。在實施例中，獲得了基板的特徵和場的極好覆蓋。在一些實施例中，方法400包括限制鄰近基板的背側的氣流以加熱基板。在一些實施例中，降低第一AC靶偏壓功率包括以下步驟：提供低於900W的量的AC功率。在一些實施例中，第一AC靶偏壓功率大於第二AC靶偏壓功率，且第一DC功率低於第二DC功率。
在一些實施例中，本揭示案提供一種在反應器腔室中施行物理氣相沉積以在基板上形成鋁材料的方法，其包括以下步驟：在基板的頂部上沉積第一鋁層以形成具有第一晶粒尺寸的第一鋁區域以及在該第一鋁層的頂部上形成第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及在足以增加第二晶粒尺寸的條件下，在第二鋁層的頂部上沉積鋁。在實施例中，在低於350℃的溫度下施行沉積第一鋁層。在實施例中，在小於10mTorr的第一氣壓下施行沉積第一鋁層。在實施例中，以600W至1200W的量的第一AC功率施行沉積第一鋁層。在實施例中，以4kW至60kW的量的第一DC功率施行沉積第一鋁層。在實施例中，藉由在物理氣相沉積製程中將該基板暴露於鋁和氬來沉積該第一鋁層。在實施例中，使用包括鋁靶的物理氣相沉積製程來形成鋁材料。在實施例中，在大於350℃的基板溫度下施行在第二鋁層的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，在350℃至500℃的基板溫度下施行在第二鋁層的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，在大於10mTorr的量的第二氣壓下施行在第二鋁層的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，在大於用於沉積第一鋁層的第一氣體壓力之第二氣體壓力下，施行在該第二鋁層的頂部上沉積鋁，以增加該第二晶粒尺寸。在實施例中，在低於1200W或低於900W的量的AC功率下，施行在第二鋁層的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，在大於60kW的量的DC功率下施行在第二鋁層的頂部上沉積鋁以增加第二晶粒尺寸。在實施例中，使用包括鋁靶的物理氣相沉積製程來施行在第二鋁層頂部上的鋁沉積以增加第二晶粒尺寸。在實施例中，在沉積第一鋁層之後，限制鄰近該基板的背側的氣流以加熱該基板。用於本案的背側氣體的非限制性實例包括氬或氦。
在一些實施例中，本揭示案涉及一種在一反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法，該方法包括以下步驟：將基板維持在低於350℃的第一溫度和低於10mTorr的第一壓力下；藉由將約4kW至60kW的第一DC功率施加至鋁濺射靶以及施加至少600W的第一AC靶偏壓功率來濺射來自鋁濺射靶的原子；將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸；及在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，維持或降低該第一AC靶偏壓功率。在一個實施例中，在溫度增加的同時維持第一AC靶偏壓功率。在一些實施例中，增加第一溫度的步驟包括以下步驟：限制鄰近基板的背側的氣流以加熱基板。在一些實施例中，降低第一AC靶偏壓功率包括以下步驟：提供低於1200W的量的AC功率。在一些實施例中，第一AC靶偏壓功率大於第二AC靶偏壓功率，且其中第一DC功率低於第二DC功率。
在一些實施例中，本揭示案涉及一種在一反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法，該方法包括以下步驟：將基板維持在低於350℃的第一溫度和低於10mTorr的第一壓力下；藉由將約4kW至60kW的第一DC功率施加至鋁濺射靶以及施加至少600W的第一AC靶偏壓功率來濺射來自鋁濺射靶的原子；將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸；及在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，維持該第一AC靶偏壓功率。例如，在實施例中，維持第一AC靶偏壓功率，使得第一AC靶偏壓功率不改變或實質不改變。在實施例中，將第一AC偏壓功率維持在低於1200W的量（如在800W和1200W之間），同時將第一溫度增加到高於350度的第二溫度，如在350℃到500℃之間，或者400℃至500℃之間。在實施例中，第一AC靶功率是由第二RF偏壓電源363（圖3所示）產生的，第二RF偏壓電源363耦接到基板支撐基座302並施加到該基座。
在一些實施例中，本揭示案涉及一種在一反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法，該方法包括以下步驟：將基板維持在低於350℃的第一溫度（如250℃至350℃之間）和低於10mTorr的第一壓力下；藉由將約4kW至60kW的第一DC功率施加至鋁濺射靶以及施加至少600W的第一AC靶偏壓功率來濺射來自鋁濺射靶的原子；將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸；及在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，降低該第一AC靶偏壓功率。例如，在實施例中，可將第一AC靶偏壓功率減少10％至25％或更多，同時將第一溫度增加至高於350度的第二溫度，如在350℃至500℃，或400℃至500℃之間。在實施例中，第一AC靶功率是由第二RF偏壓電源363（圖3所示）產生的，第二RF偏壓電源363耦接到基板支撐基座302並施加到該基座。
雖然前面所述係針對本揭示案的實施例，但在不背離本揭示案基本範圍下，可設計本揭示案揭露的其他與進一步的實施例。
100:方法 102:步驟 104:步驟 200:基板 202:開口 204:第一表面 206:第二表面 208:底表面 210:側壁 212:氧化物層 214:阻擋層 216:表面 218:第二基板 220:第一鋁層 221:鋁原子 222:第二鋁層 225:上表面 234:導電特徵 250:鋁材料 300:處理腔室 302:基板支撐基座 304:基板 306:靶 308:腔室壁 309:磁體 310:控制器 312:CPU 314:記憶體 315:中心開口 316:支援電路 318:RF電源 320:DC功率 322:源分配板 324:孔 325:導電構件 326:第一端 328:面向靶的表面 330:第二端 332:面向源分配板的表面 334:凹部 336:磁控管組件 338:隔離板 339:絕緣間隙 340:接地屏蔽件 342:配接器 344:介電隔離器 346:背板 348:中心區域 350:波紋管 352:底部腔室壁 354:氣體源 356:排氣口 358:質量流量控制器 360:閥 362:RF偏壓電源 363:第二RF偏壓電源 364:電容調諧器 366:磁體 368:基底板 370:旋轉軸 371:空氣通道 372:馬達 374:處理套件屏蔽件 376:凸耳 384:u型部分 386:蓋環 388:唇部 398:第二調諧網路 399:調諧網路 400:方法 402:步驟 404:步驟 406:步驟 408:步驟
本揭示案之實施例已簡要概述於前，並在以下有更詳盡之討論，可以藉由參考所附圖式中繪示之本揭示案的示例性實施例以作瞭解。然而，所附圖式僅繪示了本揭示案的典型實施例，而由於本揭示案可允許其他等效之實施例，因此所附圖式並不會視為本揭示範圍之限制。
圖1繪示根據本揭示案的一些實施例的用於處理基板的方法的流程圖。
圖2A-D繪示根據本揭示案的一些實施例的填充高深寬比開口的階段。
圖3繪示根據本揭示案的一些實施例的物理氣相沉積（PVD）腔室的示意性截面圖。
圖4繪示根據本揭示案的一些實施例的用於處理基板的另一種方法的流程圖。
為便於理解，在可能的情況下，使用相同的數字編號代表圖示中相同的元件。為求清楚，圖式未依比例繪示且可能被簡化。一個實施例中的元件與特徵可有利地用於其他實施例中而無需贅述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:步驟
104:步驟

Claims (20)

  1. 一種在一反應器腔室中施行物理氣相沉積以在一基板上形成鋁材料的方法，該方法包括以下步驟： 在一基板的頂部上沉積一第一鋁層以形成具有一第一晶粒尺寸的一第一鋁區域以及在該第一鋁層的頂部上形成一第二鋁層，其中該第二鋁層具有一第二晶粒尺寸，該第二晶粒尺寸大於該第一晶粒尺寸；及 在足以增加該第二晶粒尺寸的條件下在該第二鋁層的頂部上沉積鋁。
  2. 如請求項1所述之方法，其中在低於350℃的一溫度下施行沉積一第一鋁層的步驟。
  3. 如請求項1或2所述之方法，其中在小於10mTorr的一量的一第一氣體壓力下施行沉積一第一鋁層的步驟。
  4. 如請求項1或2所述之方法，其中在600W至1200W的一量的一第一AC功率下施行沉積一第一鋁層的步驟。
  5. 如請求項1或2所述之方法，其中在4kW至60kW的一量的一第一DC功率下施行沉積一第一鋁層的步驟。
  6. 如請求項1或2所述之方法，其中藉由在一物理氣相沉積製程中將該基板暴露於鋁和氬來沉積該第一鋁層。
  7. 如請求項1或2所述之方法，其中使用包括一鋁靶的一物理氣相沉積製程來形成鋁材料。
  8. 如請求項1或2所述之方法，其中在大於350℃的一基板溫度下施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  9. 如請求項1或2所述之方法，其中在350℃至500℃的一基板溫度下施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  10. 如請求項1或2所述之方法，其中在大於用於沉積一第一鋁層的一第一氣體壓力之一第二氣體壓力下，施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  11. 如請求項1或2所述之方法，其中在低於1200W量的一AC功率下，施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  12. 如請求項1或2所述之方法，其中在大於30kW的一DC功率下，施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  13. 如請求項1或2所述之方法，其中使用包括鋁靶的一物理氣相沉積製程來施行在該第二鋁層的頂部上沉積鋁的步驟，以增加該第二晶粒尺寸。
  14. 如請求項1或2所述之方法，進一步包括以下步驟：在沉積一第一鋁層之後，限制鄰近該基板的一背側的一氣流以加熱該基板。
  15. 一種在一反應器腔室中在定位於一鋁濺射靶下方的一工件支撐件上的一基板上施行物理氣相沉積的方法，該方法包括以下步驟： 將一基板保持在低於350℃的一第一溫度且低於10mTorr的一第一壓力下； 藉由向一鋁濺射靶施加約4kW至60kW的一第一DC功率和至少600W的一第一AC靶偏壓功率來濺射來自該鋁濺射靶的原子； 將反應條件維持一持續時間，該持續時間足以形成具有一第一晶粒尺寸的一第一鋁層和具有一第二晶粒尺寸的一第二鋁層，該第二晶粒尺寸大於該第一晶粒尺寸；及 在增加該第一溫度、該第一壓力或該第一DC功率中的至少一個以增加該第二晶粒尺寸的同時，維持或降低該第一AC靶偏壓功率。
  16. 如請求項15所述之方法，其中增加該第一溫度的步驟包括以下步驟：限制鄰近一基板的一背側的一氣流以加熱該基板。
  17. 如請求項15或16所述之方法，其中降低該第一AC靶偏壓功率的步驟包括以下步驟：提供低於1200W的一量的一AC功率。
  18. 如請求項15或16所述之方法，其中該第一AC靶偏壓功率大於一第二AC靶偏壓功率，且其中該第一DC功率低於一第二DC功率。
  19. 一種電腦可讀取媒體，該電腦可讀取媒體具有儲存在其上的指令，當執行該等指令時，該等指令使一物理氣相沉積反應器腔室施行一方法，該方法如請求項1或2中任一項所述之方法。
  20. 一種電腦可讀取媒體，該電腦可讀取媒體具有儲存在其上的指令，當執行該等指令時，該等指令使一物理氣相沉積反應器腔室施行一方法，該方法如請求項15或16中任一項所述之方法。
TW109128397A 2019-08-20 2020-08-20 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備 TW202117037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/545,414 2019-08-20
US16/545,414 US11670485B2 (en) 2019-08-20 2019-08-20 Methods and apparatus for depositing aluminum by physical vapor deposition (PVD)

Publications (1)

Publication Number Publication Date
TW202117037A true TW202117037A (zh) 2021-05-01

Family

ID=74645935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128397A TW202117037A (zh) 2019-08-20 2020-08-20 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備

Country Status (2)

Country Link
US (1) US11670485B2 (zh)
TW (1) TW202117037A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039560A (zh) * 2022-11-04 2024-05-14 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744858A (en) * 1985-03-11 1988-05-17 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
JPH06310500A (ja) * 1993-01-22 1994-11-04 Toshiba Corp 半導体装置の製造方法
JP2711503B2 (ja) * 1993-07-07 1998-02-10 アネルバ株式会社 バイアススパッタによる薄膜形成方法
JP2844051B2 (ja) * 1994-10-31 1999-01-06 セイコーインスツルメンツ株式会社 サーマルヘッド
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
JP3878839B2 (ja) * 2001-05-31 2007-02-07 チ メイ オプトエレクトロニクス コーポレーション ヒロックのないアルミニウム配線層およびその形成方法
JP2003318395A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置の製造方法
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
US7759845B2 (en) * 2006-03-10 2010-07-20 Canon Kabushiki Kaisha Piezoelectric substance element, liquid discharge head utilizing the same and optical element
US7674636B2 (en) * 2007-03-12 2010-03-09 Tokyo Electron Limited Dynamic temperature backside gas control for improved within-substrate process uniformity
US7807568B2 (en) * 2008-10-23 2010-10-05 Applied Materials, Inc. Methods for reducing damage to substrate layers in deposition processes
CN102237299A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 铝薄膜的形成方法
US8835308B2 (en) * 2010-12-21 2014-09-16 Applied Materials, Inc. Methods for depositing materials in high aspect ratio features
US20160204218A1 (en) * 2015-01-12 2016-07-14 Globalfoundries Inc. Semiconductor structure comprising an aluminum gate electrode portion and method for the formation thereof

Also Published As

Publication number Publication date
US11670485B2 (en) 2023-06-06
US20210057186A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US8993434B2 (en) Methods for forming layers on a substrate
TWI714553B (zh) 透過靶壽命控制一或多個薄膜性質的自動電容調節器電流補償
US8563428B2 (en) Methods for depositing metal in high aspect ratio features
KR102457643B1 (ko) 니켈 실리사이드 재료들을 형성하는 방법
US8841211B2 (en) Methods for forming interconnect structures
TW200824041A (en) Method and apparatus of forming film, and recording medium
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備
TW202130836A (zh) 用於由具有控制冷卻的物理氣相沉積(pvd)來沉積鋁的方法和設備
TWI828904B (zh) 用於填充設置在基板中的特徵的方法與設備
JP5719212B2 (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
CN117015853A (zh) 减材金属及减材金属半导体结构
TW202129029A (zh) 用於處理基板之方法及設備