TW202026884A - 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TW202026884A
TW202026884A TW108100445A TW108100445A TW202026884A TW 202026884 A TW202026884 A TW 202026884A TW 108100445 A TW108100445 A TW 108100445A TW 108100445 A TW108100445 A TW 108100445A TW 202026884 A TW202026884 A TW 202026884A
Authority
TW
Taiwan
Prior art keywords
memory
group
physical
table information
entity
Prior art date
Application number
TW108100445A
Other languages
English (en)
Other versions
TWI720400B (zh
Inventor
梁鳴仁
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108100445A priority Critical patent/TWI720400B/zh
Priority to US16/280,040 priority patent/US11347635B2/en
Publication of TW202026884A publication Critical patent/TW202026884A/zh
Application granted granted Critical
Publication of TWI720400B publication Critical patent/TWI720400B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明的範例實施例提供一種記憶體控制方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體群組。所述方法包括：在所述實體群組中的第一實體群組中儲存第一表格資訊，其中所述第一表格資訊記載對應第一邏輯範圍的管理資訊；在所述實體群組中的第二實體群組中儲存第二表格資訊，其中所述第二表格資訊亦記載對應所述第一邏輯範圍的所述管理資訊；以及響應於所述第一實體群組處於預設狀態，指示從所述第二實體群組中讀取所述第二表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。

Description

記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體控制技術，且特別是有關於一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
越來越多的記憶體儲存裝置可支援多通道的同步讀取、同步程式化及/或同步抹除，以提高存取效率。此外，受限於成本及/或體積考量，某些類型的記憶體儲存裝置的緩衝記憶體的儲存空間較小。在部分記憶體儲存裝置運作時，可複寫式非揮發性記憶體模組中的邏輯-實體映射表等管理表格可能會分批地被讀取到緩衝記憶體中。記憶體控制器可根據緩衝記憶體中的管理表格的資訊下達指令以存取可複寫式非揮發性記憶體模組。
然而，當需要讀取某一管理表格時，若所有記憶體儲存裝置的所有通道皆處於忙碌狀態，則記憶體控制器需要等待至少一個通道完成工作，才能藉由此通道讀取所需的管理表格。此狀況亦稱為表格載入延遲(load table latency)。在某些情況下，表格載入延遲可導致不同指令間的處理時間差，進而降低記憶體儲存裝置的操作穩定性。
本發明提供一種記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元，可提高記憶體儲存裝置的操作穩定性。
本發明的範例實施例提供一種記憶體控制方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體群組。所述記憶體控制方法包括：在所述實體群組中的第一實體群組中儲存第一表格資訊，其中所述第一表格資訊記載對應第一邏輯範圍的管理資訊；在所述實體群組中的第二實體群組中儲存第二表格資訊，其中所述第二表格資訊亦記載對應所述第一邏輯範圍的所述管理資訊；以及響應於所述第一實體群組處於預設狀態，指示從所述第二實體群組中讀取所述第二表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：將從所述第二實體群組中讀取的所述第二表格資訊儲存於緩衝記憶體；在所述第一實體群組不處於所述預設狀態後，指示從所述第一實體群組中讀取所述第一表格資訊；以及在所述緩衝記憶體中更新所述第一表格資訊與所述第二表格資訊，以使記載於所述第一表格資訊與所述第二表格資訊的所述管理資訊一致。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：在所述緩衝記憶體中保留表格空間，以儲存所述第一表格資訊與所述第二表格資訊的至少其中之一；以及在更新所述第一表格資訊與所述第二表格資訊後，釋放所述表格空間。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：響應於所述第二實體群組處於所述預設狀態，指示從所述第一實體群組中讀取所述第一表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：判斷所述第一實體群組是否處於預設狀態；以及響應於所述第一實體群組處於所述預設狀態，對所述第二實體群組執行非進入所述預設狀態之作動。
在本發明的一範例實施例中，所述的記憶體控制方法更包括：調整指令執行序列，且經調整的所述指令執行序列是用以對所述第二實體群組執行所述非進入所述預設狀態之作動。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體群組。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以在所述實體群組中的第一實體群組中儲存第一表格資訊，其中所述第一表格資訊記載對應第一邏輯範圍的管理資訊。所述記憶體控制電路單元更用以在所述實體群組中的第二實體群組中儲存第二表格資訊，其中所述第二表格資訊亦記載對應所述第一邏輯範圍的所述管理資訊。所述記憶體控制電路單元更用以響應於所述第一實體群組處於預設狀態，指示從所述第二實體群組中讀取所述第二表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以將從所述第二實體群組中讀取的所述第二表格資訊儲存於緩衝記憶體。所述記憶體控制電路單元更用以在所述第一實體群組不處於所述預設狀態後，指示從所述第一實體群組中讀取所述第一表格資訊。所述記憶體控制電路單元更用以在所述緩衝記憶體中更新所述第一表格資訊與所述第二表格資訊，以使記載於所述第一表格資訊與所述第二表格資訊的所述管理資訊一致。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以在所述緩衝記憶體中保留表格空間，以儲存所述第一表格資訊與所述第二表格資訊的至少其中之一。所述記憶體控制電路單元更用以在更新所述第一表格資訊與所述第二表格資訊後，釋放所述表格空間。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以響應於所述第二實體群組處於所述預設狀態，指示從所述第一實體群組中讀取所述第一表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以判斷所述第一實體群組是否處於所述預設狀態。所述記憶體控制電路單元更用以響應於所述第一實體群組處於所述預設狀態，對所述第二實體群組執行非進入所述預設狀態之作動。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以調整指令執行序列，且經調整的所述指令執行序列是用以對所述第二實體群組執行所述非進入所述預設狀態之作動。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體群組。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以在所述實體群組中的第一實體群組中儲存第一表格資訊，其中所述第一表格資訊記載對應第一邏輯範圍的管理資訊。所述記憶體管理電路更用以在所述實體群組中的第二實體群組中儲存第二表格資訊，其中所述第二表格資訊亦記載對應所述第一邏輯範圍的所述管理資訊。所述記憶體管理電路更用以響應於所述第一實體群組處於預設狀態，指示從所述第二實體群組中讀取所述第二表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述的記憶體控制電路單元更包括緩衝記憶體，其耦接至所述記憶體管理電路。所述記憶體管理電路更用以將從所述第二實體群組中讀取的所述第二表格資訊儲存於所述緩衝記憶體。所述記憶體管理電路更用以在所述第一實體群組不處於所述預設狀態後，指示從所述第一實體群組中讀取所述第一表格資訊。所述記憶體管理電路更用以在所述緩衝記憶體中更新所述第一表格資訊與所述第二表格資訊，以使記載於所述第一表格資訊與所述第二表格資訊的所述管理資訊一致。
在本發明的一範例實施例中，所述記憶體管理電路更用以在所述緩衝記憶體中保留表格空間，以儲存所述第一表格資訊與所述第二表格資訊的至少其中之一。所述記憶體管理電路更用以在更新所述第一表格資訊與所述第二表格資訊後，釋放所述表格空間。
在本發明的一範例實施例中，所述記憶體管理電路更用以響應於所述第二實體群組處於所述預設狀態，指示從所述第一實體群組中讀取所述第一表格資訊以獲得對應所述第一邏輯範圍的所述管理資訊。
在本發明的一範例實施例中，所述第一實體群組處於所述預設狀態包括對應於所述第一實體群組的程式化操作尚未完成與對應於所述第一實體群組的抹除操作尚未完成的至少其中之一。
在本發明的一範例實施例中，所述第一實體群組是經由第一通道存取，所述第二實體群組是經由第二通道存取，且所述第一通道與所述第二通道彼此獨立。
在本發明的一範例實施例中，所述第一實體群組中的至少一實體單元與所述第二實體群組中的至少一實體單元可被同步讀取。
在本發明的一範例實施例中，所述第一實體群組中的任一實體單元與所述第二實體群組中的任一實體單元不可被同步程式化或同步抹除。
在本發明的一範例實施例中，所述記憶體管理電路更用以判斷所述第一實體群組是否處於所述預設狀態。所述記憶體管理電路更用以響應於所述第一實體群組處於所述預設狀態，對所述第二實體群組執行非進入所述預設狀態之作動。
在本發明的一範例實施例中，所述記憶體管理電路更用以調整指令執行序列，且經調整的所述指令執行序列是用以對所述第二實體群組執行所述非進入所述預設狀態之作動。
基於上述，本發明的範例實施例提出將記載對應於第一邏輯範圍的管理資訊的至少兩份表格資訊分別儲存於可複寫式非揮發性記憶體模組中的第一實體群組與第二實體群組。爾後，響應於其中的某一實體群組(例如第一實體群組)處於預設狀態，所述表格資訊可從另一實體群組(例如第二實體群組)讀取以獲得所需的管理資訊。藉此，可減少表格載入延遲的發生機率，進而提高記憶體儲存裝置的操作穩定性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器，及/或圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502可將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。
在本範例實施例中，每一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址、一個實體程式化單元或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。
記憶體管理電路502可將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取操作。
記憶體管理電路502可邏輯地將可複寫式非揮發性記憶體模組406中的實體單元劃分為多個群組(亦稱為實體群組)。一個實體群組可包括至少一個晶粒(die)、至少一個晶片致能(chip enable, CE)及/或至少一個平面(plane)中的至少一個實體單元。此外，一個實體群組可耦接至一或多個通道(亦稱為記憶體通道)。此些通道用以連接記憶體管理電路502與可複寫式非揮發性記憶體模組406。記憶體管理電路502可經由此些通道的至少其中之一來存取特定的實體群組。
圖7是根據本發明的一範例實施例所繪示的多個通道與多個實體群組的示意圖。
請參照圖7，通道710(1)~710(N)用以連接記憶體管理電路502與可複寫式非揮發性記憶體模組406中的實體群組720(1)~720(M)。通道710(1)~710(N)彼此獨立。在一範例實施例中，通道710(1)~710(N)彼此獨立是指通道710(1)~710(N)中的任一通道皆可用來單獨傳輸資料。記憶體管理電路502可經由通道710(1)~710(N)與實體群組720(1)~720(M)通訊。例如，記憶體管理電路502可經由通道710(1)存取實體群組720(1)中的一或多個實體單元。記憶體管理電路502可經由通道710(N)存取實體群組720(M)中的一或多個實體單元。N與M皆可以是大於1的任意整數。N可以等於或不等於M。
在本範例實施例中，實體群組720(1)~720(M)(或實體群組720(1)~720(M)中的至少兩者)可以同時被記憶體管理電路502讀取。但是，實體群組720(1)~720(M)不可以同時被程式化，且實體群組720(1)~720(M)也不可以同時被抹除。例如，在一範例實施例中，記憶體管理電路502可發送至少一讀取指令序列以指示同步從實體群組720(1)~720(M)中讀取資料。或者，在一範例實施例中，記憶體管理電路502可發送至少一寫入指令序列(或至少一抹除指令序列)以指示程式化(或抹除)實體群組720(1)~720(M)中的至少一者。但是，在程式化(或抹除)實體群組720(1)~720(M)中的至少一者的期間，記憶體管理電路502也保留實體群組720(1)~720(M)中的至少一者不被程式化(或抹除)。
在一範例實施例中，在某一時間點(或某一時間範圍內)，記憶體管理電路502只允許實體群組720(1)~720(M)中的一部分實體群組可處於一預設狀態，而實體群組720(1)~720(M)中的其餘實體群組須不處於此預設狀態。例如，某一實體群組處於預設狀態可以是指此實體群組中的一或多個實體單元正在被程式化或正在被抹除。某一實體群組不處於預設狀態可以是指此實體群組中沒有任一實體單元正在被程式化或正在被抹除。換言之，在一範例實施例中，若屬於某一實體群組的某一實體單元在第一時間點正在被程式化或抹除，則記憶體管理電路502可判定此實體群組在第一時間點是處於預設狀態。或者，在一範例實施例中，若屬於某一實體群組的某一實體單元在第一時間點非正在被程式化或抹除，則記憶體管理電路502可判定此實體群組在第一時間點非處於預設狀態。
在一範例實施例中，某一實體群組處於預設狀態可不包括此實體群組中的一或多個實體單元正在被讀取資料。例如，在另一範例實施例中，若屬於某一實體群組的某一實體單元在第一時間點正在被讀取資料，則記憶體管理電路502可判定此實體群組在第一時間點非處於預設狀態。
在一範例實施例中，記憶體管理電路502可判斷某一實體群組是否處於所述預設狀態。若所述實體群組處於預設狀態，記憶體管理電路502可指示對另一實體群組執行非進入所述預設狀態之作動。例如，非進入所述預設狀態之作動可包括讀取資料之操作及/或不包括程式化操作與抹除操作。假設在某一時間點記憶體管理電路502判定實體群組710(1)處於預設狀態(例如實體群組710(1)中的至少一實體單元正在被程式化或抹除)。響應於實體群組710(1)處於預設狀態，記憶體管理電路502可允許對實體群組710(M)執行非進入所述預設狀態之作動(例如從實體群組710(M)中的至少一實體單元讀取資料)。
在一範例實施例中，響應於實體群組710(1)處於預設狀態，記憶體管理電路502可不允許在實體群組710(1)處於預設狀態之期間，對實體群組710(M)中的至少一實體單元執行程式化或抹除等會使得實體群組710(M)進入所述預設狀態之作動。在實體群組710(1)離開預設狀態後，記憶體管理電路502可允許對實體群組710(M)中的至少一實體單元執行程式化與抹除等會使得實體群組710(M)進入所述預設狀態之作動。
在一範例實施例中，記憶體管理電路502可調整一指令執行序列。此指令執行序列可用以暫存指示存取可複寫式非揮發性記憶體模組406的至少一指令序列。記憶體管理電路502可藉由調整此指令執行序列來阻止、暫停或延遲對某一實體群組執行所述進入預設狀態之作動。例如，響應於實體群組710(1)處於預設狀態，記憶體管理電路502可降低指令執行序列中指示對實體群組710(M)中的至少一實體單元執行進入所述預設狀態之作動的至少一指令序列的一優先權及/或提高指令執行序列中指示對實體群組710(M)中的至少一實體單元執行非進入所述預設狀態之作動的至少一指令序列的一優先權。藉此，根據經調整的指令執行序列，在實體群組710(1)處於預設狀態之期間，記憶體管理電路502可優先對實體群組710(M)執行非進入所述預設狀態之作動，及/或延後對實體群組710(M)執行進入所述預設狀態之作動。
在一範例實施例中，記憶體管理電路502可在實體群組720(1)~720(M)中的至少兩個實體群組中分別儲存至少一管理表格(亦稱為表格資訊)。此些管理表格皆記載對應於某一邏輯範圍(亦稱為第一邏輯範圍)的管理資訊。例如，此管理表格可包括邏輯-實體映射表，且記錄於管理表格中的管理資訊包括與第一邏輯範圍內的至少一邏輯單元有關的邏輯-實體映射資訊(即邏輯-實體映射關係)。以圖6為例，一個邏輯-實體映射表中可記載邏輯單元612(0)與實體單元610(0)之間的邏輯-實體映射關係(亦稱為映射關係)。當接收到來自圖1的主機系統11且指示讀取屬於邏輯單元612(0)之資料的讀取指令時，記憶體管理電路502可根據此映射關係而從實體單元610(0)讀取所需之資料。邏輯單元612(0)屬於此第一邏輯範圍。
在一範例實施例中，上述記載於不同實體群組中的多個管理表格可互為備份。對互為備份的多個管理表格而言，即便在某一時間點儲存在某一個實體群組的某一管理表格所記載的管理資訊先被更新，在另一時間點儲存在另一實體群組的管理表格所記載的管理資訊也可被對應地更新，以使得儲存在不同實體群組中的多個管理表格的記載內容維持一致。例如，在兩個內容一致且互為備份的管理表格中，所記載的邏輯-實體映射資訊可相同。須注意的是，在另一範例實施例中，上述互為備份的管理表格還可以包括壞塊管理表或其他類型的管理表格，本發明不加以限制。
在一範例實施例中，在某一時間點，響應於實體群組720(1)~720(M)中的某一實體群組處於預設狀態，記憶體管理電路502可發送讀取指令序列以指示從實體群組720(1)~720(M)中其餘的實體群組讀取至少一管理表格，以獲得所需的管理資訊。例如，記憶體管理電路502可從實體群組720(1)~720(M)中非處於預設狀態的一或多個實體群組中讀取所述管理表格。藉此，可確保在任何時間點都有至少一個通道可以用來即時從某一實體群組中讀取管理表格，以減少表格載入延遲的發生。
圖8A至圖8C是根據本發明的一範例實施例所繪示的表格資訊讀取操作的示意圖。
請參照圖8A，在本範例實施例中，是假設可複寫式非揮發性記憶體模組406中劃分有實體群組820(1)與820(2)。實體群組820(1)與820(2)分別包含一或多個實體單元。記憶體管理電路502可經由通道810(1)存取實體群組820(1)中的實體單元並經由通道810(2)存取實體群組820(2)中的實體單元。記憶體管理電路502可將管理表格(即表格資訊)801與802分別儲存在實體群組820(1)與820(2)中。例如，管理表格801可儲存於實體群組820(1)中的某一系統區塊(或系統區)及/或管理表格802可儲存於實體群組820(2)中的某一系統區塊(或系統區)。此外，管理表格801與802可互為備份。例如，管理表格801與802可皆用以記載對應於同一個邏輯範圍(例如第一邏輯範圍)的管理資訊(例如映射資訊)。
須注意的是，在圖8A至圖8C的範例實施例中，記憶體管理電路502可允許經由通道810(1)與810(2)同步(或平行)從實體群組820(1)與820(2)中的實體單元讀取資料。例如，在某一時間點，實體群組820(1)與820(2)中的實體單元可經由通道810(1)與810(2)而被同步(或平行)讀取。但是，記憶體管理電路502不允許(或禁止)經由通道810(1)與810(2)同步程式化或抹除實體群組820(1)與820(2)中的實體單元。例如，在某一時間點，若實體群組820(1)中的實體單元經由通道810(1)而被程式化或抹除，則在此時間點，實體群組820(2)中的實體單元不能被程式化或抹除。或者，在某一時間點，若實體群組820(2)中的實體單元經由通道810(2)而被程式化或抹除，則在此時間點，實體群組820(1)中的實體單元不能被程式化或抹除。
請參照圖8B，在某一時間點，假設實體群組820(1)處於預設狀態(例如實體群組820(1)中的至少一實體單元經由通道810(1)而正在被程式化或被抹除)。在此時間點，響應於實體群組820(1)處於預設狀態，記憶體管理電路502可指示經由通道810(2)而從實體群組820(2)中讀取管理表格802，以獲得管理表格802所記載的管理資訊。在圖8B的一範例實施例中，若欲從處於預設狀態的實體群組(例如實體群組820(1))中讀取管理表格(例如管理表格801)，則記憶體管理電路502需要等待執行中的程式化或抹除操作完成，從而可能造成表格載入延遲。然而，透過直接從經控制而非處於預設狀態的實體群組(例如實體群組820(2))中讀取管理表格(例如管理表格802)，則可快速獲得所需的管理資訊，避免發生表格載入延遲。
請參照圖8C，在另一時間點，假設實體群組820(2)處於預設狀態(例如實體群組820(2)中的至少一實體單元經由通道810(2)而正在被程式化或被抹除)。在此時間點，響應於實體群組820(2)處於預設狀態，記憶體管理電路502可指示經由通道810(1)而從實體群組820(1)中讀取管理表格801，以獲得管理表格801所記載的管理資訊。藉此，同樣可避免發生表格載入延遲。
圖9A至圖9C是根據本發明的一範例實施例所繪示的表格資訊讀取操作的示意圖。
請參照圖9A，在本範例實施例中，是假設可複寫式非揮發性記憶體模組406中劃分有實體群組920(1)與920(2)。實體群組920(1)與920(2)分別包含一或多個實體單元。記憶體管理電路502可經由通道910(1)與910(2)存取實體群組920(1)中的實體單元並經由通道910(3)與910(4)存取實體群組920(2)中的實體單元。
須注意的是，在本範例實施例中，實體群組920(1)包含屬於系統區930(1)的至少一實體單元以及屬於系統區930(2)的至少一實體單元。實體群組920(2)包含屬於系統區930(3)的至少一實體單元以及屬於系統區930(4)的至少一實體單元。記憶體管理電路502可將管理表格(即表格資訊)901與902儲存在系統區930(1)中的至少一實體單元。記憶體管理電路502可將管理表格903與904儲存在系統區930(2)中的至少一實體單元。記憶體管理電路502可將管理表格905與906儲存在系統區930(3)中的至少一實體單元。此外，記憶體管理電路502可將管理表格907與908儲存在系統區930(4)中的至少一實體單元。
在本範例實施例中，管理表格901與905可互為備份，管理表格902與906可互為備份，管理表格903與907可互為備份，且管理表格904與908可互為備份。例如，管理表格901與905可皆用以記載對應於同一個邏輯範圍(例如第一邏輯範圍)的管理資訊(例如映射資訊)。管理表格902與906可皆用以記載對應於同一個邏輯範圍(例如第二邏輯範圍)的管理資訊。管理表格903與907可皆用以記載對應於同一個邏輯範圍(例如第三邏輯範圍)的管理資訊。管理表格904與908可皆用以記載對應於同一個邏輯範圍(例如第四邏輯範圍)的管理資訊。第一邏輯範圍、第二邏輯範圍、第三邏輯範圍及第四邏輯範圍可各涵蓋不同的邏輯範圍。
須注意的是，在圖9A至圖9C的範例實施例中，記憶體管理電路502可允許經由通道910(1)至910(4)中兩個以上的通道同步(或平行)從實體群組920(1)與920(2)中的實體單元讀取資料。但是，記憶體管理電路502不允許(或禁止)經由通道910(1)至910(4)同步程式化或抹除實體群組920(1)與920(2)中的實體單元。例如，在某一時間點，若實體群組920(1)中的實體單元經由通道910(1)與910(2)而被同步程式化或抹除，則在此時間點，實體群組920(2)中的實體單元不能被程式化或抹除。或者，在某一時間點，若實體群組920(2)中的實體單元經由通道910(3)與910(4)而被同步程式化或抹除，則在此時間點，實體群組920(1)中的實體單元不能被程式化或抹除。
請參照圖9B，在某一時間點，假設實體群組920(1)處於預設狀態(例如實體群組920(1)中的至少一實體單元經由通道910(1)及/或910(2)而正在被程式化或被抹除)。在此時間點，響應於實體群組920(1)處於預設狀態，記憶體管理電路502可指示經由通道910(3)及/或910(4)而從實體群組920(2)中讀取管理表格905~908的至少其中之一，以獲得所需的管理資訊。
請參照圖9C，在另一時間點，假設實體群組920(2)處於預設狀態(例如實體群組920(2)中的至少一實體單元經由通道910(3)及/或910(4)而正在被程式化或被抹除)。在此時間點，響應於實體群組920(2)處於預設狀態，記憶體管理電路502可指示經由通道910(1)及/或910(2)而從實體群組920(1)中讀取管理表格901~904的至少其中之一，以獲得所需的管理資訊。
在一範例實施例中，在接收到來自圖1的主機系統11且指示存取屬於某一邏輯單元之資料的指令後，記憶體管理電路502可判斷儲存有用於存取此邏輯單元的管理資訊的多個實體群組中，某一個實體群組是否處於(或不處於)預設狀態。根據判斷結果，記憶體管理電路502可從不處於預設狀態的實體群組讀取用於存取此邏輯單元的管理資訊(例如映射資訊)，從而避免發生表格載入延遲。在獲得所需的管理資訊後，記憶體管理電路502可根據此管理資訊從此邏輯單元所映射的實體單元讀取資料並將此資料回傳給主機系統11。
在一範例實施例中，假設某一個實體群組(亦稱為第一實體群組)儲存有某一表格資訊(亦稱為第一表格資訊)，且另一個實體群組(亦稱為第二實體群組)儲存有另一表格資訊(亦稱為第二表格資訊)。第一表格資訊與第二表格資訊互為備份。在從第二實體群組讀取第二表格資訊後，此第二表格資訊可被儲存至圖5的緩衝記憶體510。記憶體管理電路502可在緩衝記憶體510中查詢此第二表格資訊並據此執行相關的存取操作。相關操作細節皆已詳述於上，在此便不贅述。
在一範例實施例中，記憶體管理電路502可根據所執行的存取操作而在緩衝記憶體510中更新此第二表格資訊。例如，第二表格資訊中與某一個邏輯單元有關的管理資訊(例如映射資訊)可被變更。在第一實體群組不處於預設狀態(例如對於第一實體群組中的實體單元的程式化或抹除完成)後，記憶體管理電路502可指示從第一實體群組中讀取第一表格資訊。接著，記憶體管理電路502可根據第二表格資訊的更新而在緩衝記憶體510中同步更新此第一表格資訊，以使記載於第一表格資訊的管理資訊與第二表格資訊的管理資訊一致。
在一範例實施例中，在將記載於第一表格資訊的管理資訊與第二表格資訊的管理資訊更新為一致之前，記憶體管理電路502可在緩衝記憶體510中保留一個空間(亦稱為表格空間)。此表格空間可用於儲存第一表格資訊及/或第二表格資訊。換言之，保留此表格空間可避免在更新第一表格資訊之前，緩衝記憶體510的儲存空間被用盡。
在一範例實施例中，記憶體管理電路502可將尚未更新的第一表格資訊與已更新的第二表格資訊同時儲存於此表格空間。接著，記憶體管理電路502可根據已更新的第二表格資訊來更新第一表格資訊。或者，在一範例實施例中，記憶體管理電路502可將第二表格資訊的更新資訊儲存於緩衝記憶體510。此更新資訊反映第二表格資訊的更新內容。在將第一表格資訊載入至緩衝記憶體510中的表格空間後，記憶體管理電路502可根據此更新資訊來更新第一表格資訊。在將第一表格資訊所記載的管理資訊與第二表格資訊所記載的管理資訊更新為一致後，記憶體管理電路502可釋放此保留空間。此外，經更新的第一表格資訊與經更新的第二表格資訊可分別被回存至第一實體群組與第二實體群組。
須注意的是，雖然圖8A至圖8C的範例實施例以及圖9A至圖9C的範例實施例皆是以兩個實體群組作為範例，但本發明並不限制可劃分的實體群組的數目。在另一範例實施例中，儲存有相互備的管理表格的實體群組的數目亦可以是三個、四個或更多，本發明不加以限制。此外，圖8A至圖8C的範例實施例以及圖9A至圖9C的範例實施例中的通道的數目、通道的耦接關係、管理表格的數目及/或管理表格的儲存位置皆為範例，而非用以限制本發明。
圖10是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。
請參照圖10，在步驟S1001中，在多個實體群組中的第一實體群組中儲存第一表格資訊。所述第一表格資訊記載對應第一邏輯範圍的管理資訊。在步驟S1002中，在所述實體群組中的第二實體群組中儲存第二表格資訊。所述第二表格資訊亦記載對應所述第一邏輯範圍的所述管理資訊。在步驟S1003中，判斷第一實體群組是否處於預設狀態。響應於所述第一實體群組處於預設狀態，在步驟S1004中，從第二實體群組中讀取第二表格資訊以獲得對應第一邏輯範圍的管理資訊。此外，響應於所述第一實體群組非處於預設狀態，在步驟S1005中，可從第一實體群組中讀取第一表格資訊以獲得對應第一邏輯範圍的管理資訊。
須注意的是，本發明並不限制步驟S1001與S1002的執行順序。例如，在另一範例實施例中，亦可以先執行步驟S1002再執行步驟S1001或者同步執行步驟S1001與S1002。此外，在另一範例實施例中，步驟S1005亦可以調整為從第二實體群組中讀取第二表格資訊以獲得對應第一邏輯範圍的管理資訊，本發明不加以限制。
然而，圖10中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖10中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖10的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。在一範例實施例中，圖5的記憶體管理電路502(或圖4的記憶體控制電路單元404)可自動執行前述範例實施例所提及的各種操作，而可不需人為操作介入。
綜上所述，本發明的範例實施例提出將記載對應於相同邏輯範圍的管理資訊的至少兩份表格資訊分別儲存於可複寫式非揮發性記憶體模組中的第一實體群組與第二實體群組。爾後，響應於其中的某一實體群組(例如第一實體群組)處於預設狀態，所述表格資訊可從另一實體群組(例如第二實體群組)讀取以獲得所需的管理資訊。藉此，可減少表格載入延遲的發生機率，進而提高記憶體儲存裝置的操作穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30:記憶體儲存裝置 11、31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:替換區 610(0)~610(B):實體單元 612(0)~612(C):邏輯單元 710(1)~710(N)、810(1)、810(2)、910(1)~910(4):通道 720(1)~720(M)、820(1)、820(2)、920(1)、920(2):實體群組 801、802、901~908:管理表格 930(1)~930(4):系統區 S1001:步驟(在第一實體群組中儲存第一表格資訊) S1002:步驟(在第二實體群組中儲存第二表格資訊) S1003:步驟(第一實體群組是否處於預設狀態) S1004:步驟(從第二實體群組中讀取第二表格資訊以獲得對應第一邏輯範圍的管理資訊) S1005:步驟(從第一實體群組中讀取第一表格資訊以獲得對應第一邏輯範圍的管理資訊)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的多個通道與多個實體群組的示意圖。 圖8A至圖8C是根據本發明的一範例實施例所繪示的表格資訊讀取操作的示意圖。 圖9A至圖9C是根據本發明的一範例實施例所繪示的表格資訊讀取操作的示意圖。 圖10是根據本發明的一範例實施例所繪示的記憶體控制方法的流程圖。
S1001:步驟(在第一實體群組中儲存第一表格資訊)
S1002:步驟(在第二實體群組中儲存第二表格資訊)
S1003:步驟(第一實體群組是否處於預設狀態)
S1004:步驟(從第二實體群組中讀取第二表格資訊以獲得對應第一邏輯範圍的管理資訊)
S1005:步驟(從第一實體群組中讀取第一表格資訊以獲得對應第一邏輯範圍的管理資訊)

Claims (30)

  1. 一種記憶體控制方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體群組，且該記憶體控制方法包括： 在該多個實體群組中的一第一實體群組中儲存一第一表格資訊，其中該第一表格資訊記載對應一第一邏輯範圍的管理資訊； 在該多個實體群組中的一第二實體群組中儲存一第二表格資訊，其中該第二表格資訊亦記載對應該第一邏輯範圍的該管理資訊；以及 響應於該第一實體群組處於一預設狀態，指示從該第二實體群組中讀取該第二表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  2. 如申請專利範圍第1項所述的記憶體控制方法，更包括： 將從該第二實體群組中讀取的該第二表格資訊儲存於一緩衝記憶體； 在該第一實體群組不處於該預設狀態後，指示從該第一實體群組中讀取該第一表格資訊；以及 在該緩衝記憶體中更新該第一表格資訊與該第二表格資訊，以使記載於該第一表格資訊與該第二表格資訊的該管理資訊一致。
  3. 如申請專利範圍第2項所述的記憶體控制方法，更包括： 在該緩衝記憶體中保留一表格空間，以儲存該第一表格資訊與該第二表格資訊的至少其中之一；以及 在更新該第一表格資訊與該第二表格資訊後，釋放該表格空間。
  4. 如申請專利範圍第1項所述的記憶體控制方法，更包括： 響應於該第二實體群組處於該預設狀態，指示從該第一實體群組中讀取該第一表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  5. 如申請專利範圍第1項所述的記憶體控制方法，其中該第一實體群組處於該預設狀態包括對應於該第一實體群組的一程式化操作尚未完成與對應於該第一實體群組的一抹除操作尚未完成的至少其中之一。
  6. 如申請專利範圍第1項所述的記憶體控制方法，其中該第一實體群組是經由一第一通道存取，該第二實體群組是經由一第二通道存取，且該第一通道與該第二通道彼此獨立。
  7. 如申請專利範圍第1項所述的記憶體控制方法，其中該第一實體群組中的至少一實體單元與該第二實體群組中的至少一實體單元可被同步讀取。
  8. 如申請專利範圍第1項所述的記憶體控制方法，其中該第一實體群組中的任一實體單元與該第二實體群組中的任一實體單元不可被同步程式化或同步抹除。
  9. 如申請專利範圍第1項所述的記憶體控制方法，更包括： 判斷該第一實體群組是否處於一預設狀態；以及 響應於該第一實體群組處於該預設狀態，對該第二實體群組執行一非進入該預設狀態之作動。
  10. 如申請專利範圍第9項所述的記憶體控制方法，更包括： 調整一指令執行序列，且經調整的該指令執行序列是用以對該第二實體群組執行該非進入該預設狀態之作動。
  11. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體群組；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以在該多個實體群組中的一第一實體群組中儲存一第一表格資訊，其中該第一表格資訊記載對應一第一邏輯範圍的管理資訊， 該記憶體控制電路單元更用以在該多個實體群組中的一第二實體群組中儲存一第二表格資訊，其中該第二表格資訊亦記載對應該第一邏輯範圍的該管理資訊，並且 該記憶體控制電路單元更用以響應於該第一實體群組處於一預設狀態，指示從該第二實體群組中讀取該第二表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以將從該第二實體群組中讀取的該第二表格資訊儲存於一緩衝記憶體， 該記憶體控制電路單元更用以在該第一實體群組不處於該預設狀態後，指示從該第一實體群組中讀取該第一表格資訊，並且 該記憶體控制電路單元更用以在該緩衝記憶體中更新該第一表格資訊與該第二表格資訊，以使記載於該第一表格資訊與該第二表格資訊的該管理資訊一致。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以在該緩衝記憶體中保留一表格空間，以儲存該第一表格資訊與該第二表格資訊的至少其中之一，並且 該記憶體控制電路單元更用以在更新該第一表格資訊與該第二表格資訊後，釋放該表格空間。
  14. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以響應於該第二實體群組處於該預設狀態，指示從該第一實體群組中讀取該第一表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  15. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該第一實體群組處於該預設狀態包括對應於該第一實體群組的一程式化操作尚未完成與對應於該第一實體群組的一抹除操作尚未完成的至少其中之一。
  16. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該第一實體群組是經由一第一通道存取，該第二實體群組是經由一第二通道存取，且該第一通道與該第二通道彼此獨立。
  17. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該第一實體群組中的至少一實體單元與該第二實體群組中的至少一實體單元可被同步讀取。
  18. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該第一實體群組中的任一實體單元與該第二實體群組中的任一實體單元不可被同步程式化或同步抹除。
  19. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以判斷該第一實體群組是否處於該預設狀態，並且 該記憶體控制電路單元更用以響應於該第一實體群組處於該預設狀態，對該第二實體群組執行一非進入該預設狀態之作動。
  20. 如申請專利範圍第11項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以調整一指令執行序列，且經調整的該指令執行序列是用以對該第二實體群組執行該非進入該預設狀態之作動。
  21. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體群組，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以在該多個實體群組中的一第一實體群組中儲存一第一表格資訊，其中該第一表格資訊記載對應一第一邏輯範圍的管理資訊， 該記憶體管理電路更用以在該多個實體群組中的一第二實體群組中儲存一第二表格資訊，其中該第二表格資訊亦記載對應該第一邏輯範圍的該管理資訊，並且 該記憶體管理電路更用以響應於該第一實體群組處於一預設狀態，指示從該第二實體群組中讀取該第二表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  22. 如申請專利範圍第21項所述的記憶體控制電路單元，更包括一緩衝記憶體，其耦接至該記憶體管理電路， 其中該記憶體管理電路更用以將從該第二實體群組中讀取的該第二表格資訊儲存於該緩衝記憶體， 該記憶體管理電路更用以在該第一實體群組不處於該預設狀態後，指示從該第一實體群組中讀取該第一表格資訊，並且 該記憶體管理電路更用以在該緩衝記憶體中更新該第一表格資訊與該第二表格資訊，以使記載於該第一表格資訊與該第二表格資訊的該管理資訊一致。
  23. 如申請專利範圍第22項所述的記憶體控制電路單元，其中該記憶體管理電路更用以在該緩衝記憶體中保留一表格空間，以儲存該第一表格資訊與該第二表格資訊的至少其中之一，並且 該記憶體管理電路更用以在更新該第一表格資訊與該第二表格資訊後，釋放該表格空間。
  24. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該記憶體管理電路更用以響應於該第二實體群組處於該預設狀態，指示從該第一實體群組中讀取該第一表格資訊以獲得對應該第一邏輯範圍的該管理資訊。
  25. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該第一實體群組處於該預設狀態包括對應於該第一實體群組的一程式化操作尚未完成與對應於該第一實體群組的一抹除操作尚未完成的至少其中之一。
  26. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該第一實體群組是經由一第一通道存取，該第二實體群組是經由一第二通道存取，且該第一通道與該第二通道彼此獨立。
  27. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該第一實體群組中的至少一實體單元與該第二實體群組中的至少一實體單元可被同步讀取。
  28. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該第一實體群組中的任一實體單元與該第二實體群組中的任一實體單元不可被同步程式化或同步抹除。
  29. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該記憶體管理電路更用以判斷該第一實體群組是否處於該預設狀態，並且 該記憶體管理電路更用以響應於該第一實體群組處於該預設狀態，對該第二實體群組執行一非進入該預設狀態之作動。
  30. 如申請專利範圍第21項所述的記憶體控制電路單元，其中該記憶體管理電路更用以調整一指令執行序列，且經調整的該指令執行序列是用以對該第二實體群組執行該非進入該預設狀態之作動。
TW108100445A 2019-01-04 2019-01-04 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元 TWI720400B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108100445A TWI720400B (zh) 2019-01-04 2019-01-04 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US16/280,040 US11347635B2 (en) 2019-01-04 2019-02-20 Memory control method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100445A TWI720400B (zh) 2019-01-04 2019-01-04 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TW202026884A true TW202026884A (zh) 2020-07-16
TWI720400B TWI720400B (zh) 2021-03-01

Family

ID=71403947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100445A TWI720400B (zh) 2019-01-04 2019-01-04 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US11347635B2 (zh)
TW (1) TWI720400B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392382B1 (ko) * 2001-07-27 2003-07-23 한국전자통신연구원 동적 크기 변경 및 메타 데이터 양의 최소화를 위한 논리볼륨 관리 방법
US8200887B2 (en) * 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US7765339B2 (en) * 2006-10-27 2010-07-27 Stec, Inc. Distributed addressing in solid-state storage
US8176295B2 (en) * 2009-04-20 2012-05-08 Imation Corp. Logical-to-physical address translation for a removable data storage device
TWI386802B (zh) * 2009-07-03 2013-02-21 Phison Electronics Corp 用於快閃記憶體的資料寫入方法及其控制電路與儲存系統
TWI415128B (zh) * 2009-08-03 2013-11-11 Phison Electronics Corp 用於快閃記憶體的資料寫入方法及其控制電路與儲存系統
US8510507B2 (en) * 2010-01-21 2013-08-13 Xyratex Technology Limited Data storage mirroring using virtual mirror
TW201133240A (en) * 2010-03-22 2011-10-01 Phison Electronics Corp System recovery method, and storage medium controller and storage system using the same
DE112011102487T5 (de) * 2010-07-27 2013-05-29 International Business Machines Corporation Zuordnen von logischen zu physischen Adressen in Halbleiterspeichereinheiten aufweisenden Speichersystemen
TWI436212B (zh) * 2011-07-21 2014-05-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI475385B (zh) * 2012-03-14 2015-03-01 Phison Electronics Corp 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
CN105701021B (zh) * 2014-12-10 2021-03-02 慧荣科技股份有限公司 数据储存装置及其数据写入方法
KR20160070920A (ko) * 2014-12-10 2016-06-21 에스케이하이닉스 주식회사 맵 테이블을 갖는 컨트롤러 및 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
TWI525432B (zh) * 2015-02-17 2016-03-11 緯創資通股份有限公司 儲存方法及軟體定義儲存系統
TWI575374B (zh) * 2015-08-04 2017-03-21 群聯電子股份有限公司 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI569139B (zh) * 2015-08-07 2017-02-01 群聯電子股份有限公司 有效資料合併方法、記憶體控制器與記憶體儲存裝置
CN106909312B (zh) * 2015-12-23 2020-03-20 伊姆西Ip控股有限责任公司 用于控制从存储***读取数据的方法和装置
US9921756B2 (en) * 2015-12-29 2018-03-20 EMC IP Holding Company LLC Method and system for synchronizing an index of data blocks stored in a storage system using a shared storage module
TWI579693B (zh) * 2016-04-29 2017-04-21 群聯電子股份有限公司 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置
TWI592799B (zh) * 2016-07-01 2017-07-21 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
US10474396B2 (en) * 2016-10-25 2019-11-12 Sandisk Technologies Llc System and method for managing multiple file systems in a memory
US20180173619A1 (en) * 2016-12-21 2018-06-21 Sandisk Technologies Llc System and Method for Distributed Logical to Physical Address Mapping
CN108959109A (zh) * 2017-05-26 2018-12-07 群联电子股份有限公司 数据读取方法、存储器控制电路单元与存储器存储装置
US10572391B2 (en) * 2018-02-09 2020-02-25 Western Digital Technologies, Inc. Methods and apparatus for implementing a logical to physical address mapping in a solid state drive

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11442657B1 (en) 2021-03-09 2022-09-13 Hefei Core Storage Electronic Limited Abnormal data management method, memory storage device, and memory control circuit unit

Also Published As

Publication number Publication date
TWI720400B (zh) 2021-03-01
US11347635B2 (en) 2022-05-31
US20200218647A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
TW201820145A (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN110879793A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI717755B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
US11755242B2 (en) Data merging method, memory storage device for updating copied L2P mapping table according to the physical address of physical unit
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI720400B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112394883B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI727203B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN111435287B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11455243B2 (en) Data merge method performing data merge operations with identifying valid data of source nodes for next data merge operation, memory storage device, and memory control circuit unit
TWI793966B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI738272B (zh) 快閃記憶體之資料整理方法、快閃記憶體儲存裝置及快閃記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元