TW202008599A - 半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法 - Google Patents

半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202008599A
TW202008599A TW108126032A TW108126032A TW202008599A TW 202008599 A TW202008599 A TW 202008599A TW 108126032 A TW108126032 A TW 108126032A TW 108126032 A TW108126032 A TW 108126032A TW 202008599 A TW202008599 A TW 202008599A
Authority
TW
Taiwan
Prior art keywords
region
insulating layer
semiconductor
semiconductor device
conductivity
Prior art date
Application number
TW108126032A
Other languages
English (en)
Inventor
野口健太
脇田潤史
堀井新司
安木伸一
Original Assignee
日商東麗股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東麗股份有限公司 filed Critical 日商東麗股份有限公司
Publication of TW202008599A publication Critical patent/TW202008599A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，在基材上至少包含配置2個以上半導體元件的第一區域及配置1個以上半導體元件的第二區域，其中，第一區域及第二區域的各半導體元件分別在基材上包括源極電極、汲極電極、閘極電極、與源極電極及汲極電極相接的半導體層、以及將半導體層與閘極電極絕緣的閘極絕緣層。第一區域的半導體元件進而在所述基材上包括在不同於閘極絕緣層的位置與半導體層相接的第二絕緣層。第一區域的半導體元件的導電性因第二絕緣層而與第二區域的半導體元件的導電性不同。第二絕緣層跨及第一區域的半導體元件的2個以上而連續地配置。

Description

半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法
本發明是有關於一種半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法。
近年來，作為非接觸型的標籤（tag），正推進使用無線射頻識別（Radio Frequency IDentification，RFID）技術的無線通信系統（即RFID系統）的開發。在RFID系統中，是在被稱為讀寫器的無線收發機與RFID標籤之間進行無線通信。
RFID標籤在物流管理、商品管理、防竊等各種用途中的利用備受期待，在交通卡等積體電路卡（Integrated Circuit（IC）card）、商品標籤等一部分用途中已開始引入。RFID標籤具有用於進行IC晶片與讀寫器的無線通信的天線。設置於RFID標籤內的天線接收由讀寫器發送的無線信號，而使IC晶片內的驅動電路動作。
RFID標籤被期待於所有商品中使用。為此，需要降低RFID標籤的製造成本，所以作為RFID標籤的製造製程，自使用真空或高溫的製造製程中脫離，而正在研究使用塗佈·印刷技術的可撓性且廉價者。
例如，提出了在IC晶片內的驅動電路中使用成形性優異的有機半導體作為半導體層的場效型電晶體（Field-Effect Transistor，以下稱為FET）。藉由以油墨的形式來利用有機半導體，能夠利用噴墨技術或網印（screening）技術等在可撓性基板上直接形成FET等的電路圖案。因此，正在積極研究代替現有的無機半導體而使用碳奈米管（carbon nanotube，CNT）或有機半導體的FET，亦在進行使用有該些的電路的研究（例如，參照專利文獻1）。
關於RFID標籤內的驅動電路，為了抑制其電力消耗等，通常由包含p型FET及n型FET的互補型電路構成。但是，已知使用CNT的FET在大氣中通常呈現p型半導體元件的特性。而且，使用有機半導體的FET為單一通道。因此，無法利用同一材料來構成互補型電路，而必須在p型FET及n型FET中分別選擇材料。緣於此，互補型電路的製造製程變得繁雜，從而出現RFID標籤的生產效率下降與製造成本的增加的問題。
因此，例如，在使用CNT的FET中，藉由在形成p型FET後將用以將p型特性改質為n型特性的n型改質聚合物的層形成於半導體層之上，形成n型FET，而利用相對容易的製程實現了互補型電路（例如，參照專利文獻2）。 [現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2009/139339號 [專利文獻2]國際公開第2005/57665號
[發明所欲解決之課題] 然而，在互補型電路中，如至此所述，需要具有p型FET與n型FET這一不同導電型的FET，與僅由同一導電型的FET形成的IC晶片相比，存在晶片面積增大，而導致成本上升的課題。
例如，在專利文獻2所記載的先前技術中，當在基材上形成n型FET時，需要具有與源極電極或汲極電極相比而相對厚的膜厚的n型改質聚合物的層。因此，與包括源極電極或汲極電極、半導體層、閘極電極等的p型FET的形成中所需的基材區域的最小面積相比，利用n型改質聚合物對n型FET的形成中需要更多的基材區域的面積。
而且，在專利文獻2中，是藉由噴墨法而形成了n型改質聚合物的層。因此，需要對欲對特性進行改質的FET選擇性地塗佈n型改質聚合物，所以不僅僅是塗佈製程所需的時間會增加，而且為了應對塗佈位置的偏移及不均，亦需要充分地確保被塗佈該聚合物的FET與其以外的FET之間的空間。特別是，在專利文獻2中，亦存在在FET上形成n型改質聚合物的層之後，對此n型改質聚合物的層滴加CNT而將該FET製成n型FET的情況。此時，FET上的n型改質聚合物具有導電性或半導體性，所以為了無論FET的導電型如何，均防止各FET間的短路，需要充分地確保相鄰的FET彼此之間的空間。
即，在如圖14中所例示的先前的半導體裝置11般的、在基材10上配置n型FET 20與p型FET 30而成的互補型電路中，n型FET 20因FET被n型改質聚合物50覆蓋而呈現n型特性。n型改質聚合物50藉由被利用噴墨法滴加至基材10上的FET，而在自基材10的垂直方向觀察的俯視時呈圓形的平面形狀。為了避免n型改質聚合物50的層接觸不應塗佈n型改質聚合物50的FET，需要充分保持n型FET 20與p型FET 30之間的距離及彼此相鄰的各n型FET 20彼此之間的距離。
因此，本發明是鑒於所述情況而成，第一目的在於提供一種可抑制以互補型電路為代表的、需要具有不同的電氣特性的多種半導體元件的電路中晶片面積及製造成本的增大的半導體裝置。而且，本發明的第二目的在於提供一種使用該半導體裝置的無線通信裝置及感測器控制裝置、以及該半導體裝置的製造方法。 [解決課題之手段]
為了解決所述課題並達成目的，本發明的半導體裝置在基材上至少包含配置2個以上半導體元件的第一區域及配置1個以上半導體元件的第二區域，所述半導體裝置的特徵在於，所述第一區域的半導體元件在所述基材上包括：所述第一區域的源極電極、所述第一區域的汲極電極、所述第一區域的閘極電極、與所述第一區域的源極電極及所述第一區域的汲極電極相接的所述第一區域的半導體層、及將所述第一區域的半導體層與所述第一區域的閘極電極絕緣的所述第一區域的閘極絕緣層；以及在不同於所述第一區域的閘極絕緣層的位置與所述第一區域的半導體層相接的第二絕緣層，所述第二區域的半導體元件在所述基材上包括：所述第二區域的源極電極、所述第二區域的汲極電極、所述第二區域的閘極電極、與所述第二區域的源極電極及所述第二區域的汲極電極相接的所述第二區域的半導體層、及將所述第二區域的半導體層與所述第二區域的閘極電極絕緣的所述第二區域的閘極絕緣層，所述第一區域的半導體元件的導電性因所述第二絕緣層而與所述第二區域的半導體元件的導電性不同，所述第二絕緣層跨及所述第一區域的半導體元件的2個以上而連續地配置。
而且，本發明的半導體裝置如所述發明，其特徵在於，在所述基材上更包含配置2個以上半導體元件的第三區域，所述第三區域的半導體元件包括：所述第三區域的源極電極、所述第三區域的汲極電極、所述第三區域的閘極電極、與所述第三區域的源極電極及所述第三區域的汲極電極相接的所述第三區域的半導體層、及將所述第三區域的半導體層與所述第三區域的閘極電極絕緣的所述第三區域的閘極絕緣層；以及在不同於所述第三區域的閘極絕緣層的位置與所述第三區域的半導體層相接的第三絕緣層，構成所述第二絕緣層的組成物與構成所述第三絕緣層的組成物互不相同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第二絕緣層在所述第一區域中以成為具有長短的形狀的方式配置有多個，多個所述第二絕緣層的長邊方向分別為彼此相同的方向。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第二絕緣層及所述第三絕緣層分別以成為具有長短的形狀的方式配置，所述第二絕緣層的長邊方向與所述第三絕緣層的長邊方向為彼此相同的方向。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述基材上的半導體層含有選自碳奈米管、碳奈米卷（carbon nanocoil）、富勒烯、石墨烯、奈米金剛石之中的任一種以上的半導體材料。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述基材上的半導體層含有碳奈米管。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第二絕緣層含有具有選自氮原子及磷原子之中的任一種以上的原子的供電子性化合物。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的臨限值電壓的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的導電型的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於周圍溫度而言的導電性的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於周圍濕度而言的導電性的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於入射光波長而言的導電性的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於入射光量而言的導電性的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於氧量而言的導電性的不同。
而且，本發明的半導體裝置如所述發明，其特徵在於，所述第三區域的半導體元件的導電性因所述第三絕緣層而與所述第二區域的半導體元件的導電性不同，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的導電型的不同，所述第三區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的臨限值電壓的不同。
而且，本發明的半導體裝置的製造方法是製造如所述發明中的任一項所記載的半導體裝置的半導體裝置的製造方法，其特徵在於包括：塗佈步驟，將用於形成所述第二絕緣層的組成物塗佈為跨及所述第一區域的半導體元件的2個以上而連續。
而且，本發明的半導體裝置的製造方法如所述發明，其特徵在於，所述塗佈步驟是藉由噴墨方式、噴嘴塗佈方式、網版印刷方式、平版印刷方式或滴鑄塗佈方式中的任一種來塗佈所述組成物，形成所述第二絕緣層。
而且，本發明的無線通信裝置的特徵在於包括如所述發明中的任一項所記載的半導體裝置。
而且，本發明的感測器控制裝置的特徵在於包括如所述發明中的任一項所記載的半導體裝置。 [發明的效果]
根據本發明，互補型電路的晶片面積小，並且製造製程所需的時間亦能夠縮短，所以能夠抑制製造成本的增大而提供一種廉價且小型的半導體裝置。而且，根據本發明，能夠提供一種使用此種半導體裝置的無線通信裝置及感測器控制裝置。
以下，參照隨附圖式對用以實施本發明的半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法的形態（以下，稱為「實施形態」）進行說明。另外，圖式是示意性者。而且，本發明並不受以下說明的實施形態限定。
＜半導體裝置＞ （實施形態1） 圖1是示意性地表示本發明的實施形態1的半導體裝置的一構成例的概略平面圖。圖2是表示圖1所示的半導體裝置的A-B線剖面的構成例的概略剖面圖。本發明的實施形態1的半導體裝置101為在基材上至少包含配置2個以上半導體元件的第一區域、及配置1個以上半導體元件的第二區域的半導體裝置的一例。在本實施形態1中，例如如圖1所示，半導體裝置101包括基材100，所述基材100包含第一區域110及第二區域120作為基材面上的多個區域。而且，半導體裝置101在所述基材100上，在第一區域110中包括多個（在圖1中為8個）設置有第二絕緣層500的FET 200，並在第二區域120中包括1個以上（在圖1中為8個）未設置有第二絕緣層500的FET 300。
詳細而言，在圖1所示的半導體裝置101中，基材100為包含聚對苯二甲酸乙二酯（Polyethylene terephthalate，PET）等的薄膜基材。在此基材100之上存在配置有8個由第二絕緣層500覆蓋著的狀態的FET 200的第一區域110、及配置有8個不具有第二絕緣層500的狀態的FET 300的第二區域120。第一區域110與第二區域120是基材100的基材面上互不相同的區域，例如如圖1所示彼此鄰接。在第一區域110中至少形成有多個FET 200的部分，如圖1所示，以覆蓋該些多個FET 200的方式設置有第二絕緣層500。
FET 200為第一區域110的半導體元件的一例，在本實施形態1中為具有n型特性的FET（n型FET）。詳細而言，如圖1、圖2所示，8個FET 200分別在基材100上包括：第一區域110的源極電極210、第一區域110的汲極電極220、第一區域110的閘極電極230、第一區域110的閘極絕緣層250、第一區域110的半導體層270、及第二絕緣層500。閘極絕緣層250覆蓋閘極電極230的至少一部分，藉此將半導體層270與閘極電極230電性絕緣。半導體層270與源極電極210及汲極電極220相接。在本實施形態1中，半導體層270相對於源極電極210及汲極電極220兩者，在至少一部分處相接。第二絕緣層500在8個FET 200各者中，在與閘極絕緣層250不同的位置與半導體層270相接。
特別是，在本實施形態1中，如圖1、圖2所示，第二絕緣層500跨及第一區域110的FET 200的2個以上（在圖1中為8個）而連續地配置。如此，配置於第一區域110的狀態的第二絕緣層500針對該些8個FET 200的全部，在不同於閘極絕緣層250的位置與半導體層270相接，藉此，將FET 200原本具有的p型特性改質為n型特性。即，具有第二絕緣層500的FET 200具有n型特性。
FET 300為第二區域120的半導體元件的一例，在本實施形態1中為具有p型特性的FET（p型FET）。詳細而言，如圖1、圖2所示，8個FET 300分別在基材100上包括：第二區域120的源極電極310、第二區域120的汲極電極320、第二區域120的閘極電極330、第二區域120的閘極絕緣層350、及第二區域120的半導體層370。閘極絕緣層350覆蓋閘極電極330的至少一部分，藉此將半導體層370與閘極電極330電性絕緣。半導體層370與源極電極310及汲極電極320相接。在本實施形態1中，半導體層370相對於源極電極310及汲極電極320兩者，在至少一部分處相接。
而且，若著眼於本實施形態1中各FET 200、FET 300的導電性，則第一區域110的FET 200的導電性因第二絕緣層500而與第二區域120的FET 300的導電性不同。具體而言，第一區域110的FET 200具有n型特性，第二區域120的FET 300具有p型特性。即，第一區域110的FET 200與第二區域120的FET 300的導電性的不同是電晶體的導電型的不同。
在本發明中，半導體裝置101中所含的n型的FET 200及p型的FET 300的各配置數並不限於所述8個。第一區域110中所形成的n型的FET 200的配置數為2個以上即可，第二區域120中所形成的p型的FET 300的配置數為1個以上即可。而且，第一區域110中多個FET 200的配置並不限定於圖1中所例示的2行4列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。在該些多個FET 200的配置為多行及多列的配置的情況下，一行中所含的FET的數量可為1個以上，一列中所含的FET的數量可為1個以上。較佳為：一行中所含的FET的數量為多個，且一列中所含的FET的數量為多個。與此同樣地，第二區域120中多個FET 300的配置並不限定於圖1中所例示的2行4列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。
而且，1個n型的FET 200中所含的源極電極210、汲極電極220及閘極電極230的數量分別為1個以上即可。同樣地，1個p型的FET 300中所含的源極電極310、汲極電極320及閘極電極330分別為1個以上即可。
n型的FET 200的源極電極210與p型的FET 300的源極電極310較佳為藉由彼此相同的材料及相同的製程而形成。而且，同樣地，n型的FET 200的汲極電極220與p型的FET 300的汲極電極320、n型的FET 200的閘極電極230與p型的FET 300的閘極電極330、n型的FET 200的閘極絕緣層250與p型的FET 300的閘極絕緣層350、以及n型的FET 200的半導體層270與p型的FET 300的半導體層370較佳為分別藉由彼此相同的材料及相同的製程而形成。但是，用於形成該些各電極及各層的材料及製程未必需要如上所述般相同。只要可獲得所期望的特性，則該些材料及製程並無特別限定。
在本實施形態1中，如上所述，作為第一區域110的半導體元件例示了n型的FET 200，並且作為第二區域120的半導體元件例示了p型的FET 300。即，對第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是電晶體的導電型的不同的情況進行了例示，但本發明並不限定於此。第一區域110的半導體元件只要具有與第二區域120的半導體元件不同的導電性即可。例如，即使第一區域110的半導體元件與第二區域120的半導體元件均為n型FET，只要在該些半導體元件之間存在導電性的不同（例如，電晶體的臨限值電壓的不同），則無關其導電型。
在本實施形態1中，針對在基材100上形成多個的半導體元件的汲極電極、源極電極及閘極電極，省略了利用配線的物理性連接。但是，關於各汲極電極220、汲極電極320、各源極電極210、源極電極310及各閘極電極230、閘極電極330，該些分別經由配線而電性連接於所期望的連接目的地。藉此，形成使用了基材100上的多個半導體元件的電路。
在本實施形態1中，第二絕緣層500跨及第一區域110中的FET 200的2個以上而連續地配置，因此能夠將導電性彼此相同的半導體元件（例如，n型的FET 200）統一配置在第一區域110內。藉此，可使佔據第一區域110的半導體元件的大小與佔據第二區域120的半導體元件的大小減少至源極電極、汲極電極、閘極電極、閘極絕緣層及半導體層的加工製程的最小尺寸或等同於其的程度。其結果，能夠在不增大包括第一區域110的半導體元件及第二區域120的半導體元件的電路（例如互補型電路）的晶片面積的情況下，將該些半導體元件製成具有互不相同的導電性的半導體元件而效率良好地形成。
閘極電極230、閘極電極330、源極電極210、源極電極310及汲極電極220、汲極電極320中所使用的電極材料只要是一般而言可用作電極的導電材料，則可為任意者。例如，作為電極材料，可列舉氧化錫銦（indium tin oxide，ITO）、金、銀、銅、鋁、多晶矽、導電性聚合物、碳材料等。該些電極材料既可單獨使用，亦可將多種電極材料積層或混合來使用。
而且，在本實施形態1中，作為基材100例示了包含PET的薄膜基材，但基材100並不限定於所述薄膜基材，只要為至少配置電極系統的面經絕緣的基材，則可為任意材質者。例如，作為基材100的材料，可列舉矽晶圓、玻璃、聚醯亞胺、陶瓷等。而且，基材100可為積層有多種材料者。
關於閘極絕緣層250、閘極絕緣層350，只要可獲得所期望的絕緣性，則其材料並無特別限定。例如，作為閘極絕緣層250、閘極絕緣層350的材料，可列舉氧化矽、氧化鋁、氧化鉿、聚醯亞胺等。而且，閘極絕緣層250、閘極絕緣層350是跨及基材100上的第一區域110及第二區域120而一體形成，但並不限定於此，亦能夠以將閘極電極與半導體層電性絕緣的態樣針對每個半導體元件而形成。
關於半導體層270、半導體層370，只要可獲得所期望的導電性，則其材料及形成方法並無特別限定。例如，作為半導體層270、半導體層370的材料，可列舉矽奈米線、氧化銦鎵鋅（indium gallium zinc oxide，IGZO）等的氧化物半導體材料、Cu-Sn-I系等的非晶半導體材料、有機半導體、碳材料等。該些材料為載子遷移率高的材料，所以可較佳地使用。而且，就低成本、可應用簡便的塗佈製程的觀點而言，該些材料較佳。
作為有機半導體，具體而言可列舉：聚噻吩類、在主鏈中包含噻吩單元的化合物、聚吡咯類、聚苯胺類、聚乙炔類、聚二乙炔類、聚咔唑類、聚呋喃類、以含氮芳香環為構成單元的聚雜芳基類、縮合多環芳香族化合物、雜芳香族化合物、芳香族胺衍生物、雙咔唑衍生物、吡唑啉衍生物、二苯乙烯（stilbene）衍生物、腙系化合物、金屬酞菁類、金屬卟啉類、二苯乙烯基苯衍生物、胺基苯乙烯基衍生物、芳香族乙炔衍生物、縮合環四羧酸二醯亞胺類、有機色素等。該些有機半導體既可單獨使用，亦可含有兩種以上來使用。
如上所述般例示的有機半導體中，作為聚噻吩類，例如可列舉聚-3-己基噻吩、聚苯並噻吩等。作為在主鏈中包含噻吩單元的化合物，例如可列舉：聚(2,5-雙(2-噻吩基)-3,6-二-十五烷基噻吩並[3,2-b]噻吩)、聚(4,8-二己基-2,6-雙(3-己基噻吩-2-基)苯並[1,2-b:4,5-b']二噻吩)、聚(4-辛基-2-(3-辛基噻吩-2-基)噻唑)、聚(5,5'-雙(4-辛基噻唑-2-基)-2,2'-聯噻吩)等。作為聚(對伸苯伸乙烯)（Poly(p-phenylene vinylene)）類，例如可列舉聚(對伸苯伸乙烯)等。作為聚呋喃類，例如可列舉聚呋喃、聚苯並呋喃等。作為以含氮芳香環為構成單元的聚雜芳基類，例如可列舉吡啶、喹啉、啡啉（phenanthroline）、噁唑、噁二唑等。作為縮合多環芳香族化合物，例如可列舉：蒽、芘、稠四苯、稠五苯、稠六苯、紅螢烯等。作為雜芳香族化合物，例如可列舉：呋喃、噻吩、苯並噻吩、二苯並呋喃、吡啶、喹啉、啡啉、噁唑、噁二唑等。作為芳香族胺衍生物，例如可列舉4,4'-雙(N-(3-甲基苯基)-N-苯基胺基)聯苯等。作為雙咔唑衍生物，例如可列舉雙(N-烯丙基咔唑)或雙(N-烷基咔唑)等。作為金屬酞菁類化合物，例如可列舉銅酞菁等。作為金屬卟啉類，例如可列舉銅卟啉等。作為縮合環四羧酸二醯亞胺類，例如可列舉萘-1,4,5,8-四羧酸二醯亞胺、苝-3,4,9,10-四羧酸二醯亞胺等。作為有機色素，例如可列舉部花青、啡噁嗪、若丹明（rhodamine）等。
而且，作為碳材料，可列舉碳奈米管、碳奈米卷、富勒烯、石墨烯、奈米金剛石等。在本實施形態1的半導體裝置101中，基材100上的半導體層270、半導體層370較佳為含有選自碳奈米管、碳奈米卷、富勒烯、石墨烯、奈米金剛石之中的任一種以上的半導體材料。該些半導體材料（碳材料）可含有兩種以上來使用。將半導體層270、半導體層370的材料設為碳材料會實現源於高載子遷移率的高的電氣特性，且容易利用塗佈來形成，所以更佳。特別是，基材100上的半導體層270、半導體層370較佳為含有碳奈米管（carbon nanotube，CNT）作為碳材料。作為半導體層270、半導體層370中所含的CNT中，進一步佳為在表面的至少一部分附著有共軛系聚合物的CNT。
作為CNT，可使用將1片碳膜（石墨烯片）捲成圓筒狀而成的單層CNT、將2片石墨烯片捲成同心圓狀而成的雙層CNT、將多片石墨烯片捲成同心圓狀而成的多層CNT中的任一種。亦可使用該些單層CNT、雙層CNT及多層CNT中的兩種以上。其中，就呈現半導體的特性的觀點而言，較佳為使用單層CNT作為CNT。特別是，更佳為單層CNT包含90重量%以上的半導體型單層CNT。進而佳為單層CNT包含95重量%以上的半導體型單層CNT。
半導體型單層CNT的含有比率可藉由可見-近紅外吸收光譜的吸收面積比而算出。CNT可藉由電弧放電法、化學氣相沈積法（chemical vapor deposition method，CVD法）、雷射剝蝕法等方法而獲得。
另一方面，關於第二絕緣層500，其材料只要為絕緣性的材料即可，並無特別限定。作為第二絕緣層500中所含的樹脂，例如可列舉：丙烯酸樹脂、甲基丙烯酸樹脂、烯烴聚合物、環烯烴聚合物、聚苯乙烯、聚矽氧烷、聚醯亞胺、聚碳酸酯、乙烯基醇系樹脂、酚系樹脂等。
而且，關於第二絕緣層500的形狀、大小、形成方法，只要是跨及第一區域110的半導體元件（例如，圖1所示的FET 200）的多個而連續地配置則並無特別限定。例如，作為第二絕緣層500的形狀，可列舉自基材100的垂直方向觀察的俯視下的、圓形、橢圓形、六邊形、正方形、長方形、圓角長方形、菱形、梯形、凸型、具有與半導體元件同等的寬度的線形狀、或該些的複合形狀等。該些形狀亦可為處於形成為點狀的多個樹脂相互接觸而一體化的狀態的絕緣層的形狀。就以下所示的第一觀點～第三觀點而言，更佳為第二絕緣層500為跨及多個半導體元件的線形狀。第一觀點是第二絕緣層500的膜厚或線寬穩定的這一觀點。第二觀點是可形成第二絕緣層500的組成上均質的膜而藉此抑制特性的不均的這一觀點。第三觀點是與將分別覆蓋各個半導體元件的多個絕緣層配置成在該些多個絕緣層彼此之間隔開所期望的空間的狀態的情況相比，可降低為了無遺漏地覆蓋第一區域110中的多個半導體元件而在第二絕緣層500中需要的重疊量或其裕量（margin）的這一觀點。進而，就容易使第二絕緣層500的縱橫兩方向的膜厚平滑的觀點及所述第一觀點～第三觀點而言，尤佳為第二絕緣層500為呈面狀地覆蓋多列及多行配置（排列）的半導體元件的面形狀。在第二絕緣層500為所述面形狀的情況下，被此面形狀的第二絕緣層500覆蓋的半導體元件較佳為如針對所述FET 200而例示般，以呈多行及多列的方式配置多個。在該些多個半導體元件的配置（多行及多列的配置）中，一行或一列中所含的半導體元件的數量可為1個以上，但特別是就所述第三觀點而言，較佳為一行中所含的半導體元件的數量及一列中所含的半導體元件的數量兩者均為多個。
第二絕緣層500較佳為含有包含碳原子與氮原子的鍵結的有機化合物，以發揮對半導體層270供給承擔電氣傳導性的電子或電洞等載子的作用。作為此種有機化合物，可為任意的有機化合物，例如可列舉：醯胺系化合物、醯亞胺系化合物、脲系化合物、胺系化合物、亞胺系化合物、苯胺系化合物、腈系化合物等。但是第二絕緣層500中所含的有機化合物並不限定於該些。
特別是，第二絕緣層500較佳為含有具有選自氮原子及磷原子之中的任一種以上的原子的供電子性化合物。藉由使第二絕緣層500含有供電子性化合物，為了將FET 200的原本的導電型（p型）n型化而所需的第二絕緣層500作為供電子材料的功能進一步變大。作為供電子性化合物，可為任意的有機化合物，例如較佳為：醯胺系化合物、醯亞胺系化合物、脲系化合物、胺系化合物、亞胺系化合物、苯胺系化合物、腈系化合物等。
而且，亦能夠使第二絕緣層500承擔對相對於半導體元件周圍的環境的特性變化的程度進行調整的作用。因此，在將本發明的實施形態1的半導體裝置101用作偵測外部環境的變化的感測器等的情況下，更佳為在第二絕緣層500中具備所述般的性質。
例如，在根據第二絕緣層500的有無，而使半導體裝置101的多個半導體元件產生因周圍溫度引起的導電性的不同的情況下，在半導體裝置101的基材100上存在相對於周圍溫度而具有不同的導電性的兩種以上的半導體元件（例如第一區域110的FET 200及第二區域120的FET 300兩種）。此時，第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是相對於周圍溫度而言的導電性的不同。藉由此構成，半導體裝置101可有助於周圍溫度的檢測或、能夠形成僅在特定溫度域進行動作的電路等功能性更優異的電路的實現。
而且，在根據第二絕緣層500的有無，而使半導體裝置101的多個半導體元件產生因周圍濕度引起的導電性的不同的情況下，在半導體裝置101的基材100上存在相對於周圍濕度而具有不同的導電性的兩種以上的半導體元件。此時，第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是相對於周圍濕度而言的導電性的不同。藉由此構成，半導體裝置101可有助於周圍濕度的檢測或、僅在特定濕度下進行動作的電路的實現。
而且，在根據第二絕緣層500的有無，而使半導體裝置101的多個半導體元件產生因來自外部的入射光波長引起的導電性的不同的情況下，在半導體裝置101的基材100上存在相對於入射光波長而具有不同的導電性的兩種以上的半導體元件。此時，第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是相對於入射光波長而言的導電性的不同。而且，在根據第二絕緣層500的有無，而使半導體裝置101的多個半導體元件產生因來自外部的入射光量引起的導電性的不同的情況下，在半導體裝置101的基材100上存在相對於入射光量而具有不同的導電性的兩種以上的半導體元件。此時，第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是相對於入射光量而言的導電性的不同。藉由將所述般的包括具有相對於入射光波長而言的導電性的不同的兩種以上的半導體元件的半導體裝置101、與所述般的包括具有相對於入射光量而言的導電性的不同的兩種以上的半導體元件的半導體裝置101組合，可實現動作或功能根據自外部入射的光的種類或強度等而變化的電路。結果，可提供一種能夠應用於例如影像感測器等的攝像元件或、紫外線的檢測元件等多方面的應用的電路。
進而，在根據第二絕緣層500的有無，而使半導體裝置101的多個半導體元件產生因來自外部的氧量引起的導電性的不同的情況下，在半導體裝置101的基材100上存在相對於氧量而具有不同的導電性的兩種以上的半導體元件。此時，第一區域110的半導體元件與第二區域120的半導體元件的導電性的不同是相對於氧量而言的導電性的不同。藉由此構成，半導體裝置101可實現多方面的功能，例如亦能夠用作檢測氧的感測器。
而且，本實施形態1的FET 200、FET 300的結構如圖2所示，為閘極電極配置在半導體層的下側（基材側）的所謂底閘極（bottom gate）結構。但是，本實施形態1的FET 200、FET 300的結構並不限定於此，例如亦可為閘極電極配置在半導體層的上側（與基材相反的一側）的所謂頂閘極（top gate）結構。
而且，在本實施形態1中，n型的FET 200的通道部分的縱結構是自下側向上側，基材100、閘極電極230、閘極絕緣層250、半導體層270及第二絕緣層500依次排列的結構。但是，n型的FET 200的通道部分的縱結構並不限定於此，亦可為自下側向上側，閘極電極230、閘極絕緣層250、半導體層270、第二絕緣層500、及基材100依次排列的結構。與此同樣地，p型的FET 300的通道部分的縱結構是自下側向上側，基材100、閘極電極330、閘極絕緣層350及半導體層370依次排列的結構，但並不限定於此，亦可為自下側向上側，閘極電極330、閘極絕緣層350、半導體層370及基材100依次排列的結構。
而且，該些FET 200、FET 300的通道部分的橫結構如圖2所示，為自右側向左側，源極電極、半導體層及汲極電極依次排列的結構。但是，因在該些源極電極及汲極電極中存在對稱性，所以該通道部分的橫結構亦可為左右相反的結構。
（實施形態2） 圖3是示意性地表示本發明的實施形態2的半導體裝置的一構成例的概略平面圖。如圖3所示，本實施形態2的半導體裝置102在基材100上包含第一區域111來代替所述實施形態1中的第一區域110，並除了所述第一區域111及第二區域120以外進而包含第三區域130。第一區域111除了是在基材100的面上與第二區域120及第三區域130連續的區域（在圖3中為與它們兩者鄰接的區域）以外，與實施形態1中的第一區域110相同。在本實施形態2中，在第一區域111中配置有4個FET 201作為2個以上的半導體元件的一例。該些FET 201分別包括與實施形態1中的第二絕緣層500相同的第二絕緣層510。該些FET 201分別具有與實施形態1中的第一區域110的FET 200相同的電晶體結構，並藉由第二絕緣層510而具有與所述FET 200相同的導電性（例如n型特性）。第二絕緣層510跨及第一區域111的半導體元件的2個以上（在圖3中為4個FET 201）而連續地配置。其他構成與實施形態1相同，對同一構成部分標註了同一符號。
如圖3所示，第三區域130為基材100上的多個區域之中第一區域111及第二區域120以外的區域，且為配置2個以上半導體元件的區域的一例。在本實施形態2中，在第三區域130中配置有4個FET 202作為2個以上的半導體元件的一例。該些FET 202分別為第三區域130的半導體元件的一例。雖未特別圖示，但該些FET 202分別包括：第三區域130的源極電極、第三區域130的汲極電極、第三區域130的閘極電極、第三區域130的半導體層、第三區域130的閘極絕緣層及第三絕緣層520。第三區域130的半導體層是與第三區域130的源極電極及第三區域130的汲極電極相接的半導體層。第三區域130的閘極絕緣層是將第三區域130的半導體層與第三區域130的閘極電極絕緣的層。第三區域中的該些源極電極、汲極電極、閘極電極、半導體層及閘極絕緣層分別與第一區域111及第二區域120中的源極電極、汲極電極、閘極電極、半導體層及閘極絕緣層相同。第三區域130的FET 202的電晶體結構除了包括第三絕緣層520以外，與第一區域111的FET 201相同。
第三絕緣層520是在不同於第三區域130的閘極絕緣層的位置與第三區域130的半導體層相接的絕緣層，並且跨及第三區域130的半導體元件的2個以上而連續地配置。在本實施形態2中，如圖3所示，第三絕緣層520以覆蓋4個FET 202的態樣跨及該些FET 202而連續地配置。構成所述第二絕緣層510的組成物與構成此第三絕緣層520的組成物互不相同。
在本發明中，「構成第二絕緣層的組成物與構成第三絕緣層的組成物互不相同」是指構成該些第二絕緣層及第三絕緣層的各層的化合物不同。例如，作為該「構成各層的化合物不同」的一例，例如可列舉：該各層彼此間，構成絕緣層的樹脂互不相同的情況或、該各層彼此間，構成絕緣層的樹脂相同但另外包含的有機化合物或供電子性化合物等添加物不同的情況。
第二絕緣層510與實施形態1中敘述的第二絕緣層的較佳例（例如圖1所示的第二絕緣層500）相同，只要可實現對第一區域111的FET 201的半導體層供給承擔電氣傳導性的電子或電洞等載子的功能，則不特別地對材料或形成方法進行限定。
第三絕緣層520亦與實施形態1中敘述的第二絕緣層的較佳例相同，較佳為可實現對第三區域130的FET 202的半導體層供給承擔電氣傳導性的電子或電洞等載子的功能。即，第三區域130的FET 202較佳為藉由第三絕緣層520而具有所期望的導電性。例如，第三區域130的FET 202的導電性藉由第三絕緣層520而可與第一區域111的FET 201的導電性及第二區域120的FET 300的導電性這兩者不同。若列舉此情況的具體例，則為：第一區域111的FET 201與第二區域120的FET 300的導電性的不同是電晶體的電動型的不同，且第三區域130的FET 202與第二區域120的FET 300的導電性的不同是電晶體的臨限值電壓的不同。
但是，第三絕緣層520並不限定於使第三區域130的FET 202的導電性變化為與第一區域111中所配置的FET 201及第二區域120中所配置的FET 300不同的導電性者。例如，第三絕緣層520亦可設為承擔提高以夾持第三區域130的方式配置的配線間的絕緣性的作用、或提高製造製程中的加工容易性或機械性強度等的作用者。此時，例如可為：第一區域111的FET 201與第三區域130的FET 202均為具有n型特性的FET（n型FET）。
藉由設為如上所述般的構成，在本實施形態2的半導體裝置102中，能夠至少使配置於第一區域111的FET 201與配置於第三區域130的FET 202具有互不相同的導電性。例如，第一區域111的FET 201、第二區域120的FET 300與第三區域130的FET 202可具有互不相同的導電性。結果，能夠在不引起半導體裝置102的過度的面積增大的情況下在基材100上形成更複雜的電路。具體而言，第二絕緣層510與第三絕緣層520具有互不相同的組成，從而對第一區域111中的FET 201的半導體層與第三區域130中的FET 202的半導體層分別供給互不相同的導電性。藉此，例如能夠對該些FET 201與FET 202之間帶來臨限值電壓的變化。即，第一區域111的FET 201與第三區域130的FET 202的導電性的不同可設為電晶體的臨限值電壓的不同而不論導電型是否互不相同。結果，能夠實現半導體裝置102的更複雜的電路，而不會大幅增加基材100的面積。
圖4是表示應用有本發明的實施形態2的半導體裝置的電荷泵電路的一構成例的示意電路圖。在本實施形態2中，例如藉由使用半導體裝置102等而可構成圖4所示般的電荷泵電路。此電荷泵電路如圖4所示包括多個（例如2個）反相器（inverter）600、時脈產生電路601、多個（例如2個）FET 602及電容器603。該些反相器600分別藉由對半導體裝置102中的第一區域111的FET 201（n型FET）與第二區域120的FET 300（p型FET）進行配線連接加以組合而構成。時脈產生電路601是藉由對該些FET 201及FET 300進行配線連接以組合多個而構成。而且，多個FET 602是藉由對半導體裝置102中的第三區域130的FET 202進行配線連接以組合多個而構成。圖4所示的電荷泵電路是藉由對如上所述般使用半導體裝置102而構成的多個反相器600、時脈產生電路601及多個FET 602、與電容器603進行配線連接而構成。
一般而言，在使用了電容器603的被稱為電荷泵電路的電壓的升壓電路中，需要臨限值電壓盡可能低的FET 602。相對於此，在用以控制此電荷泵電路的電路例如時脈產生電路601（振盪電路）的內部電路或反相器600等中，就半導體裝置102的消耗電流的觀點而言，較佳為將構成該些的電晶體（具體而言為n型的FET 201及p型的FET 300）的臨限值電壓設為通常的邏輯電路中所使用的臨限值電壓（0.7 V～1.2 V左右）。因此，在此種電荷泵電路中需要至少具有2種臨限值電壓的n型FET。在此種情況下，藉由使用本實施形態2的包括第一區域111的FET 201、第二區域120的FET 300及第三區域130的FET 202的半導體裝置102，可形成電路面積小的IC晶片。
而且，在形成此電荷泵電路的情況下，在半導體裝置102中，分別藉由第二絕緣層510及第三絕緣層520對第一區域111的FET 201的半導體層及第三區域130的FET 202的半導體層提供互不相同的導電性。具體而言，該些FET 201及FET 202兩者均為n型FET，同時構成電荷泵電路的FET 602的FET 202的臨限值電壓低於反相器600或時脈產生電路601中所使用的FET 201的臨限值電壓。
進而，在使用此電荷泵電路的情況下，FET 602未必需要為n型FET，例如，亦可為臨限值電壓盡可能低的p型FET。此時，藉由第三絕緣層520而對作為p型FET的第三區域130的FET 202的半導體層提供與作為p型FET的第二區域120的FET 300的半導體層不同的電氣特性。具體而言，第一區域111的FET 201為n型FET，且第二區域120的FET 300及第三區域130的FET 202為與所述FET 201不同的p型FET。如此，FET300及FET 202兩者均為p型FET，同時構成電荷泵電路的FET 602的FET 202的臨限值電壓低於反相器600或時脈產生電路601中所使用的FET 300的臨限值電壓。
另外，在所述實施形態2中，示出了在基材上具有第一區域～第三區域的半導體裝置，但本發明並不限定於此。本發明的半導體裝置亦可在基材上具有包含配置組成與所述第二絕緣層及第三絕緣層不同的絕緣層（一併覆蓋2個以上的半導體元件的第四絕緣層或第五絕緣層等）的第四區域、第五區域等進一步的區域的多個區域。而且，第三區域130中多個半導體元件（例如，FET 202）的配置並不限定於圖3中所例示的2行2列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。在該些多個半導體元件的配置為多行及多列的配置的情況下，一行中所含的半導體元件的數量可為1個以上，一列中所含的半導體元件的數量可為1個以上。較佳為：一行中所含的半導體元件的數量為多個，且一列中所含的半導體元件的數量為多個。較佳為將第三區域130中多個半導體元件的配置設為多行及多列的配置的原因與在所述實施形態1中說明的第一區域110中半導體元件的配置相同。而且，關於所述實施形態2中未詳細說明的事項即與實施形態1共通的構成者，其與實施形態1相同。
（實施形態3） 圖5是示意性地表示本發明的實施形態3的半導體裝置的一構成例的概略平面圖。如圖5所示，本實施形態3的半導體裝置103在配置於基材100的第二區域120中的FET 300上亦包括第二絕緣層550。其他構成與實施形態2相同，對同一構成部分標註了同一符號。
在所述實施形態1、實施形態2中，第二區域120中存在第二絕緣層550的必要性未特別說明。但是，如在實施形態1中例示圖1中所示的第二絕緣層500而說明般，第二絕緣層550具有使半導體元件的導電性變化的功能，除此以外，具有作為保護膜而保護半導體元件免受來自周圍的污染（contamination）或雜訊、環境變化的功能。因此，只要第一區域111中的FET 201與第二區域120中的FET 300具有互不相同的導電性，則亦可在第一區域111及第二區域120兩者中存在第二絕緣層。
例如如圖5所示，在基材100的第二區域120中，以覆蓋配置於第二區域120中的1個以上（例如8個）FET 300的方式設置有第二絕緣層550。特別是，在第二區域120配置2個以上的FET 300的情況下，第二絕緣層550跨及該些FET 300的2個以上而連續地配置。此種第二絕緣層550與第一區域111的第二絕緣層510同樣地，在不同於第二區域120的FET 300的閘極絕緣層的位置與該FET 300的半導體層相接。第二絕緣層550的材料只要為使第二區域120的FET 300的導電性與第一區域111的FET 201的導電性不同的絕緣性的材料，則並無特別限定。
在本實施形態3中，除了第一區域111的第二絕緣層510以外亦設置第二區域120的第二絕緣層550的基材100為將基材面分為3個區域者，但本發明並不限定於此。在第二區域120設置第二絕緣層550的基材100可為如所述實施形態1中所示般將基材面分為2個區域者，亦可為將基材面分為4個以上的區域者。而且，第二區域120中半導體元件（例如，FET 300）的配置並不限定於圖5中所例示的2行4列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。在第二區域120中半導體元件的配置為多行及多列的配置的情況下，一行中所含的半導體元件的數量可為1個以上，一列中所含的半導體元件的數量可為1個以上。較佳為：一行中所含的半導體元件的數量為多個，且一列中所含的半導體元件的數量為多個。較佳為將第二區域120中半導體元件的配置設為多行及多列的配置的原因與在所述實施形態1中說明的第一區域110中半導體元件的配置相同。
（實施形態4） 圖6是示意性地表示本發明的實施形態4的半導體裝置的一構成例的概略平面圖。如圖6所示，本實施形態6的半導體裝置104在基材100上更包括外塗層560。外塗層560以覆蓋第二絕緣層510、第二絕緣層550及第三絕緣層520的方式設置於基材100上。其他構成與實施形態3相同，對同一構成部分標註了同一符號。
如圖6所示，外塗層560配置於半導體裝置104的基材100上，與第二絕緣層510、第二絕緣層550及第三絕緣層520一起覆蓋基材100上的半導體元件（第一區域111的FET 201、第二區域120的FET 300及第三區域130的FET 202）。藉此，外塗層560可保護該些第二絕緣層510、第二絕緣層550及第三絕緣層520、與基材100上的半導體元件免受外部影響。如此將外塗層560配置在半導體裝置104的基材100上，就抑制該半導體元件的電氣特性的劣化並保護其免受污染的影響等的觀點而言，較佳。
另外，半導體裝置104例如亦可不僅包括外塗層560，而亦更包括具有與外塗層560不同的組成的絕緣層，並使用該絕緣層來調整基材100上的各半導體元件的導電性。只要基材100上的各半導體元件具有所期望的導電性，則該絕緣層的層數並無特別限定。
而且，在本實施形態4中，例示了覆蓋分別設置於基材100上的三個區域中的第二絕緣層510、第二絕緣層550及第三絕緣層520的態樣的外塗層560，但本發明並不限定於此。在本發明中，外塗層560可為覆蓋實施形態1的半導體裝置101的第二絕緣層500及FET 200、與第二區域120的FET 300者，亦可為覆蓋實施形態2的半導體裝置102的第二絕緣層510及FET 201、第二區域120的FET 300、與第三絕緣層520及FET 202者。或者，外塗層560亦可為適當覆蓋基材100上分為4以上的各區域的半導體元件及其上的絕緣層者。
（實施形態5） 圖7是示意性地表示本發明的實施形態5的半導體裝置的一構成例的概略平面圖。如圖7所示，本實施形態5的半導體裝置105在基材100上包含第一區域112來代替所述實施形態1中的第一區域110，並包含第二區域121來代替第二區域120。而且，半導體裝置105在第一區域112中包括2個以上的FET 203、FET 204來代替所述實施形態1中的2個以上的FET 200，並包括覆蓋2個以上的FET 203的第二絕緣層511及覆蓋2個以上的FET 204的第二絕緣層512來代替第二絕緣層500。而且，半導體裝置105在第二區域121中包括1個以上的FET 301來代替所述實施形態1中的1個以上的FET 300。其他構成與實施形態1相同，對同一構成部分標註了同一符號。
第一區域112中的2個以上的FET 203、FET 204分別具有與實施形態1中的第一區域110的FET 200相同的電晶體結構。FET 203包括第二絕緣層511，並藉由此第二絕緣層511而具有與所述FET 200相同的導電性（例如n型特性）。而且，FET 204包括第二絕緣層512，並藉由此第二絕緣層512而具有與所述FET 203相同的導電性。在本實施形態5中，如圖7所示，FET 203以成為具有長短的配置（例如2行5列的配置）的方式在第一區域112中形成有2個以上（例如10個）。而且，FET 204以成為具有長短的配置（例如1行6列的配置）的方式在第一區域112中形成有2個以上（例如6個）。在本發明中，具有長短的配置為基材上所配置的多個半導體元件的行或列中任意其中一者比另一者長（半導體元件的配置數多）的態樣的配置。
第二絕緣層511、第二絕緣層512分別包括與實施形態1中的第二絕緣層500相同的組成物。即，構成所述第二絕緣層511的組成物與構成第二絕緣層512的組成物彼此相同。另一方面，該些第二絕緣層511與第二絕緣層512在第一區域112內彼此不相接地分別設置於獨立的區域。
而且，第二絕緣層511以一併覆蓋第一區域112中的2個以上的FET 203、FET 204中配置群與FET 204不同的FET 203的方式，跨及FET 203的2個以上（在圖7中為10個）而連續地配置。另一方面，第二絕緣層512以一併覆蓋該些FET 203、FET 204中的FET 204的方式，跨及FET 204的2個以上（在圖7中為6個）而連續地配置。在本實施形態5中，該些第二絕緣層511、第二絕緣層512在自基材100的垂直方向觀察的俯視時，具有圓角長方形的形狀，但與所述實施形態1～實施形態4中的第二絕緣層同樣地，第二絕緣層511、第二絕緣層512的形狀並不特別限定於圓角長方形。例如，作為第二絕緣層511、第二絕緣層512的形狀，與實施形態1中的第二絕緣層500時同樣地，可列舉橢圓形、長方形、圓角長方形或具有與半導體元件的配置相應的寬度及長度的形狀（例如線形狀）等。
而且，在本實施形態5中，如圖7所示，第二絕緣層511、第二絕緣層512在第一區域112中以成為具有長短的形狀的方式配置有多個（例如2個）。即，第二絕緣層511、第二絕緣層512分別呈根據FET 203、FET 204的配置而具有長邊方向及短邊方向的形狀。在多個第二絕緣層511、第二絕緣層512分別為具有長邊方向及短邊方向的形狀的情況下，該些多個第二絕緣層511、第二絕緣層512的長邊方向較佳為分別為彼此相同的方向。特別是，在藉由噴嘴塗佈法等來塗佈形成第二絕緣層511、第二絕緣層512的情況下，就製造節拍等的觀點而言，更佳為第二絕緣層511、第二絕緣層512的長邊方向平行於製造半導體裝置105時的基材100的搬運方向。而且，在藉由網版印刷法等來塗佈形成第二絕緣層511、第二絕緣層512的情況下，就製造裝置的設計容易性的觀點而言，較佳為第二絕緣層511、第二絕緣層512的長邊方向為垂直於所述基材100的搬運方向的方向。
關於所述實施形態5中未詳細說明的事項即與實施形態1共通的構成者，其與實施形態1相同。而且，在所述實施形態5中，在包含2個區域的基材100上的第一區域中設置了多個第二絕緣層，但本發明並不限定於此。在本發明中，關於多個第二絕緣層，亦可在如實施形態2～實施形態4中所示的包含3個區域的基材100中的第一區域中設置多個第二絕緣層。而且，第一區域中所設置的第二絕緣層的個數並不限定於所述2個，亦可為3個以上。而且，第一區域112中多個半導體元件（例如，FET 203、FET 204）的配置並不限定於圖7中所例示的2行5列或1行6列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。在該些多個半導體元件的配置為多行及多列的配置的情況下，一行中所含的半導體元件的數量可為1個以上，一列中所含的半導體元件的數量可為1個以上。較佳為：一行中所含的半導體元件的數量為多個，且一列中所含的半導體元件的數量為多個。較佳為將第一區域112中多個半導體元件的配置設為多行及多列的配置的原因與在所述實施形態1中說明的第一區域110中半導體元件的配置相同。
（實施形態6） 圖8是示意性地表示本發明的實施形態6的半導體裝置的一構成例的概略平面圖。如圖8所示，本實施形態6的半導體裝置106在基材100上除了所述實施形態5中的第一區域112及第二區域121以外進而包含第三區域131。第三區域131是在基材100的面上與第一區域112及第二區域121連續的區域（在圖8中，為以由第一區域112與第二區域121夾持的態樣鄰接的區域）。在本實施形態6中，在第三區域131中配置有6個FET 205作為2個以上的半導體元件的一例。該些FET 205分別包括第三絕緣層521。其他構成與實施形態5相同，對同一構成部分標註了同一符號。
如圖8所示，第三區域131為基材100上的多個區域之中第一區域112及第二區域121以外的區域，且為配置2個以上半導體元件的區域的一例。在本實施形態6中，在第三區域131中配置有6個FET 205作為2個以上的半導體元件的一例。該些FET 205以成為具有長短的配置（例如1行6列的配置）的方式形成於第三區域131。該些FET 205分別為第三區域131的半導體元件的一例，除包括第三絕緣層521以外，具有與所述實施形態2中的第三區域130的FET 202相同的電晶體結構。
第三絕緣層521是在第三區域131中在不同於FET 205的閘極絕緣層的位置與該FET 205的半導體層相接的絕緣層，並且跨及第三區域131的半導體元件的2個以上而連續地配置。在本實施形態6中，如圖8所示，第三絕緣層521以覆蓋以具有長短的配置排列的6個FET 205的態樣跨及該些FET 205而連續地配置。此時，第三絕緣層521如圖8所示呈具有長短的形狀（例如，具有與FET 205的配置相應的寬度及長度的線形狀）。而且，構成第一區域112的第二絕緣層511的組成物與構成此第三絕緣層521的組成物互不相同。
而且，第三絕緣層521較佳為可實現對第三區域131的FET 205的半導體層供給承擔電氣傳導性的電子或電洞等載子的功能。即，第三區域131的FET 205較佳為藉由第三絕緣層521而具有所期望的導電性。例如，第三區域131的FET 205為藉由第三絕緣層521而具有與第一區域112的FET 203相同的n型特性，並且具有與第一區域112的FET 203不同的臨限值電壓的n型FET。第三絕緣層521只要可實現所述般的功能，則其材料及形成方法不受限定。
而且，在本實施形態6中，第一區域112的第二絕緣層511及第三區域131的第三絕緣層521例如如圖8所示，分別以成為具有長短的形狀的方式配置。此時，較佳為：第二絕緣層511的長邊方向與第三絕緣層521的長邊方向為彼此相同的方向。特別是，在藉由噴嘴塗佈法等來塗佈形成第二絕緣層511及第三絕緣層521的情況下，就製造節拍等的觀點而言，更佳為第二絕緣層511及第三絕緣層521的長邊方向平行於製造半導體裝置106時的基材100的搬運方向。而且，在藉由網版印刷法等來塗佈形成第二絕緣層511及第三絕緣層521的情況下，就製造裝置的設計容易性的觀點而言，較佳為第二絕緣層511及第三絕緣層521的長邊方向為垂直於所述基材100的搬運方向的方向。
在所述實施形態6中，在第一區域112中設置有1個第二絕緣層511，但第一區域112內的第二絕緣層511的個數並不限定於1個，亦可將多個第二絕緣層511設置於第一區域112。與此同樣地，第三區域131內的第三絕緣層521的個數亦不限定於1個，亦可將多個第三絕緣層521設置於第三區域131。而且，與所述實施形態2同樣地，本發明的半導體裝置亦可在基材上具有包含配置組成與所述第二絕緣層及第三絕緣層不同的絕緣層（一併覆蓋2個以上的半導體元件的第四絕緣層或第五絕緣層等）的第四區域、第五區域等進一步的區域的多個區域。關於第四區域、第五區域中與第三區域共通的構成的事項，其與第三區域相同。
而且，第二絕緣層511及第三絕緣層521的各形狀與所述實施形態5中所示的第二絕緣層的形狀同樣地，並無特別限定。例如，在半導體裝置106的基材100上設置有第二絕緣層511及第三絕緣層521各1個以上，並且該些第二絕緣層511及第三絕緣層521的各形狀分別為具有長邊方向及短邊方向的形狀的情況下，半導體裝置106中的所有第二絕緣層511及第三絕緣層521的長邊方向較佳為分別為彼此相同的方向。
而且，第三區域131中多個半導體元件（例如，FET 205）的配置並不限定於圖8中所例示的1行6列的配置，可為1行以上及1列以上的配置，較佳為多行及多列的配置。在該些多個半導體元件的配置為多行及多列的配置的情況下，一行中所含的半導體元件的數量可為1個以上，一列中所含的半導體元件的數量可為1個以上。較佳為：一行中所含的半導體元件的數量為多個，且一列中所含的半導體元件的數量為多個。較佳為將第三區域131中多個半導體元件的配置設為多行及多列的配置的原因與在所述實施形態1中說明的第一區域110中半導體元件的配置相同。而且，關於所述實施形態6中未詳細說明的事項即與實施形態2及實施形態5共通的構成者，其與實施形態2及實施形態5相同。
＜半導體裝置的製造方法＞ 其次，對本發明的半導體裝置的製造方法進行說明。圖9是表示本發明的半導體裝置的製造方法的一例的示意剖面圖。以下，以製造圖1、圖2中所示的實施形態1的半導體裝置101的方法為例，使用圖9對本發明的半導體裝置的製造方法進行詳細的說明。
在本發明的半導體裝置的製造方法中，如圖9所示，首先進行在基材100上形成閘極電極230、閘極電極330的閘極電極形成步驟（步驟ST1）。在此步驟ST1中，首先，在包含PET薄膜等的基材100的基板面上進行作為閘極電極230及閘極電極330的基礎的電極層（例如金屬層）的成膜。其次，使用包含抗蝕劑塗佈、曝光、顯影及蝕刻等處理的製程所謂光微影製程將所述成膜的電極層加工成所期望的形狀。藉此，如圖9所示，在基材100的第一區域110中形成閘極電極230，且在基材100的第二區域120中形成閘極電極330。另外，關於用以形成閘極電極230及閘極電極330的材料或電極層的成膜方法以及光微影製程的各詳細條件，只要可獲得閘極電極230及閘極電極330的所期望的形狀，則並無特別限定。
其次，如圖9所示，進行在基材100上形成閘極絕緣層250、閘極絕緣層350的閘極絕緣層形成步驟（步驟ST2）。在此步驟ST2中，在基材100的基板面上進行用以形成閘極絕緣層250及閘極絕緣層350的絕緣膜的成膜。藉此，此絕緣膜之中，覆蓋第一區域110的閘極電極230的部分形成為閘極絕緣層250，且覆蓋第二區域120中的閘極電極330的部分形成為閘極絕緣層350。在閘極絕緣層250及閘極絕緣層350中，其成膜方法亦無特別限定，但例如，藉由利用塗佈進行成膜，而具有可廉價地形成閘極絕緣層250及閘極絕緣層350的優點。另外，閘極絕緣層250及閘極絕緣層350可以僅使構成半導體元件的部分殘留的方式例如使用光微影製程來加工，亦可不進行加工，直接殘留包含該些閘極絕緣層250、閘極絕緣層350的所述絕緣膜的整個面。但是，雖在此半導體裝置的製造方法的示例中進行省略，但此半導體裝置的製造方法中所含的任一步驟中，均需要形成配線的步驟，所述配線用以進行向閘極電極230及閘極電極330的電性連接。
繼而，如圖9所示，進行在基材100上形成源極電極210、源極電極310及汲極電極220、汲極電極320的電極形成步驟（步驟ST3）。在此步驟ST3中，在基材100上，在第一區域110中的閘極絕緣層250之上將源極電極210及汲極電極220形成為所期望的形狀，並在第二區域120中的閘極絕緣層350之上將源極電極310及汲極電極320形成為所期望的形狀。此時，例如，在所述步驟ST2中形成的絕緣膜（包含閘極絕緣層250、閘極絕緣層350的絕緣膜）之上，進行作為源極電極210、源極電極310及汲極電極220、汲極電極320的基礎的金屬層等的電極層的成膜。其次，使用所述光微影製程將所述成膜的電極層加工成所期望的形狀。藉此，如圖9所示，形成第一區域110的源極電極210及汲極電極220、以及第二區域120的源極電極310及汲極電極320。
在此步驟ST3中，亦例如藉由使用能夠塗佈的材料作為電極材料，而具有可更廉價地形成源極電極210、源極電極310及汲極電極220、汲極電極320的優點。但是，關於用以形成源極電極210、源極電極310及汲極電極220、汲極電極320的材料、成膜方法、加工方法，只要可獲得源極電極210、源極電極310及汲極電極220、汲極電極320的所期望的形狀及特性，則並無特別限定。而且，雖在此半導體裝置的製造方法的示例中進行省略，但此半導體裝置的製造方法中所含的任一步驟中，均需要形成配線的步驟，所述配線用以進行向源極電極210、源極電極310及汲極電極220、汲極電極320的電性連接。
其次，如圖9所示，進行在基材100上形成半導體層270、半導體層370的半導體層形成步驟（步驟ST4）。在此步驟ST4中，在基材100上，在第一區域110中的源極電極210與汲極電極220之間的區域形成半導體層270，且在第二區域120中的源極電極310與汲極電極320之間的區域形成半導體層370。另外，關於該些半導體層270、半導體層370，考慮將應形成的區域作為目標（target），例如利用藉由噴墨法進行的滴加等的方法來形成。但是，關於半導體層270、半導體層370的形成方法，只要可將半導體層270、半導體層370形成於所期望的部位，則並無特別限定。而且，在此半導體裝置的製造方法的示例中，是在形成源極電極或汲極電極之後形成半導體層，但亦可在形成源極電極或汲極電極之前形成半導體層，該些形成步驟的順序並無特別限定。
其次，如圖9所示，進行在基材100的第一區域110中形成第二絕緣層500的步驟（步驟ST5）。藉由此步驟ST5而形成的第二絕緣層較佳為有機系的絕緣層。而且，作為此步驟ST5中的第二絕緣層500的形成方法，並無特別限制，較佳為對用以形成第二絕緣層500的組成物進行塗佈的方法。即，本發明的半導體裝置的製造方法較佳為包含塗佈步驟，所述塗佈步驟是將所述第二絕緣層500中所例示的用以形成第二絕緣層的組成物（以下，稱為「第二絕緣層組成物」）塗佈為跨及基材的第一區域的半導體元件的2個以上而連續。此塗佈步驟例如是作為在基材100的第一區域110中形成第二絕緣層500的步驟ST5來進行。而且，在此塗佈步驟中，就製造成本的觀點而言，相較於將第二絕緣層組成物單獨地塗佈至第一區域110中的多個FET 200的各者，塗佈為跨及2個以上的FET 200即第一區域110中的半導體元件的多個而連續較佳。
作為塗佈方法，例如可列舉噴墨方式、噴嘴塗佈方式、網版印刷方式、平版印刷方式、滴鑄塗佈方式等。在步驟ST5（塗佈步驟）中，是藉由該些方式中的任一種將第二絕緣層組成物塗佈至第一區域110，藉此，形成一併覆蓋第一區域110中的多個FET 200的態樣的第二絕緣層500。步驟ST5中所進行的塗佈方法較佳為根據各FET 200的尺寸或第二絕緣層500的材料來選擇最佳的方法。就第二絕緣層500的製造成本及膜厚的均勻性等的觀點而言，與噴墨方式等反覆進行第二絕緣層組成物向相對狹窄的範圍的塗佈的塗佈方式相比，網版印刷等能夠向相對寬廣的範圍一併塗佈第二絕緣層組成物的塗佈方式更佳。藉由提升第二絕緣層500的膜厚的均勻性，將彼此接近的FET 200彼此之間的電氣特性的不均盡可能地最小化，特別是可提高利用了相對精度的電路中的電氣特性，所以可實現高性能的電路。
藉由進行以上的步驟ST1～步驟ST5，能夠使用本發明的實施形態1中所示的構成下的半導體裝置進行晶片製造，從而能夠以廉價的製造成本實現高功能或高性能的電路。而且，該些步驟ST1～步驟ST5亦可應用於實施形態2～實施形態6的半導體裝置的製造，而不限於實施形態1的半導體裝置的製造。例如，在基材100的第一區域中形成多個第二絕緣層的情況下，針對第一區域內的多個部位適當進行所述步驟ST5。而且，在基材100的第三區域中形成半導體元件的情況下，針對第三區域亦適當進行所述步驟ST1～步驟ST5的各步驟。
＜無線通信裝置＞ 針對包括本發明的半導體裝置的無線通信裝置進行說明。該無線通信裝置例如是如RFID標籤般，藉由接收自搭載於讀寫器中的天線發送的無線信號，而進行電氣通信的裝置。
作為所述無線通信裝置的一例的RFID標籤的具體動作例如如下。即，RFID標籤的天線接收自搭載於讀寫器的天線發送的無線信號。所接收的無線信號藉由RFID標籤的整流電路而轉換為直流電流。基於此直流電流，RFID標籤起電。其次，起電的RFID標籤基於來自讀寫器的無線信號來獲取指令，進行與此指令相應的動作。例如，RFID標籤將自身的存儲器電路中所儲存的資料疊加至無線信號，並將此無線信號自自身的天線發送至讀寫器的天線。
本發明的無線通信裝置包括所述實施形態1～實施形態6的半導體裝置中的任一種以上的半導體裝置。例如，在本發明中，無線通信裝置可使用該半導體裝置所具有的n型FET及p型FET等來構成。藉由使用具有此種構成的無線通信裝置，能夠實現廉價的RFID標籤。
圖10是表示具有本發明的半導體裝置的無線通信裝置的一構成例的示意方塊圖。此無線通信裝置700藉由將使用所述實施形態1～實施形態6的半導體裝置中的任一種以上的半導體裝置而形成的電路與天線701組合而構成。該電路例如包括圖10所示的整流電路702、電源生成部703、邏輯電路704、存儲器電路705及輸出部706。即，無線通信裝置700如圖10所示，包括天線701、整流電路702、電源生成部703、邏輯電路704、存儲器電路705及輸出部706。
整流電路702、電源生成部703、邏輯電路704、存儲器電路705及輸出部706是分別適當使用所述實施形態1～實施形態6的半導體裝置而形成。例如，電源生成部703可藉由使用包括實施形態2的半導體裝置等的電荷泵電路（參照圖4）來形成。而且，邏輯電路704可藉由使用應用有所述實施形態1～實施形態6中的任一種以上的半導體裝置的環式振盪器及分頻電路等來形成。該些環式振盪器及分頻電路可藉由利用配線連接將該半導體裝置所具有的n型FET與p型FET組合多個來形成。
具有所述般的構成的無線通信裝置700中，天線701接收自讀寫器等外部裝置發送的無線信號。整流電路702將天線701所接收的無線信號整流為直流信號。電源生成部703基於此直流信號生成電源，並將所生成的電源供給至無線通信裝置700的各構成部。邏輯電路704對所接收到的無線信號進行解調等處理，藉此獲取指令。繼而，邏輯電路704基於此指令，自存儲器電路705讀出資料，並生成包含所述讀出的資料的電信號。輸出部706自邏輯電路704獲取電信號，並隨時將獲取到的電信號輸出至天線701。天線701將所述來自輸出部706的電信號以包含所述資料的無線信號的形式發送至外部裝置。
＜感測器控制裝置＞ 針對包括本發明的半導體裝置的感測器控制裝置進行說明。雖無特別圖示，但此感測器控制裝置包括所述實施形態1～實施形態6的半導體裝置中的任一種以上的半導體裝置。詳細而言，如在實施形態1中例示般，在本發明的半導體裝置中，能夠分開製作具有任意的電氣特性（導電性等）的半導體元件。特別是藉由將包括第二絕緣層的半導體元件（例如圖1、圖2中所示的FET 200）與不包括第二絕緣層的半導體元件（例如圖1、圖2中所示的FET 300）分開製作，可將具有對外部環境敏感地反應的特性的半導體元件與具有對外部環境遲鈍的特性的半導體元件同時形成於同一基材上。此種包括具有互不相同的特性的多個半導體元件的半導體裝置能夠用作感測器控制裝置。
具體而言，在本發明中，將相對於周圍溫度而具有不同的導電性的2種以上的半導體元件藉由第二絕緣層的有無而分開製作的情況下，藉由使用所述半導體裝置，可構成進行周圍溫度的檢測或特定溫度域下的動作的感測器控制裝置。而且，在將相對於周圍濕度而具有不同的導電性的2種以上的半導體元件藉由第二絕緣層的有無而分開製作的情況下，藉由使用所述半導體裝置，可構成進行周圍濕度的檢測或特定濕度域下的動作的感測器控制裝置。而且，在將相對於來自外部的入射光波長而具有不同的導電性的2種以上的半導體元件藉由第二絕緣層的有無而分開製作的情況下，藉由使用所述半導體裝置，可構成動作或功能根據來自外部的入射光的波長（光的種類）而變化的感測器控制裝置。而且，在將相對於來自外部的入射光量而具有不同的導電性的2種以上的半導體元件藉由第二絕緣層的有無而分開製作的情況下，藉由使用所述半導體裝置，可構成動作或功能根據來自外部的入射光的強度而變化的感測器控制裝置。實施例
以下，基於實施例對本發明進行進一步的具體說明。另外，本發明並不限定於下述實施例。
＜實施例1＞ （第一項目：半導體溶液的製作） 在半導體溶液的製作中，首先將純度為95%的CNT（1.5 mg）與十二烷基硫酸鈉（1.5 mg）加入至水（30 mL）中，一面進行冰浴冷卻一面使用超音波均質機，將輸出設為250 W來進行3小時的超音波攪拌。此時，所述CNT是使用碳奈米科技（Carbon Nanotechnologies Inc.，CNI）公司製造的單層CNT。所述十二烷基硫酸鈉使用了和光純藥工業公司製造者。藉由此超音波攪拌，獲得相對於溶媒而言的CNT複合體濃度為0.05 g/L的CNT複合體分散液。其次，使用離心分離機（日立工機公司製造的CT15E），以21000 G對所述獲得的CNT複合體分散液進行30分鐘的離心分離。其後，藉由取出所述CNT複合體分散液的上清液的80體積%，而獲得半導體溶液A1。
（第二項目：閘極絕緣層材料的製作） 在閘極絕緣層材料的製作中，首先，使用甲基三甲氧基矽烷（methyltrimethoxysilane）（61.29 g（0.45 mol））、β-(3,4-環氧環己基)乙基三甲氧基矽烷（12.31 g（0.05 mol））、及苯基三甲氧基矽烷（phenyltrimethoxysilane）（99.15 g（0.5 mol）），使其溶解於203.36 g的容量且沸點為170℃的丙二醇單丁醚（propyleneglycol monobutyl ether）中。繼而，在其中，一面攪拌，一面添加水（54.90 g）及磷酸（0.864 g）。將浴溫設為105℃對藉此而獲得的溶液加熱2小時，使內溫上升至90℃，將主要包含副產生的甲醇的成分餾出。其次，將浴溫設為130℃，加熱2小時，使內溫上昇至118℃，使主要包含水與丙二醇單丁醚的成分餾出，其後冷卻至室溫。藉此，獲得固形成分濃度為26.0質量%的閘極絕緣層材料A2。
（第三項目：半導體裝置的製作） 在本實施例1的半導體裝置的製作中，如所述實施形態1中所例示般，形成包含n型的FET 200與p型的FET 300的半導體裝置101，使用此半導體裝置101，製作作為振盪電路的環形振盪器（ring oscillator）。圖11是表示具有本發明的實施形態1的半導體裝置的環式振盪器的一構成例的示意平面圖。如圖11所示，此環形振盪器632包括21個反相器611～反相器631。環形振盪器632設為藉由將該些反相器611～反相器631串聯地連接21級而構成者。另外，在圖11中，為了簡略地表示環形振盪器632的構成，將21個反相器611～反相器631中成為重覆構成的反相器614～反相器630的圖示省略。
反相器611～反相器631分別藉由對圖1中所例示的半導體裝置101中的第一區域110的FET 200（n型FET）與第二區域120的FET 300（p型FET）進行配線連接加以組合而構成。而且，構成該些反相器611～反相器631各者的多組FET 200、FET 300藉由形成於基材100的基材面上的配線（未圖示）而連接。藉由使用此種具有多組的FET 200、FET 300的電路構成的半導體裝置101，可製作圖11所示般的環形振盪器632。另外，在所述圖1中，例示了包括n型的FET 200及p型的FET 300各8個的半導體裝置101，但在本發明中，半導體裝置101所具有的FET 200、FET 300的個數並無特別限定。即，環形振盪器632中所應用的半導體裝置101包括此環形振盪器632的形成所需要的個數的n型的FET 200及p型的FET 300。
可構成本實施例1的環形振盪器632的電路的半導體裝置101是藉由依次進行以下所示的各步驟而製作。詳細而言，在閘極電極形成步驟中，作為基材100，使用厚度1 mm的玻璃製基板，在此基材100上藉由電阻加熱法真空蒸鍍厚度100 nm的鋁。在此鋁的膜上旋塗塗佈（1000 rpm×20秒）光阻劑（商品名「LC100-10cP」，羅門哈斯（Rohm and Haas）公司製造），並在100℃下加熱乾燥10分鐘。針對藉此製作的光阻劑膜，使用平行光遮罩對準機（Parallel Light Mask Aligner）（佳能（Canon）公司製造，PLA-501F）並介隔遮罩進行圖案曝光。其後，將此光阻劑膜在2.38重量%的氫氧化四甲基銨水溶液（商品名「ELM-D」，三菱瓦斯化學（Mitsubishi Gas Chemical）公司製造）中攪拌30秒鐘進行顯影，繼而利用水清洗30秒鐘。其次，介隔此圖案狀的光阻劑膜，利用混合酸（商品名「SEA-5」，關東化學公司製造）對基材100上的鋁的膜進行6分鐘的蝕刻處理，其後，利用水清洗30秒鐘。繼而，將此基材100在AZ去除劑（AZ REMOVER）100（商品名，安智電子材料公司製造）中浸漬2分鐘，將所述光阻劑膜剝離，利用水進行30秒清洗後，在120℃下加熱乾燥20分鐘。結果，在基材100上形成閘極電極。
在所述閘極電極形成步驟之後，在閘極絕緣層形成步驟中，將所述閘極絕緣層材料A2（參照實施例1的第二項目）滴加至基材100上，藉由旋塗機以200 rpm的旋轉速度使此基材100旋轉5秒鐘後，以700 rpm的旋轉速度使其旋轉15秒鐘。藉此，將閘極絕緣層材料A2均勻地塗佈至基材100上。其次，對此基材100上的閘極絕緣層材料A2的塗膜進行施加一定的熱處理的退火處理，藉此，使此閘極絕緣層材料A2硬化而形成絕緣層。結果，在基材100上獲得厚度350 nm的閘極絕緣層。進而，針對此閘極絕緣層，使用平行光遮罩對準機並介隔遮罩進行圖案曝光，其後在ELM-D中對規定的位置的閘極絕緣層進行40秒鐘的浸漬顯影，並利用水清洗30秒鐘。藉此，使接觸孔部分的電極自所述閘極絕緣層露出。
在所述閘極絕緣層形成步驟之後，在電極形成步驟中，在基材100的閘極絕緣層之上進行金屬膜的成膜，在此金屬膜之上旋塗塗佈（1000 rpm×20秒）的光阻劑，在100℃下加熱乾燥10分鐘。針對藉此製作的光阻劑膜，使用平行光遮罩對準機並介隔遮罩進行圖案曝光。其後，針對此光阻劑膜，使用自動顯影裝置（瀧澤產業公司製造的AD-2000）在ELM-D中攪拌30秒鐘進行顯影，繼而利用水清洗30秒鐘。其次，介隔此圖案狀的光阻劑膜，利用AURUM-302（商品名，關東化學公司製造）對基材100上的金屬膜進行6分鐘的蝕刻處理，其後，利用水清洗30秒鐘。繼而，將此基材100在AZ去除劑（AZ REMOVER）100中浸漬2分鐘，將所述光阻劑膜剝離，利用水進行30秒清洗後，在120℃下加熱乾燥20分鐘。結果，在基材100上形成源極電極及汲極電極。
所述電極形成步驟之後，在半導體層形成步驟中，藉由噴墨法將實施例1的第一項目中所示的包含CNT的半導體溶液A1（1 μL）滴加至基材100上的源極電極與汲極電極之間，在30℃下進行10分鐘的風乾。其次，對此風乾後的半導體溶液A1，在加熱板上在氮氣流下，以150℃，進行30分鐘的熱處理。藉此，形成基材100上的第一區域110及第二區域120中的多個FET的半導體層。在此時間點，該些多個FET為具有p型特性的p型FET。
在所述半導體層形成步驟之後，在塗佈步驟中，在基材100的第一區域110中存在的多個FET的上部藉由鏑鑄法以0.2 μL/個的塗佈條件連續地塗佈作為第二絕緣層組成物的具有供電子性的聚合物（日本畢克化學（BYK-Chemie Japan）公司製造的BYK6919）。藉此，以連續地覆蓋該些多個FET其全部的方式將該聚合物塗佈至第一區域110。繼而，對此塗佈後的聚合物在150℃下進行30分鐘的熱處理，藉此在第一區域110中形成第二絕緣層500。關於第一區域110內的所有的FET，藉由針對半導體層的第二絕緣層500，原本具有的p型特性被改質為n型特性，結果，成為n型FET。在本實施例1中，經過以上的步驟，獲得包含環形振盪器632的電路的半導體裝置101。
而且，在本實施例1中，對構成環形振盪器632的半導體裝置101的電路施加5.0 V作為電源電壓，藉由示波器（oscilloscope）（是德科技（Keysight Technology）公司製造的DSOX6002A）觀察波形，確認環形振盪器632的振盪動作。結果，確認到：藉由跨及第一區域110中的多個FET而連續地形成的第二絕緣層500，第一區域110的FET 200成為n型FET，未形成第二絕緣層500的第二區域120的FET 300成為p型FET。
＜實施例2＞ 在本實施例2中，如所述實施形態1中所例示般，形成包含n型的FET 200與p型的FET 300的半導體裝置101，使用此半導體裝置101，製作分頻電路。圖12是表示具有本發明的實施形態1的半導體裝置的分頻電路的一構成例的示意平面圖。如圖12所示，此分頻電路642包括D型正反器（flip-flop）640。D型正反器640具有時脈輸入端子（CLK（clock）輸入端子）、資料輸入端子（D端子）、反相輸出端子（QB端子）、及輸出端子（Q端子）。D型正反器640的QB端子與D端子藉由配線641而電性地連接。D型正反器640在CLK輸入端子被施加時脈信號時，將經二分頻的時脈信號自Q端子輸出。
D型正反器640是藉由使用圖1中所例示的半導體裝置101中的第一區域110的FET 200（n型FET）與第二區域120的FET 300（p型FET）各多個，對該些多個的FET 200、FET300進行配線連接加以組合而構成。藉由使用此種具有多個FET 200、FET 300的電路構成的半導體裝置101，可製作圖12所示般的分頻電路642。另外，在所述圖1中，例示了包括n型的FET 200及p型的FET 300各8個的半導體裝置101，但在本發明中，半導體裝置101所具有的FET 200、FET 300的個數並無特別限定。即，分頻電路642中所應用的半導體裝置101包括此分頻電路642的形成所需要的個數的n型的FET 200及p型的FET 300。
本實施例2中的半導體裝置的製造方法與所述實施例1中所示的步驟相同。而且，在本實施例2中，與實施例1同樣地，確認到：當對構成分頻電路642的半導體裝置101的電路施加5.0 V作為電源電壓，對D型正反器640的CLK輸入端子以規定的頻率輸入振幅為5.0 V的信號時，以輸入至此CLK輸入端子的信號的1/2的頻率自D型正反器640的Q端子輸出了信號。即，可確認到分頻電路642的正常的分頻動作。
＜實施例3及比較例＞ 對實施例3及針對該實施例3而言的比較例進行說明。圖13A是表示針對本發明而言的比較例的半導體裝置的一構成例的示意平面圖。圖13B是表示本發明的實施例3的半導體裝置的一構成例的示意平面圖。
如圖13A所示，比較例的半導體裝置107包括基材100A及多個FET 206、FET 302。基材100A是藉由與所述實施形態1中的基材100相同的材料形成的基材，在其基材面上包含規定區域113及第二區域122。在基材100A的規定區域113中配置有多個FET 206。多個FET 206分別包括第二絕緣層513，並藉由第二絕緣層513而成為n型FET。而且，在比較例的半導體裝置107中，第二絕緣層513以單獨地覆蓋多個FET 206各者的方式設置於規定區域113。另一方面，在基材100A的第二區域122中配置有多個FET 302。多個FET 302分別為未包括第二絕緣層513的FET即p型FET。比較例的半導體裝置107除了將第二絕緣層513分別形成於FET 206以外，藉由與實施例1相同的條件及方法而製作。
而且，如圖13B所示，本實施例3的半導體裝置108包括基材100B及多個FET 206、FET302。基材100B是藉由與所述實施形態1中的基材100相同的材料形成的基材，在其基材面上包含第一區域114及第二區域122。在基材100B的第一區域114中，與所述比較例同樣地，配置有多個FET 206。在本實施例3中，多個FET 206分別包括第二絕緣層514，並藉由第二絕緣層514而成為n型FET。而且，在本實施例3的半導體裝置108中，第二絕緣層514配置為跨及第一區域114中的多個（例如全部）FET 206而連續，而將該些FET 206全部一併覆蓋。另一方面，在基材100B的第二區域122中，與所述比較例同樣地，配置有多個FET 302（p型FET）。本實施例3的半導體裝置108藉由與實施例1相同的條件及方法而製作。
特別是，在比較例的第二絕緣層513及實施例3的第二絕緣層514的形成中，使用分配器裝置（武藏高科技（Musashi Engineering）公司製造，SHOTmini，ML-808-FX），將作為第二絕緣層組成物的具有供電子性的聚合物（日本畢克化學（BYK-Chemie Japan）公司製造的BYK6919）針對每1個半導體元件噴出1.0秒鐘，進行塗佈。如此，分別形成第二絕緣層513、第二絕緣層514。在藉由此條件而塗佈了第二絕緣層組成物（成為第二絕緣層的樹脂）的情況下，該樹脂的塗佈形狀在自基材的垂直方向觀察的俯視時，成為圓形或橢圓形，藉由該樹脂的一次的噴出而形成的塗佈體的直徑為1200 μm左右。而且，考慮了該樹脂的塗佈位置的不均或該樹脂的潤濕擴展等的第二絕緣層的中心位置精度為±400 μm左右。
在比較例中，基於所述樹脂的塗佈體的尺寸及第二絕緣層的中心位置精度等見解，將n型的FET 206的元件間距離L1設為2000 μm，而製作了半導體裝置107。而且，在本實施例3中，基於所述見解，將n型的FET 206的元件間距離L2設為800 μm，而製作了半導體裝置108。該些半導體裝置107、半導體裝置108分別為具有包含圖11中所示的環形振盪器632的電路（環形振盪器電路）者。第二絕緣層513、第二絕緣層514的形成中的聚合物的噴出條件設為每1個半導體元件中為1.0秒這一相同條件，在所有的FET 206的正上方，呈點狀地噴出該聚合物。
如此製作的半導體裝置107、半導體裝置108中，比較例的半導體裝置107的第二絕緣層513如圖13A所示，具有呈圓形而獨立的形狀。在此半導體裝置107的基材100A中，由n型的FET 206及第二絕緣層513佔據的規定區域113的面積為約67.8 mm2 。另一方面，本實施例3的半導體裝置108的第二絕緣層514如圖13B所示，具有跨及多個FET 206而呈圓角長方形狀地一體化的形狀。在此半導體裝置108的基材100B中，第一區域114的面積為約18.4 mm2 。如上所述般對比較例與本實施例3進行比較可知：在本實施例3的半導體裝置108中，第二絕緣層514跨及第一區域114中的多個FET 206而連續地配置，因此可將由該些FET 206及第二絕緣層514佔據的第一區域114的面積與比較例的半導體裝置107的規定區域113相比大幅縮小。結果，可將本實施例3的半導體裝置108的尺寸（基材面積及IC晶片面積等）與比較例的半導體裝置107相比小型化。
而且，對該些半導體裝置107、半導體裝置108的環形振盪器電路施加5.0 V作為電源電壓，藉由示波器（是德科技（KEYSIGHT Technology）公司製造的DSOX6002A）觀察波形，確認各環形振盪器電路的振盪動作。結果，確認到任一環形振盪器電路均具有同等的電路特性。 [產業上之可利用性]
如上所述，本發明中半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法適合於可抑制互補型電路的晶片面積及製造成本的增大的半導體裝置及使用該半導體裝置的無線通信裝置及感測器控制裝置的實現。
10、100、100A、100B‧‧‧基材 11、101～108‧‧‧半導體裝置 20‧‧‧n型FET 30‧‧‧p型FET 50‧‧‧n型改質聚合物 110～112、114‧‧‧第一區域 113‧‧‧規定區域 120～122‧‧‧第二區域 130、131‧‧‧第三區域 200～206、300～302‧‧‧FET 210、310‧‧‧源極電極 220、320‧‧‧汲極電極 230、330‧‧‧閘極電極 250、350‧‧‧閘極絕緣層 270、370‧‧‧半導體層 500、510～514、550‧‧‧第二絕緣層 520、521‧‧‧第三絕緣層 560‧‧‧外塗層 600‧‧‧反相器 601‧‧‧時脈產生電路 602‧‧‧FET 603‧‧‧電容器 611、612、613、631‧‧‧反相器 632‧‧‧環形振盪器 640‧‧‧D型正反器 641‧‧‧配線 642‧‧‧分頻電路 700‧‧‧無線通信裝置 701‧‧‧天線 702‧‧‧整流電路 703‧‧‧電源生成部 704‧‧‧邏輯電路 705‧‧‧存儲器電路 706‧‧‧輸出部 D、Q、QB、CLK‧‧‧端子 L1、L2‧‧‧元件間距離
圖1是示意性地表示本發明的實施形態1的半導體裝置的一構成例的概略平面圖。 圖2是表示圖1所示的半導體裝置的A-B線剖面的構成例的概略剖面圖。 圖3是示意性地表示本發明的實施形態2的半導體裝置的一構成例的概略平面圖。 圖4是表示應用有本發明的實施形態2的半導體裝置的電荷泵（Charge pump）電路的一構成例的示意電路圖。 圖5是示意性地表示本發明的實施形態3的半導體裝置的一構成例的概略平面圖。 圖6是示意性地表示本發明的實施形態4的半導體裝置的一構成例的概略平面圖。 圖7是示意性地表示本發明的實施形態5的半導體裝置的一構成例的概略平面圖。 圖8是示意性地表示本發明的實施形態6的半導體裝置的一構成例的概略平面圖。 圖9是表示本發明的半導體裝置的製造方法的一例的示意剖面圖。 圖10是表示具有本發明的半導體裝置的無線通信裝置的一構成例的示意方塊圖。 圖11是表示具有本發明的實施形態1的半導體裝置的環式振盪器（ring oscillator）的一構成例的示意平面圖。 圖12是表示具有本發明的實施形態1的半導體裝置的分頻電路的一構成例的示意平面圖。 圖13A是表示針對本發明而言的比較例的半導體裝置的一構成例的示意平面圖。 圖13B是表示本發明的實施例3的半導體裝置的一構成例的示意平面圖。 圖14是對先前技術中的半導體裝置進行例示的示意平面圖。
100‧‧‧基材
101‧‧‧半導體裝置
110‧‧‧第一區域
120‧‧‧第二區域
200、300‧‧‧FET
500‧‧‧第二絕緣層

Claims (19)

  1. 一種半導體裝置，其特徵在於，在基材上至少包含配置2個以上半導體元件的第一區域、及包含配置1個以上半導體元件的第二區域，其中， 所述第一區域的半導體元件在所述基材上包括： 所述第一區域的源極電極、所述第一區域的汲極電極、所述第一區域的閘極電極、與所述第一區域的源極電極及所述第一區域的汲極電極相接的所述第一區域的半導體層、及將所述第一區域的半導體層與所述第一區域的閘極電極絕緣的所述第一區域的閘極絕緣層；以及 在不同於所述第一區域的閘極絕緣層的位置與所述第一區域的半導體層相接的第二絕緣層， 所述第二區域的半導體元件在所述基材上包括： 所述第二區域的源極電極、所述第二區域的汲極電極、所述第二區域的閘極電極、與所述第二區域的源極電極及所述第二區域的汲極電極相接的所述第二區域的半導體層、及將所述第二區域的半導體層與所述第二區域的閘極電極絕緣的所述第二區域的閘極絕緣層， 所述第一區域的半導體元件的導電性因所述第二絕緣層而與所述第二區域的半導體元件的導電性不同， 所述第二絕緣層跨及所述第一區域的半導體元件的2個以上而連續地配置。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，在所述基材上更包含配置2個以上半導體元件的第三區域， 所述第三區域的半導體元件包括： 所述第三區域的源極電極、所述第三區域的汲極電極、所述第三區域的閘極電極、與所述第三區域的源極電極及所述第三區域的汲極電極相接的所述第三區域的半導體層、及將所述第三區域的半導體層與所述第三區域的閘極電極絕緣的所述第三區域的閘極絕緣層；以及 在不同於所述第三區域的閘極絕緣層的位置與所述第三區域的半導體層相接的第三絕緣層， 構成所述第二絕緣層的組成物與構成所述第三絕緣層的組成物互不相同。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述第二絕緣層在所述第一區域中以成為具有長短的形狀的方式配置有多個， 多個所述第二絕緣層的長邊方向分別為彼此相同的方向。
  4. 如申請專利範圍第2項所述的半導體裝置，其中所述第二絕緣層及所述第三絕緣層分別以成為具有長短的形狀的方式配置， 所述第二絕緣層的長邊方向與所述第三絕緣層的長邊方向為彼此相同的方向。
  5. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述基材上的半導體層含有選自碳奈米管、碳奈米卷、富勒烯、石墨烯、奈米金剛石之中的任一種以上的半導體材料。
  6. 如申請專利範圍第5項所述的半導體裝置，其中所述基材上的半導體層含有碳奈米管。
  7. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第二絕緣層含有具有選自氮原子及磷原子之中的任一種以上的原子的供電子性化合物。
  8. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的臨限值電壓的不同。
  9. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的導電型的不同。
  10. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於周圍溫度而言的導電性的不同。
  11. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於周圍濕度而言的導電性的不同。
  12. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於入射光波長而言的導電性的不同。
  13. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於入射光量而言的導電性的不同。
  14. 如申請專利範圍第1項至第4項中任一項所述的半導體裝置，其中，所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是相對於氧含量而言的導電性的不同。
  15. 如申請專利範圍第2項或第4項所述的半導體裝置，其中，所述第三區域的半導體元件的導電性因所述第三絕緣層而與所述第二區域的半導體元件的導電性不同， 所述第一區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的導電型的不同， 所述第三區域的半導體元件與所述第二區域的半導體元件的導電性的不同是電晶體的臨限值電壓的不同。
  16. 一種半導體裝置的製造方法，其特徵在於，製造如申請專利範圍第1項至第15項中任一項所述的半導體裝置，其中，包括： 塗佈步驟，將用於形成所述第二絕緣層的組成物塗佈為跨及所述第一區域的半導體元件的2個以上而連續。
  17. 如申請專利範圍第16項所述的半導體裝置的製造方法，其中，所述塗佈步驟是藉由噴墨方式、噴嘴塗佈方式、網版印刷方式、平版印刷方式或滴鑄塗佈方式中的任一種來塗佈所述組成物，形成所述第二絕緣層。
  18. 一種無線通信裝置，其特徵在於，包括如申請專利範圍第1項至第15項中任一項所述的半導體裝置。
  19. 一種感測器控制裝置，其特徵在於，包括如申請專利範圍第1項至第15項中任一項所述的半導體裝置。
TW108126032A 2018-07-31 2019-07-23 半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法 TW202008599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018143169 2018-07-31
JP2018-143169 2018-07-31

Publications (1)

Publication Number Publication Date
TW202008599A true TW202008599A (zh) 2020-02-16

Family

ID=69230766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126032A TW202008599A (zh) 2018-07-31 2019-07-23 半導體裝置、無線通信裝置、感測器控制裝置及半導體裝置的製造方法

Country Status (3)

Country Link
JP (1) JP7354838B2 (zh)
TW (1) TW202008599A (zh)
WO (1) WO2020026786A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003078652A2 (en) 2002-03-15 2003-09-25 Nanomix, Inc. Modification of selectivity for sensing for nanostructure device arrays
CN1784788A (zh) * 2003-12-08 2006-06-07 松下电器产业株式会社 场效应晶体管、电气元件阵列以及它们的制造方法
CN100505264C (zh) 2007-09-14 2009-06-24 北京大学 一种基于半导体纳米材料的cmos电路及其制备
JP5470763B2 (ja) * 2008-07-10 2014-04-16 東レ株式会社 カーボンナノチューブ分散溶液、有機半導体コンポジット溶液、有機半導体薄膜ならびに有機電界効果型トランジスタ
CN102576507B (zh) 2009-09-28 2015-08-05 凸版印刷株式会社 有源矩阵基板及其制造方法和图像显示装置
KR102097568B1 (ko) * 2016-06-06 2020-04-06 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치

Also Published As

Publication number Publication date
JP7354838B2 (ja) 2023-10-03
JPWO2020026786A1 (ja) 2021-07-01
WO2020026786A1 (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
JP4204870B2 (ja) 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法
KR100649189B1 (ko) 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
US7652339B2 (en) Ambipolar transistor design
KR102097568B1 (ko) 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
JP2005167164A (ja) トランジスタ及びその作製方法
JP7230509B2 (ja) 集積回路およびその製造方法ならびにそれを用いた無線通信装置
JP7354838B2 (ja) 半導体装置、無線通信装置、センサー制御装置、および半導体装置の製造方法
CN104425624B (zh) 电子器件、图像显示装置和用于构成图像显示装置的基板
US20080032440A1 (en) Organic semiconductor device and method of fabricating the same
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP7467976B2 (ja) 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置
JP2011108992A (ja) 半導体装置の製造方法、表示装置の製造方法、転写基板
KR101510898B1 (ko) 유기박막 트랜지스터
KR100751382B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 전계 발광디스플레이 장치
JP2021129107A (ja) 半導体装置およびその製造方法
Uno Organic Field Effect Transistors Integrated Circuits
JP2014183265A (ja) 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
KR20120101900A (ko) 유기 박막 트랜지스터 제조 방법, 이에 의해 제조된 박막 트랜지스터, 이를 포함하는 표시 소자 및 표시 소자로 형성된 표시용 전자기기
KR20110112105A (ko) 유기 박막트랜지스터의 전극 형성 방법, 이에 의해 형성된 유기박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자를 포함하는 표시용 전자기기