TW201830863A - 電源啟動控制電路以及輸入/出控制電路 - Google Patents
電源啟動控制電路以及輸入/出控制電路 Download PDFInfo
- Publication number
- TW201830863A TW201830863A TW106104366A TW106104366A TW201830863A TW 201830863 A TW201830863 A TW 201830863A TW 106104366 A TW106104366 A TW 106104366A TW 106104366 A TW106104366 A TW 106104366A TW 201830863 A TW201830863 A TW 201830863A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- voltage
- coupled
- control signal
- control
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
一種電源啟動控制電路,用以產生第一控制信號來控制輸出級電路,其包括第一與第二電源端、開關電路、反向器鏈電路、以及電容器。開關電路具有接收第一控制信號的控制端、耦接第二電源端的輸入端、以及耦接第一節點的輸出端。反向器鏈電路耦接第一電源端,且具有耦接第一節點的輸入端,用以產生第一控制信號。電容器耦接於第一節點與接地端之間。當第一電源端接收第一電壓而第二電源端尚未接收到第二電壓時,開關電路根據第一控制信號而導通。當第一電源端接收第一電壓且第二電源端接收第二電壓時,開關電路根據第一控制信號而關閉。
Description
本發明係有關於一種電源啟動控制電路,特別是有關於一種具有較低漏電流的電源啟動控制電路。
在一些積體電路中,其輸出端電路可能同時由兩個不同的電壓來供電。舉例來說,耦接一輸入/出墊的輸出級電路由電壓3.3V來供電,而用來控制輸出級初端電路的控制電路由電壓1.8V來供電。當電壓3.3V已被提供而電壓1.8V尚未被提供時,由於控制電路不動作而使得輸出級電路的輸入端處於浮接狀態,這導致在輸出級電路中具有一漏電流。為了解決輸出級電路的漏電流,則利用電源啟動電路來截斷此漏電流的路徑。然而,一般的電源啟動電路在電壓3.3V與1.8V皆已被提供的情況下,也會有漏電流的產生,造成不必要的功率消耗。
本發明提供一種電源啟動控制電路,用以產生第一控制信號來控制輸出級電路。電源啟動控制電路包括第一電源端、第二電源端、開關電路、反向器鏈電路、以及電容器。第一電源端用以接收第一電壓。第二電源端用以接收第二電壓。開關電路具有接收第一控制信號的控制端、耦接第二電源端的輸入端、以及耦接第一節點的輸出端。反向器鏈電路耦接 第一電源端,且具有耦接第一節點的輸入端,用以產生第一控制信號。電容器耦接於第一節點與接地端之間。當第一電源端接收第一電壓而第二電源端尚未接收到第二電壓時,開關電路根據第一控制信號而導通。當第一電源端接收第一電壓且第二電源端接收第二電壓時,開關電路根據第一控制信號而關閉。
本發明又提供一種輸入/出控制電路,耦接輸入/出接墊。輸入/出控制電路包括第一電源端、第二電源端、輸出級電路、以及電源啟動控制電路。第一電源端用以接收第一電壓。第二電源端用以接收第二電壓。輸出級電路耦接輸入/出接墊以及第一電源端,且受控於第一控制信號。電源啟動控制電路耦接輸出級電路,用以產生第一控制信號。電源啟動控制電路包括開關電路、反向器鏈電路、以及電容器。開關電路具有接收第一控制信號的控制端、耦接第二電源端的輸入端、以及耦接第一節點的輸出端。反向器鏈電路耦接第一電源端,且具有耦接第一節點的輸入端,用以產生第一控制信號。電容器耦接於第一節點與接地端之間。當該第一電源端接收第一電壓而第二電源端尚未接收到第二電壓時,開關電路根據第一控制信號而導通。當第一電源端接收第一電壓且第二電源端接收第二電壓時,開關電路根據該第一控制信號而關閉。
1‧‧‧輸入/出控制電路
10‧‧‧電源啟動控制電路
11‧‧‧輸出級電路
12‧‧‧閘極控制電路
13、14‧‧‧電源端
20…22‧‧‧反向電路
23‧‧‧NMOS電晶體
24‧‧‧緩衝電路
25‧‧‧PMOS電晶體
30、40‧‧‧傳輸閘
100‧‧‧開關電路
101‧‧‧電阻器
102‧‧‧電容器
103‧‧‧反向器鏈電路
104‧‧‧回授電路
110、112‧‧‧PMOS電晶體
111、113‧‧‧NMOS電晶體
200、210、220‧‧‧PMOS電晶體
201、211、221‧‧‧NMOS電晶體
240、242‧‧‧NMOS電晶體
241、243‧‧‧PMOS電晶體
300、400‧‧‧PMOS電晶體
301、401‧‧‧NMOS電晶體
GND‧‧‧接地端
N10…N13、N20…N23‧‧‧節點
PAD‧‧‧輸入/出墊
POC0…POC3‧‧‧控制信號
第1圖表示根據本發明一實施例的輸入/出控制電路。
第2A圖表示根據本發明另一實施例的輸入/出控制電路。
第2B圖表示第2A圖的輸入/出控制電路操作在電源啟動控 制階段的示意圖。
第2C圖表示第2A圖的輸入/出控制電路操作在穩定階段的示意圖。
第3圖表示根據本發明另一實施例的輸入/出控制電路。
第4圖表示根據本發明又一實施例的輸入/出控制電路。
第5圖表示根據本發明一實施例的輸入/出控制電路。
第6圖表示根據本發明另一實施例的輸入/出控制電路。
第7圖表示根據本發明又一實施例的輸入/出控制電路。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下。
第1圖是表示根據本發明一實施例的輸入/出控制電路。參閱第1圖,輸入/出控制電路1屬於一積體電路的輸出端電路的一部分,且耦接此積體電路的一輸入/出墊PAD。輸入/出控制電路1包括電源啟動控制電路10、輸出級電路11、以及閘極控制電路12。電源啟動控制電路10包括開關電路100、電阻器101、電容器102、反向器鏈電路103、以及回授電路104。輸出級電路11包括P型金氧半(p-type metal-oxide-semiconductor,PMOS)電晶體110與112以及N型金氧半(N-type metal-oxide-semiconductor,NMOS)電晶體111與113。開關電路100的控制端接收一控制信號POC2,其輸入端耦接電源端13,其輸出端耦接節點N10。開關電路100的導通/關閉狀態是由控制信號POC2所控制。電阻器101耦接於節點N10與N11 之間。電容器102耦接於節點N11與接地端GND之間。反向器鏈電路103耦接於電源端14與接地端GND,且具有複數個串接的反向器。反向器鏈電路103的輸入端耦接節點N10,且根據節點N10上的電壓來產生互為反向的控制信號POC2與POC3。回授電路104耦接於反向器鏈電路103與節點N11之間,其可根據控制信號POC2來改變節點N11上控制信號POC0的電壓位準。
PMOS電晶體110的閘極接收控制信號POC2,其源極耦接電壓端14,且其汲極耦接節點N12。NMOS電晶體111的閘極接收控制信號POC3,其汲極耦接節點N13,且其源極耦接接地端GND。PMOS電晶體112的閘極耦接節點N12,其源極耦接電壓端14,且其汲極耦接輸入/出墊PAD。NMOS電晶體113的閘極耦接節點N13,其汲極耦接輸入/出墊PAD,且其源極耦接接地端GND。閘極控制電路12耦接電源端13與電源端14。閘極控制電路12也耦接節點N12與N13,其可分別提供閘極控制信號至PMOS電晶體112的閘極與NMOS電晶體114的閘極。
電源端13與14係用來接收不同的電壓。舉例來說,電源端13係用來接收1.8伏(V)的電壓,而電源端14係用來接收3.3V的電壓。在一些情況下,電源端14已接收到3.3V電壓,但是電源端13尚未接收到1.8V電壓。舉例來說,1.8V電壓係由一電壓轉換器對3.3V電壓進行降壓後所產生。因此,電源端13會比電源端14接收到電壓。在本發明實施例中,當電源端14接收到3.3V電壓而電源端13尚未接收到1.8V電壓(即電源端13具有0V)時,輸入/出控制電路1操作在一電源啟動控制階段。在輸入/出控制電路1進入電源啟動控制階段的瞬間,節點N11上的控 制信號POC0的電壓位準為0V,且反向器鏈電路103根據節點N11上的控制信號POC0(0V)產生具有0V電壓位準的控制信號POC2以及具有3.3V電壓位準的控制信號POC3。因此可知,控制信號POC2具有低電壓位準,而控制信號POC3具有高電壓位準,也就是,控制信號POC2與POC3的電壓位準互為反向。此時,開關電路100根據具有0V電壓位準的控制信號POC2而導通。PMOS電晶體110以及NMOS電晶體11N1分別根據控制信號POC2與POC3而導通。因此,節點N12與N13分別具有3.3V電壓與0V電壓,以分別關閉PMOS電晶體112與NMOS電晶體113。此外,由於電源端13尚未接收到1.8V電壓使得閘極控制電路12不操作,因此PMOS電晶體112與NMOS電晶體113導通/關閉狀態不受閘極控制電路12的控制。如此一來,在電源啟動控制階段中,由於PMOS電晶體112與NMOS電晶體113皆關閉,在輸出級電路11中介於電源端14與接地端GND的漏電流路徑則被截斷,避免了驅動漏電流的產生。此外,在電源啟動控制階段,回授電路104不根據控制信號POC2來改變節點N11上的電壓位準。
當電源端14接收到3.3V電壓且電源端13也接收到1.8V電壓時,輸入/出控制電路1操作在一穩定階段。在輸入/出控制電路1由電源啟動控制階段進入穩定階段的瞬間,控制信號POC2仍為0V,且開關電路100根據控制信號POC2而導通。此時,節點N11上控制信號POC0的電壓位準變為1.8V,且反向器鏈電路103根據節點N11上的控制信號POC0(1.8V)來產生電壓位準為3.3V的控制信號POC2以及電壓位準為1.8V的控制信 號POC3。因此可知,控制信號POC2具有高電壓位準,而控制信號POC3具有低電壓位準。此時,具有3.3V電壓位準的控制信號POC2關閉了開關電路100,且回授電路104提供回授路徑以根據控制信號POC2來改變節點N11上控制信號POC0的電壓位準使其變為控制信號POC2的電壓位準,即3.3V。由於控制信號POC0的電壓位準由1.8V變為3.3V,反向器鏈電路103的輸入端也處於3.3V,藉此截斷反向器鏈電路103中介於電源端14與接地端GND之間的漏電流路徑。此外,在穩定階段中,PMOS電晶體110以及NMOS電晶體111分別根據控制信號POC2與POC3而關閉。此時,由於閘極控制器12透過電源端13由1.8V供電且透過電源端14由3.3V供電而操作,PMOS電晶體112與NMOS電晶體113導通/關閉狀態則由閘極控制電路12來控制。
根據上述,在電源啟動控制階段與穩定階段中,透過截斷漏電流路徑來避免漏電流的產生,藉此減少不必要的功率消耗。以下將透過各種實施例來詳細說明本案輸入/出控制電路1的操作。
第2A圖係表示根據本發明另一實施例的輸入/出控制電路。參閱第2A圖,開關電路100包括PMOS電晶體25。PMOS電晶體24的閘極耦接開關電路100的控制端以接收控制信號POC2,其汲極耦接開關電路100的輸入端(即耦接電源端13),且其源極耦接開關電路100的輸出端(即耦接節點N10)。PMOS電晶體24的井區耦接電源端14。反向器鏈電路103包括反向電路20~22以及NMOS電晶體23。反向電路20包括PMOS電晶體200以及NMOS電晶體201。反向電路21包括PMOS電晶體210以及 NMOS電晶體211。反向電路22包括PMOS電晶體220以及NMOS電晶體221。PMOS電晶體200的閘極耦接反向器鏈電路103的輸入端(即,耦接節點N11),其源極耦接電源端14,且其汲極端耦接節點N20。NMOS電晶體201的閘極耦接反向器鏈電路103的輸入端(即,耦接節點N11),其汲極耦接節點N20,且其源極耦接接地端GND。根據反向電路20的架構可知,節點N11可作為反向電路20的輸入端,而節點20可作為反向電路20的輸出端。NMOS電晶體23的閘極耦接節點N20,且其汲極耦接電源端14,且其源極耦接接地端GND。PMOS電晶體210的閘極耦接節點N20,其源極耦接電源端14,且其汲極端耦接節點N21。NMOS電晶體211的閘極耦接節點N20,其汲極耦接節點N21,且其源極耦接接地端GND。根據反向電路21的架構可知,節點N20可作為反向電路21的輸入端,而節點21可作為反向電路21的輸出端。PMOS電晶體220的閘極耦接節點N21,其源極耦接電源端14,且其汲極端耦接節點N22。NMOS電晶體221的閘極耦接節點N21,其汲極耦接節點N22,且其源極耦接接地端GND。根據反向電路22的架構可知,節點N21可作為反向電路22的輸入端,而節點22可作為反向電路22的輸出端。反向器鏈電路103於節點N20上產生控制信號POC1,於節點N21上產生控制信號POC2,且於節點N22上產生控制信號POC3。NMOS電晶體23係用於當發生靜電放電事件時,用來提供一靜電放電路徑。
參與2A圖,回授電路104包括緩衝電路24。緩衝電路24的輸入端耦接於節點N21,且其輸出端耦接節點N11。緩衝電路24透過節點N21接收控制信號POC2,以將其緩衝至節點 N11,藉此控制控制信號POC0的電壓位準。緩衝電路24包括NMOS電晶體240與242以及PMOS電晶體241與243。PMOS電晶體241的閘極耦接緩衝電路24的輸入端,其源極耦接電源端14,且其汲極端耦接節點N23。NMOS電晶體240的閘極耦接緩衝電路24的輸入端,其汲極耦接節點N23,且其源極耦接接地端GND。PMOS電晶體243的閘極耦接節點N23,其源極耦接電源端14,且其汲極端耦接緩衝電路24的輸出端。NMOS電晶體242的閘極耦接節點N23,其汲極耦接緩衝電路23的輸出端,且其源極耦接接地端GND。NMOS電晶體240與242以及PMOS電晶體241與243共同操作來對節點N23上的電壓或信號進行緩衝。以下將說明第2A圖實施例中輸入/出控制電路的詳細操作。
參閱第2B圖,當電源端14接收到3.3V電壓而電源端13尚未接收到1.8V電壓(即電源端13具有0V)時,輸入/出控制電路1操作在電源啟動控制階段。在輸入/出控制電路1進入電源啟動控制階段的瞬間,節點N11上的控制信號POC0的電壓位準為0V。透過反向電路20~22執行的反向操作,反向電路20於節點N20上產生具有3.3V電壓位準的控制信號POC1,反向電路21於節點N21上產生具有0V電壓位準的控制信號POC2,且反向電路22於節點N22上產生具有3.3V電壓位準的控制信號POC3。此時,PMOS電晶體25根據具有0V電壓位準的控制信號POC2而導通,以使節點N11上的控制信號POC0的電壓位準維持在0V。PMOS電晶體110以及NMOS電晶體111分別根據控制信號POC2與POC3而導通。此時,節點N12與N13分別具有3.3V電壓與0V電壓,以分別關閉PMOS電晶體112與NMOS電晶體113。此外, 由於電源端13尚未接收到1.8V電壓使得閘極控制電路12不操作,因此PMOS電晶體112與NMOS電晶體113的導通/關閉狀態在電源啟動控制階段中不受閘極控制電路12的控制。如此一來,在電源啟動控制階段中,由於PMOS電晶體112與NMOS電晶體113皆關閉,在輸出級電路11中介於電源端14與接地端GND的漏電流路徑則被截斷,避免了驅動漏電流的產生。
此外,參閱第2B圖,在電源啟動控制階段,回授電路104的緩衝電路24接收0V電壓位準的控制信號POC2。透過緩衝電路24的緩衝操作,緩衝電路24的輸出端也維持在0V的電壓位準。因此可知,節點N11上的控制信號POC0仍維持在0V。換句話說,回授電路104不改變節點N11上的電壓位準。
參閱第2C圖,當電源端14接收到3.3V電壓且電源端13也接收到1.8V電壓時,輸入/出控制電路1操作在一穩定階段。在輸入/出控制電路1由電源啟動控制階段進入穩定階段的瞬間,控制信號POC2仍為0V,且PMOS電晶體25根據具有0V電壓位準的控制信號POC2而持續導通。此時,節點N11上控制信號POC0的電壓位準變為1.8V。透過反向電路20~22執行的反向操作,反向電路20於節點N20上產生具有0V電壓位準的控制信號POC1,反向電路21於節點N21上產生具有3.3V電壓位準的控制信號POC2,且反向電路22於節點N22上產生具有0V電壓位準的控制信號POC3。因此可得知,在輸入/出控制電路1由電源啟動控制階段進入穩定階段的瞬間,由於PMOS電晶體200的閘極的電壓為1.8V而其源極的電壓為3.3V,PMOS電晶體200無法完全地關閉,導致在一漏電流路徑形成於電源端14與接地端GND 之間且通過電晶體200與201。PMOS電晶體25根據具有3.3V電壓位準的控制信號POC2而關閉。在本發明實施例中,透過回授電路104的操作,可截斷上述的漏電流路徑,說明書如下。參閱第4C圖,回授電路104的緩衝電路24接收3.3V電壓位準的控制信號POC2。透過緩衝電路24的緩衝操作,節點N11的電壓位準由1.8V提高至3.3V。換句話說,在穩定階段,回授電路104此時提供了一回授路徑,以根據控制信號POC2來改變節點N11上控制信號POC0的電壓位準使其變為控制信號POC2的電壓位準,即3.3V。由於PMOS電晶體200的閘極與源極的的電壓都為3.3V,因此PMOS電晶體200關閉,藉以截斷介於電源端14與接地端GND之間且通過電晶體200與201的漏電流路徑。
此外,參閱第2C圖,在穩定階段中,PMOS電晶體110以及NMOS電晶體111分別根據控制信號POC2與POC3而關閉。由於閘極控制器12在穩定階段中透過電源端13由1.8V供電且由透過電源端14由3.3V供電而操作,PMOS電晶體112與NMOS電晶體113導通/關閉狀態則由閘極控制電路12來控制。
根據上述,藉由電源啟動控制電路10的操作,不僅可截斷在電源啟動階段在輸出級電路11的漏電流路徑,也可在穩定階段中截斷在反向器鏈電路103中的漏電流路徑,藉此減少不必要的功率消耗。
在第2A-2C圖的實施例中,回授電路104僅包括緩衝電路24。在其他實施例中,回授電路104還可包括一傳輸閘,其至少受控於控制信號POC2。在一實施例中,參閱第3圖,回授電路104還包括傳輸閘30,其耦接於緩衝電路24的輸出端與 節點N11之間。傳輸閘30包括PMOS電晶體300與NMOS電晶體301。PMOS電晶體300的閘極接收控制信號POC3,其源極耦接緩衝電路24的輸出端(即耦接電晶體242與243的源極),且其汲極耦接節點N11。NMOS電晶體301的閘極接收控制信號POC2,其汲極耦接緩衝電路24的輸出端(即耦接電晶體242與243的源極),且其源極耦接耦接節點N11。在第3圖的實施例中,具有與第2A-2C圖的實施例中相同符號的電路與元件在電源啟動控制階段與穩定階段的操作如同上述的第2A-2C的實施例,在此將省略敘述。下文僅說明傳輸閘30的操作。在電源啟動控制階段,PMOS電晶體300與NMOS電晶體301分別根據具有3.3V電壓位準的控制信號POC3與具有0V電壓位準的控制信號POC2而關閉。因此,回授電路104不提供介於節點N21與N11之間的回授路徑,如此一來,回授電路104不根據控制信號POC2來改變節點N11上的電壓位準。在穩定階段,PMOS電晶體300與NMOS電晶體301分別根據具有0V電壓位準的控制信號POC3與具有3.3V電壓位準的控制信號POC2而導通。因此,回授電路104提供了介於節點N21與N11之間的回授路徑,以根據控制信號POC2來改變節點N11上控制信號POC0的電壓位準使其變為控制信號POC2的電壓位準,即3.3V。
在另一實施例中,參閱第4圖,回授電路104還包括傳輸閘40,其耦接於節點21與緩衝電路24的輸入端之間。傳輸閘40包括PMOS電晶體400與NMOS電晶體401。PMOS電晶體400的閘極接收控制信號POC3,其源極耦接節點N21,且其汲極耦接緩衝電路24的輸入端(即耦接電晶體240與241的閘極)。NMOS 電晶體401的閘極接收控制信號POC2,其汲極耦接節點N21,且其源極耦接緩衝電路24的輸入端(即耦接電晶體240與241的閘極)。在第4圖的實施例中,具有與第2A-2C圖的實施例中相同符號的電路與元件在電源啟動控制階段與穩定階段的操作如同上述的第2A-2C的實施例,在此將省略敘述。下文僅說明傳輸閘40的操作。在電源啟動控制階段,PMOS電晶體400與NMOS電晶體401分別根據具有3.3V電壓位準的控制信號POC3與具有0V電壓位準的控制信號POC2而關閉。因此,回授電路104不提供介於節點N21與N11之間的回授路徑,如此一來,回授電路104不根據控制信號POC2來改變節點N11上的電壓位準。在穩定階段,PMOS電晶體400與NMOS電晶體401分別根據具有0V電壓位準的控制信號POC3與具有3.3V電壓位準的控制信號POC2而導通。因此,回授電路104提供了介於節點N21與N11之間的回授路徑,以根據控制信號POC2來改變節點N11上控制信號POC0的電壓位準使其變為控制信號POC2的電壓位準,即3.3V。
在上述的第2A、3、與4圖的實施例中,電源啟動控制電路10包括電阻器101。在其他實施例中,電源啟動控制電路10不具有第2A、3、與4圖的實施例中電阻器101,而以開關電路100的PMOS電晶體25所提供電阻來做為第2A、3、與4圖的實施例中的電阻器101。參閱第5圖,與第2A圖的實施例比較起來,電源啟動控制電路10不具有第2A圖的實施例中電阻器101。參閱第6圖,與第3圖的實施例比較起來,電源啟動控制電路10不具有第3圖的實施例中電阻器101。參閱第7圖,與第4圖的實施例比較起來,電源啟動控制電路10不具有第4圖的實 施例中電阻器101。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (30)
- 一種電源啟動控制電路,用以產生一第一控制信號來控制一輸出級電路,包括:一第一電源端,用以接收一第一電壓;一第二電源端,用以接收一第二電壓;一開關電路,具有接收該第一控制信號的控制端、耦接該第二電源端的輸入端、以及耦接一第一節點的輸出端;一反向器鏈電路,耦接該第一電源端,且具有耦接該第一節點的輸入端,用以產生該第一控制信號;以及一電容器,耦接於該第一節點與一接地端之間;其中,當該第一電源端接收該第一電壓而該第二電源端尚未接收到該第二電壓時,該開關電路根據該第一控制信號而導通;以及其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該開關電路根據該第一控制信號而關閉。
- 如申請專利範圍第1項所述之電源啟動控制電路,其中,該第一電壓相異於該第二電壓。
- 如申請專利範圍第2項所述之電源啟動控制電路,其中,該第一電壓高於該第二電壓。
- 如申請專利範圍第1項所述之電源啟動控制電路,其中,該開關電路包括一P型電晶體,該P型電晶體的井區耦接該第一電源端,且該P型電晶體的閘極、源極、與汲極分別耦接該開關電路的控制端、輸入端、與輸出端。
- 如申請專利範圍第1項所述之電源啟動控制電路,更包括: 一回授電路,耦接該反向器鏈電路與該第一節點,且接收該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該回授電路根據該第一控制信號來改變該第一節點上的電壓位準,且該反向器鏈電路根據該第一節點上改變後的電壓位準來截斷一漏電流路徑。
- 如申請專利範圍第5項所述之電源啟動控制電路,其中,該回授電路包括:一緩衝電路,耦接該第一電源端,具有耦接該反向器鏈電路以接收該第一控制信號的輸入端以及耦接該第一節點的輸出端;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該第一節點上的電壓位準等於該第一控制信號的電壓位準。
- 如申請專利範圍第6項所述之電源啟動控制電路,其中,該回授電路更包括:一傳輸閘,耦接於該緩衝電路的輸出端與該第一節點之間,且受控於該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該傳輸閘導通。
- 如申請專利範圍第7項所述之電源啟動控制電路,其中,當該第一電源端接收該第一電壓且該第二電源端尚未接收到該第二電壓時,該傳輸閘關閉。
- 如申請專利範圍第6項所述之電源啟動控制電路,其中,該回 授電路更包括:一傳輸閘,耦接於該反向器鏈電路與該緩衝電路的輸入端之間,且受控於該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該傳輸閘導通。
- 如申請專利範圍第9項所述之電源啟動控制電路,其中,當該第一電源端接收該第一電壓且該第二電源端尚未接收到該第二電壓時,該傳輸閘關閉。
- 如申請專利範圍第1項所述之電源啟動控制電路,其中,該反向器鏈電路包括串接的一第一反向電路以及一第二反向電路;以及其中,該第一反向電路的輸入端耦接該第一節點,且該第二反向電路的輸出端產生該第一控制信號。
- 如申請專利範圍第11項所述之電源啟動控制電路,其中,該反向器鏈電路更包括一第三反向電路,耦接該第二反向電路的輸出端,該第三反向電路的輸出端產生一第二控制信號以控制該輸出級電路,且該第一控制信號與該第二控制信號互為反向。
- 如申請專利範圍第12項所述之電源啟動控制電路,更包括:一回授電路,耦接該反向器鏈電路與該第一節點,且接收該第一控制信號與該第二控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該回授電路受控於該第一控制信號與該第二控制信號以根據該第一控制信號來改變該第一節點上 的電壓位準,且該反向器鏈電路根據該第一節點上改變後的電壓位準來截斷一漏電流路徑。
- 如申請專利範圍第1項所述之電源啟動控制電路,更包括:一電阻器,耦接於該開關電路與該第一節點之間。
- 一種輸入/出控制電路,耦接一輸入/出接墊,包括:一第一電源端,用以接收一第一電壓;一第二電源端,用以接收一第二電壓;一輸出級電路,耦接該輸入/出接墊以及該第一電源端,且受控於一第一控制信號;以及一電源啟動控制電路,耦接該輸出級電路,用以產生該第一控制信號,包括:一開關電路,具有接收該第一控制信號的控制電極、耦接該第二電源端的輸入端、以及耦接一第一節點的輸出端;一反向器鏈電路,耦接該第一電源端,且具有耦接該第一節點的輸入端,用以產生該第一控制信號;以及一電容器,耦接於該第一節點與一接地端之間;其中,當該第一電源端接收該第一電壓而該第二電源端尚未接收到該第二電壓時,該開關電路根據該第一控制信號而導通;以及其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該開關電路根據該第一控制信號而關閉。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,該第一電壓相異於該第二電壓。
- 如申請專利範圍第16項所述之輸入/出控制電路,其中,該 第一電壓高於該第二電壓。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,該開關電路包括一P型電晶體,該P型電晶體的井區耦接該第一電源端,且該P型電晶體的閘極、源極、與汲極分別耦接該開關電路的控制端、輸入端、與輸出端。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,該電源啟動控制電路,更包括:一回授電路,耦接該反向器鏈電路與該第一節點,且接收該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該回授電路根據該第一控制信號來改變該第一節點上的電壓位準,且該反向器鏈電路根據該第一節點上改變後的電壓位準來截斷一漏電流路徑。
- 如申請專利範圍第19項所述之輸入/出控制電路,其中,該回授電路包括:一緩衝電路,耦接該第一電源端,具有耦接該反向器鏈電路以接收該第一控制信號的輸入端以及耦接該第一節點的輸出端;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該第一節點上的電壓位準等於該第一控制信號的電壓位準。
- 如申請專利範圍第20項所述之輸入/出控制電路,其中,該回授電路更包括: 一傳輸閘,耦接於該緩衝電路的輸出端與該第一節點之間,且受控於該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該傳輸閘導通。
- 如申請專利範圍第21項所述之輸入/出控制電路,其中,當該第一電源端接收該第一電壓且該第二電源端尚未接收到該第二電壓時,該傳輸閘關閉。
- 如申請專利範圍第20項所述之輸入/出控制電路,其中,該回授電路更包括:一傳輸閘,耦接於該反向器鏈電路與該緩衝電路的輸入端之間,且受控於該第一控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該傳輸閘導通。
- 如申請專利範圍第23項所述之輸入/出控制電路,其中,當該第一電源端接收該第一電壓且該第二電源端尚未接收到該第二電壓時,該傳輸閘關閉。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,該反向器鏈電路包括串接的一第一反向電路以及一第二反向電路;以及其中,該第一反向電路的輸入端耦接該第一節點,且該第二反向電路的輸出端產生該第一控制信號。
- 如申請專利範圍第25項所述之輸入/出控制電路,其中,該反向器鏈電路更包括一第三反向電路,且該第三反向電路耦接該第二反向電路的輸出端; 其中,該第三反向電路級的輸出端產生一第二控制信號,且該第一控制信號與該第二控制信號互為反向;以及其中,該輸出級電路更受控於該第二控制電路。
- 如申請專利範圍第26項所述之輸入/出控制電路,更包括:一回授電路,耦接該反向器鏈電路與該第一節點,且接收該第一控制信號與該第二控制信號;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該回授電路受控於該第一控制信號與該第二控制信號以根據該第一控制信號來改變該第一節點上的電壓位準,且該反向器鏈電路根據該第一節點上改變後的電壓位準來截斷一漏電流路徑。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,電源啟動控制電路更包括:一電阻器,耦接於該開關電路與該第一節點之間。
- 如申請專利範圍第15項所述之輸入/出控制電路,其中,該反向器鏈電路更產生一第二控制信號,且該第一控制信號與該第二控制信號互為反向;以及其中,該輸出級電路包括:一第一第一型電晶體,具有接收該第一控制信號的控制電極、耦接該第一電源端的輸入電極、以及耦接一第二節點的輸出電極;一第一第二型電晶體,具有接收該第二控制信號的控制電極、耦接一第三節點的輸入電極、以及耦接該接地端的輸出電極; 一第二第一型電晶體,具有耦接該第二節點的控制電極、耦接該第一電源端的輸入電極、以及耦接該輸入/出墊的輸出電極;以及一第二第二型電晶體,具有耦接該第三節點的控制電極、耦接該輸入/出墊的輸入電極、以及耦接該接地端的輸出電極。
- 如申請專利範圍第29項所述之輸入/出控制電路,更包括:一閘極控制電路,耦接該第二第一型電晶體的控制電極以及該第二第二型電晶體的控制電極,以及耦接該第二電源端;其中,當該第一電源端接收該第一電壓且該第二電源端接收該第二電壓時,該第一第一型電晶體與該第一第二型電晶體關閉,且該第二第一型電晶體以及該第二第二型電晶體由該閘極控制電路所控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106104366A TWI641219B (zh) | 2017-02-10 | 2017-02-10 | 電源啟動控制電路以及輸入/出控制電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106104366A TWI641219B (zh) | 2017-02-10 | 2017-02-10 | 電源啟動控制電路以及輸入/出控制電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201830863A true TW201830863A (zh) | 2018-08-16 |
TWI641219B TWI641219B (zh) | 2018-11-11 |
Family
ID=63960627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106104366A TWI641219B (zh) | 2017-02-10 | 2017-02-10 | 電源啟動控制電路以及輸入/出控制電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI641219B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI659618B (zh) * | 2017-08-29 | 2019-05-11 | 台灣積體電路製造股份有限公司 | 耦接至輸入輸出襯墊的電路以及防止突波的方法 |
CN112578890A (zh) * | 2019-09-29 | 2021-03-30 | 佛山市顺德区顺达电脑厂有限公司 | 可由远程控制节点电源的服务器装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100908550B1 (ko) * | 2006-10-31 | 2009-07-20 | 주식회사 하이닉스반도체 | 파워 온 리셋 회로 |
US8963590B2 (en) * | 2007-06-13 | 2015-02-24 | Honeywell International Inc. | Power cycling power on reset circuit for fuse initialization circuitry |
US8754679B2 (en) * | 2009-09-29 | 2014-06-17 | Texas Instruments Incorporated | Low current power-on reset circuit and method |
-
2017
- 2017-02-10 TW TW106104366A patent/TWI641219B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI659618B (zh) * | 2017-08-29 | 2019-05-11 | 台灣積體電路製造股份有限公司 | 耦接至輸入輸出襯墊的電路以及防止突波的方法 |
CN112578890A (zh) * | 2019-09-29 | 2021-03-30 | 佛山市顺德区顺达电脑厂有限公司 | 可由远程控制节点电源的服务器装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI641219B (zh) | 2018-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007026337A (ja) | 電圧レギュレータ | |
US11677400B2 (en) | Level shifter circuit and method of operating the same | |
JP2010010920A (ja) | 半導体集積回路 | |
JP2006311201A (ja) | バッファ回路 | |
TWI528718B (zh) | 輸出緩衝器 | |
TWI641219B (zh) | 電源啟動控制電路以及輸入/出控制電路 | |
US9660651B2 (en) | Level shift circuit | |
US7068074B2 (en) | Voltage level translator circuit | |
US10514742B2 (en) | Power down signal generating circuit | |
TW202040303A (zh) | 電壓調整電路 | |
JP7465200B2 (ja) | 遅延回路 | |
US11070206B2 (en) | Logic circuit | |
US9722579B1 (en) | Semiconductor device | |
US4996446A (en) | Semiconductor device having a reverse bias voltage generator | |
TWM576366U (zh) | 具輔助電路之位準轉換電路 | |
TWM565921U (zh) | 電壓位準移位器 | |
JP2000194432A (ja) | Cmosロジック用電源回路 | |
US11073856B2 (en) | Input circuit having hysteresis without power supply voltage dependence | |
KR100529385B1 (ko) | 내부 전압 발생 회로 | |
KR960009952B1 (ko) | 전원 인가시의 오동작 방지회로 | |
JP2009182572A (ja) | 電源回路 | |
KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
KR20010081400A (ko) | 내부전원을 사용하는 디램의 파워-업 회로 | |
JPH11326398A (ja) | 電圧検知回路 | |
KR920008258B1 (ko) | 파우어 업 검출(Power up Detection)회로 |