TW201935625A - 用於呈卷形式的電子封裝和其它應用的單分基板 - Google Patents

用於呈卷形式的電子封裝和其它應用的單分基板 Download PDF

Info

Publication number
TW201935625A
TW201935625A TW108103760A TW108103760A TW201935625A TW 201935625 A TW201935625 A TW 201935625A TW 108103760 A TW108103760 A TW 108103760A TW 108103760 A TW108103760 A TW 108103760A TW 201935625 A TW201935625 A TW 201935625A
Authority
TW
Taiwan
Prior art keywords
ceramic substrate
thickness
strip
carrier
roll
Prior art date
Application number
TW108103760A
Other languages
English (en)
Inventor
納加拉 山昔哈
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201935625A publication Critical patent/TW201935625A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

本揭露案的實施例係關於用於建立電子零件的條帶之方法。在方法中，提供陶瓷基板的帶體。陶瓷基板在第一外部表面及相對於第一外部表面的第二外部表面之間界定不超過200μm的厚度。施加導電層至陶瓷基板的第一外部表面或第二外部表面之至少一者。接著將陶瓷基板單一化成個別板材，且將個別板材層壓成聚合物載體的條帶。聚合物載體具有小於陶瓷基板的彎曲剛性的彎曲剛性。因此，提供一種電子零件之卷的實施例。

Description

用於呈卷形式的電子封裝和其它應用的單分基板
本申請案主張於2018年2月1日申請的美國臨時申請案第62/625,023號的優先權，此案的內容在此處整體回覆且併入作為參考。本揭露案大致係關於用於製作電子零件之方法，且更具體而言，關於生產卷對卷形式的電子零件條帶之方法。
具有聚合物基板的個別電子零件常常形成包含在晶圓上的大群組的一部分，通常具有在200mm至300mm之範圍中的尺寸。包含晶圓的電子零件的群組接著經切割成個別電子零件。在需要大量電子零件的應用中，電子零件附接至呈卷的條帶，而易於在消費者端配送。然而，由晶圓建造電子零件為批量處理，而將其附接至條帶大體為連續的處理。因為處理技術及速度的差異，常常發生整體處理上的中斷。
在一個態樣中，本揭露案的實施例關於一種用於建立電子零件的條帶之方法。在方法中，提供陶瓷基板的帶體。陶瓷基板在第一外部表面及相對於第一外部表面的第二外部表面之間界定不超過200μm的厚度。施加導電層至陶瓷基板的第一外部表面或第二外部表面之至少一者。接著將陶瓷基板單一化成個別板材，且將個別板材層壓成聚合物載體的條帶。聚合物載體具有小於陶瓷基板的彎曲剛性的彎曲剛性。
在另一態樣中，本揭露案的實施例關於電子零件的卷。條帶包括複數個電子零件，其中各個電子零件包括陶瓷基板。條帶亦包括聚合物載體之條帶。複數個電子零件黏著至聚合物載體之條帶的表面。各個陶瓷基板具有第一厚度及第一彎曲剛性，且聚合物載體的條帶具有第二厚度及第二彎曲剛性。第一厚度小於第二厚度，且第一彎曲剛性為第二彎曲剛性的至少五倍。
額外的特徵及優點將在以下詳細說明中提及，且部分將對本領域中技藝人士而言，由說明書或藉由執行說明書及其申請專利範圍以及隨附圖式所記載的實施例而為顯而易見的。
應理解以上概要說明及以下詳細說明僅為範例，且意圖提供概述或框架以理解申請專利範圍之本質及特徵。
包括隨附圖式以提供進一步理解，且併入且構成本說明書的部分。圖式說明一或更多實施例，且與說明書一起供以解釋各種實施例的原理及操作。
本揭露案的實施例係關於製備單一化的電子零件之條帶的方法。在特定實施例中，方法以卷對卷的方式實行。亦即，各個製作步驟以連續且一系列的步驟從原始材料的初始卷（例如，陶瓷基板的帶體）實行至附接至條帶且在捲筒上滾動的最終單一化的電子零件，此捲筒遞送至消費者。卷對卷製作方法具有對某些電子零件降低包裝成本的潛能，特別是傳統上利用聚合物基板的電子零件，例如印刷電路板。具體而言，卷對卷製作方法消除切劃以批量生產的電子零件的大晶圓的需要。此處提供方法的各種實施例及根據方法生產的電子零件。此等實施例僅以範例的方式呈現且並非為限制的方式。
為了介紹處理步驟，將首先說明固定在載體上的完成的電子零件。具體而言，第1圖描繪包括其上固定有數個板材14的載體12的條帶10。如此處所使用，「板材」代表單一化、薄的陶瓷材料。此等板材可包括沉積在陶瓷材料的一側或兩側的增添的功能，例如導電電路圖案、電阻、電容等等。一般而言，此等板材為小於200μm的厚度，具有小於100mm的長度，且具有小於100mm的寬度。由陶瓷基板16組成的板材14具有導電層18佈置於陶瓷基板16的頂部及/或底部側。在實施例中，導電層18使用以導電材料22填充的貫孔20連接。因此，在實施例中，在陶瓷基板16的頂部側上的導電層18與陶瓷基板16的底部側上的導電層18電氣連通。板材14以臨時黏著劑24附接至載體12。在某些實施例中，板材14以保護膜26覆蓋。
如第2圖中可見，其描繪條帶10的頂部視圖（而不具有保護膜26），板材14沿著載體12的長度L安排。在實施例中，長度L為數公尺或數百公尺。舉例而言，長度L可為至少10m的長度、至少50m的長度、或至少100m的長度，且進一步在實施例中，長度L可高達500m的長度。多個板材14亦可定位橫跨載體12的寬度W（如亦顯示於第1圖中）。在實施例中，寬度W為至少25mm寬，且在實施例中，寬度W為高達48mm寬、高達75mm寬、高達100mm寬、或高達150mm寬。在特定實施例中，載體12的寬度W為80mm寬。在載體12上的板材14彼此間隔開預定的量。在實施例中，間隔的預定的量為0.1mm。以一範例而言，具有25mm的寬度的載體12、具有1.2mm的長度及寬度的板材14、及板材14之間為0.1mm的間隔，條帶10將具有每公尺14,611個板材（橫跨寬度為19個板材×沿著長度為769個板材=14,611個板材）。因此，100m長的條帶10可保持1.46百萬個板材。
條帶10可保持的板材14的數量取決於板材14的尺寸。再者，尺寸取決於特定應用而可廣泛地改變，且因此板材14可以批量尺寸量化。在條帶10上，可作成記號來決定板材14的各個批量，而允許產品的容易追蹤。以下表1提供含有各種類型的板材14，用於各種尺寸的條帶10的範例批量尺寸。
表1：在條帶配置上的板材範例
已說明條帶10的零件，現提供用於構成條帶之方法的實施例。在具體實施例中，條帶10在單一處理線上以「卷對卷」形式構成；亦即，板材14由陶瓷基板16的帶體開始，以連續處理構成且附接至載體12，且於最終條帶10的卷結束。然而，在其他實施例中，方法並非連續，且方法的某些步驟可橫跨二或更多處理線來執行。
如所述，方法由陶瓷基板16的帶體構成板材14而開始。在實施例中，陶瓷基板16為燒結的氧化鋁、部分穩定或完全穩定的氧化鋯、鈦酸鹽（尤其對於電容器應用）、鐵氧體（尤其對於牽涉磁性護罩的應用）、或另一陶瓷材料。應注意，在製作期間，可橫跨陶瓷基板16的寬度並且沿著陶瓷基板16的長度形成多個板材14。如以下將討論，個別板材14從陶瓷基板16的帶體單一化。在實施例中，陶瓷基板16的帶體具有不超過200µm的厚度。在另一實施例中，陶瓷基板16的帶體具有不超過100µm的厚度，且仍在另一實施例中，陶瓷基板16的帶體具有至少10µm的厚度。在特定實施例中，陶瓷基板16具有40µm的厚度。
在方法100的實施例中，如第3圖的流程圖中所顯示的實施例，貫孔20在第一步驟101中形成於陶瓷基板16中。在實施例中，貫孔20使用雷射燒蝕處理而形成。在某些實施例中，雷射燒蝕處理使用奈秒或更快的雷射脈衝，而提供乾淨的孔（即，光滑表面）且不會在陶瓷基板16的強度上具有顯著的影響。在形成貫孔20之後，可選地以黏著層（未顯示）塗佈陶瓷基板。黏著層為薄的層（例如，從100nm至500nm的厚度），而幫助將導電層18黏著至陶瓷基板16。在實施例中，黏著層為以下一者：鈦、鎢、鈦鎢合金、氮化鈦、鉭、氮化鉭、鉻或鉻銅合金。在此可選的第二步驟102中，可使用連續濺鍍處理施加黏著層，其中陶瓷基板16運行穿過濺鍍腔室，在濺鍍腔室中陶瓷基板16的頂部及/或底部側以黏著層濺鍍塗佈。若實行施加黏著層的可選步驟102，則貫孔20經尺寸設計以便考量黏著材料的共形塗佈（例如，經尺寸設計以便在回流焊（reflow soldering）期間焊料芯吸（wick solder）至貫孔20中）。
在第三步驟103中，導電層18或多個導電層18電鍍至陶瓷基板16（或若有施加的黏著層）上。在實施例中，導電層18經選擇為銅、銀或鎳之至少一者，且在實施例中，導電層18的厚度為從2µm至20µm厚。在特定實施例中，導電層18以銅形成，且具有10µm至12µm的厚度。在實施例中，導電層18藉由將銅電鍍於陶瓷基板16（或黏著層）上而施加。在以銅電鍍的第三步驟103之後，銅電鍍接著以遮罩部分覆蓋，界定用於導電層18的電路圖案，且在第四步驟104中，施加蝕刻劑以溶解電路圖案外側的銅板的區域。接著移除遮罩。在實施例中，遮罩藉由在陶瓷基板16或黏著層上層壓乾膜，且接著將乾膜暴露至紫外光以產生電路圖案而施加。在電鍍之後，遮罩的移除可使用腐蝕性溶液完成。在替代實施例中，遮罩在電鍍之前施加，使得銅僅施加在界定電路圖案的區域中。
在第四步驟104之後，於第五步驟105中在導電層18上或鄰接導電層18形成焊料墊（未顯示）。在實施例中，施加另一乾膜遮罩在電鍍的陶瓷基板16表面上，以界定焊料墊將定位的開口區域。在實施例中，鎳及/或金沉積在開口區域中，以形成焊料墊。在某些實施例中，焊料墊經由無電式電鍍形成。再者，在實施例中，步驟103、104、105根據需要重複，以在陶瓷基板16的一側或兩側上提供一或更多層的導電層18。
在第4圖的流程圖中所顯示的替代實施例中，利用厚膜技術取代先前所述的薄膜濺鍍及電鍍技術。與第3圖的實施例一樣，第4圖的方法於鑽設貫孔20至陶瓷基板16中的第一步驟201而開始。此後，在第二步驟202中，諸如導電層18的功能性層使用卷對卷印刷技術而印刷在陶瓷基板16的第一側上，該等印刷技術例如凹版印刷、噴墨印刷、柔版印刷、或壓印光刻或其他。在第二步驟202期間，功能性層亦燒結成乾的、固態層。可根據需要重複第二步驟202，以在陶瓷基板16的第一表面上建構層狀結構。此後，在可選的第三步驟203中，可在陶瓷基板16的第二側上印刷且燒結功能性層。與第二步驟202一樣，可根據需要重複第三步驟203，以在陶瓷基板16的第二側上建構層狀結構。再者，步驟202、203可以交替的方式實行。在此等實施例中，陶瓷基板16兩側上的功能性層能夠在單一步驟中燒結。
有利地，經由在陶瓷基板16上的印刷，具有各種功能的零件能夠形成於陶瓷基板上。舉例而言，可使用印刷技術以施加各種功能性層，例如導電層18、電阻、藉由介電層分開的多層導電電路、壓電電阻、電位計電阻、加熱器電阻、及/或NTC（負溫度係數）熱調節器、或其他。在實施例中，可施加高達二十層至陶瓷基板16的一或更多側。與先前實施例一樣，亦在第四步驟204中沉積焊料墊，以提供連接點。
在第3圖的步驟105或第4圖的步驟204中形成焊料墊之後，已基本上建構板材14，且僅需要將其單一化成個別零件。為了促進單一化，臨時載體（未顯示）層壓至陶瓷基板16的帶體（第3圖的步驟106；第4圖的步驟205）。雷射接著將陶瓷基板16的帶體單一化成藉由臨時載體保持在一起的個別板材14。在實施例中，臨時載體例如為聚對苯二甲酸乙二酯（PET）、聚酯纖維或另一類似的聚合物膜，而具有黏著表面用於保持板材14。在第3圖的步驟107或第4圖的步驟206中，接著拉伸臨時載體橫跨其寬度及長度（例如，在拉長及張緊處理中），以在雷射單一化的板材14之間建立間隔。
在第3圖的步驟108或第4圖的步驟207中，間隔的板材14接著層壓至載體12。在實施例中，載體12為以聚合物作成的彈性基板，該等聚合物例如聚醯亞胺、PET或聚萘二甲酸乙二酯（PEN）。在另一實施例中，載體12為金屬的帶體，例如鋁、不銹鋼或其他金屬。在實施例中，載體12具有至少25µm的厚度，且在其他實施例中，載體12具有至少50µm的厚度。在實施例中，載體12具有高達125µm的厚度。如以上所提及，載體12的寬度W為從25mm至150mm。在特定實施例中，厚度為40µm，且寬度W為25mm，且長度L為至少100m。
為了將板材14層壓至載體12，噴灑、塗佈、沉積或者施加黏著劑24至板材14及/或至載體12。用於施加黏著劑的範例方法包括狹縫模塗佈、印刷、化學氣相沉積或物理氣相沉積。在實施例中，黏著劑24的非限制範例包括以下至少一者：環氧樹脂、矽橡膠、聚醯亞胺、亞苯基苯并雙噁唑（PBO）或苯并環丁烯（BCB）。在實施例中，黏著劑24及載體12以其在各種操作始終能夠維持其能力而被選擇。舉例而言，黏著劑24及載體12應能夠分別承受回流焊溫度（例如，高達250°C）及固化循環（例如，高達150°C），而不會失去黏著強度或實質上降級機械特性。
再者，因為意圖從載體12可移除板材14以便在電子零件中促進板材14的使用，所以黏著劑24經選擇使其足夠高黏性以保持板材14固定至載體12，但不會黏性太高使得使用者難以進行移除。在特定實施例中，板材14對載體12的黏著強度為藉由ASTM D6862界定的90°剝離測試量測的1.6N/cm。具體而言，黏著強度在脫離的時間點降低至小於0.5N/cm。如以下將更全面討論，對脫離的黏著強度降低可透過加熱帶子至高的溫度、施加局部超聲波能量、施加光子激發（例如，紫外線輻射）、化學活化或溶劑膨脹、或雷射活化或其他手段來完成。
在將板材14層壓至載體12之後，在實施例中，板材14藉由保護膜26覆蓋（第3圖的步驟109或第4圖的步驟208）。在實施例中，保護膜26為聚合物，例如PET。再者，在實施例中，保護膜26具有從12.5μm至100μm的厚度。在更特定實施例中，保護膜26具有25μm的厚度。保護膜26配置成在使用之前從板材14剝離。在以保護膜26覆蓋之後，條帶10纏繞至捲軸上（第3圖的步驟110或第4圖的步驟209）。
已說明以卷對卷形式生產電子零件之方法的實施例，現討論貢獻了整體方法之效果的某些屬性。此等屬性貢獻了方法的整體效果以及對最終產品的品質。
在某些情況中，在實施例中以卷的方式提供的條帶10可於後續操作期間在各種滾輪上運送，例如在將零件表面固定至陶瓷基板16上的期間。在此等情況中，當陶瓷基板16及載體12的彎曲剛性不同時，可發展出剝離應力。發展的剝離應力的幅度為條帶10行進的曲率半徑之函數。較大的曲率半徑將發展比較小的曲率半徑更低的剝離應力。剝離應力的幅度亦取決於陶瓷基板16及載體12之間彎曲剛性的差異。材料的彎曲剛性藉由以下公式界定：

其中D為彎曲剛性，E為楊氏模數，d為層的厚度，且v為蒲松比。陶瓷基板16及載體12的彎曲剛性中較高的差異將導致較高的剝離應力。若剝離應力超過臨時黏著層24的黏著強度，則陶瓷基板16（或完成的板材14）可從載體12分層。此分層可藉由選擇黏著劑而避免，此黏著劑對特定應用具有足夠高的剝離應力。然而，在無法選擇此黏著劑的情況中，則分層可藉由降低陶瓷基板16及載體12之間的彎曲剛性的差異或藉由增加條帶10行進的滾輪的曲率半徑來避免。
再者，在實施例中，將陶瓷基板16的厚度選擇為小於載體12的厚度。在此操作中，載體12能夠更有效地搬運，因為當其進行腹板搬運過程時在載體12上具有均勻的應力。其次，在實施例中，板材14的彈性模數應為高的，使得具有精確線及間隔的電路可在基板上圖案化。第三，在實施例中，陶瓷基板16經設計以便具有比載體12的彎曲剛性至少五倍大的彎曲剛性。在進一步實施例中，陶瓷基板16的彎曲剛性為載體12的至少十倍大，且仍在進一步實施例中，陶瓷基板16的彎曲剛性為載體12的至少二十倍大。
第三屬性特定而言，強化在卷中搬運板材的能力。特定而言，搬運板材14且從載體12分離板材14為困難的，除非板材14的陶瓷基板16為剛性的。以下表2提供氧化鋁陶瓷基板16的彎曲剛性與傳統聚醯亞胺基板作比較。表1亦提供具有不同厚度的聚醯亞胺載體12之陶瓷基板16對載體12的剛性比。
表2：板材及載體材料的彎曲剛性特性
從表1可見，40μm的氧化鋁陶瓷基板16具有與厚得多的聚醯亞胺基板（205μm）大約相同的彎曲剛性。特定而言，陶瓷基板16的厚度及彎曲剛性使得陶瓷基板16在從載體12分離之後能夠遭受後續零件固定處理及模組搬運處理。
以下表3提供實例，其中操縱載體12的厚度使得載體12具有與陶瓷基板16相同的彎曲剛性。在表3中可見，為了達成與具有40μm的厚度的氧化鋁陶瓷基板16相同的彎曲剛性（即，剛性比為1），聚醯亞胺的載體12將必須為205μm的厚度，鋁6061的載體12將具有68μm的厚度，且不銹鋼304的載體12將具有50μm的厚度。若剛性比提升至5，此等材料的厚度可更加降低。然而，如以上所討論，實施例中陶瓷基板16的厚度比載體12的厚度更薄，以促進條帶10的後續搬運及處理。
表3：載體材料的厚度及相關的剛性比
現說明條帶10的特定實施例。在此實施例中，載體12為具有75µm的厚度的彈性聚合物。黏著劑24的層施加至載體12且具有6µm的厚度。各個板材14包括具有40µm厚度的陶瓷基板16及在頂部及底部兩側上的導電層18，而具有導電層18為10µm的厚度。板材14以具有25µm厚度的保護膜26覆蓋。此外，條帶10具有166µm的總厚度。在捲帶式系統中封裝電子零件使用的標準捲軸具有150mm的輪轂直徑及330mm的外部直徑。使用以上所述的條帶10及標準捲軸可在捲軸上儲存400m的條帶，而促進電子零件的低成本大量生產。事實上，如以上表1中示範，在400m長度的條帶10上可提供數百萬個板材14（部分取決於電子零件的特定類型）。
在其餘圖式中，提供能夠使用以上所述卷對卷方法製作的電子零件的實施例。在第5圖中，板材14形成於發光二極體（LED）晶片27中。特定而言，LED 28在板材14的頂部側上固定至導電層18。再者，磷光體30塗佈在LED 28上以提供特定顏色或多個顏色的光。在實施例中，在無電式電鍍焊料墊的步驟之後或在單一化板材14的步驟之後，於卷對卷製作方法期間形成LED晶片27。在其他實施例中，條帶10的最終的捲軸用以在分開的處理線上產生LED晶片。在任一實施例中，LED晶片可有利地在線上測試LED效能。包括LED晶片27的條帶10可接著運輸至消費者，此消費者當組裝如發光器的產品時分離模組。再者，因為條帶10使用具有陶瓷基板16的板材14，所以板材14更能夠承受從高供電的LED包裝產生的熱。
在第6A圖中，板材14為加熱器31。特定而言，電阻加熱元件32沉積於陶瓷基板16上。如第6A圖中所顯示，電阻加熱元件32具有蛇形的形狀，而具有在各端處的導電元件34a、34b。諸如NTR電晶體的感測器36提供於靠近陶瓷基板16的頂部表面的中央。兩個額外的導電元件34c、34d沿著導電軌跡37提供，以提供與感測器36的電氣連通。如第6B圖中所顯示，電阻加熱元件32及感測器36藉由介電層38覆蓋。然而，在其他實施例中，感測器36可定位在與電阻加熱元件32不同的平面中及/或藉由介電層38而與電阻加熱元件32分開。
第7圖提供作為晶片電阻39的板材14。導電條帶40沉積於陶瓷基板16的頂部及底部表面上。導電條帶40藉由以導電材料22填充的貫孔20連接。在陶瓷基板16的頂部表面上，電阻元件42沉積在導電條帶40之間。再者，介電層38沉積在電阻元件42的頂部上。再者，在實施例中，電阻元件42的值44印刷在介電層32上。如第7圖中所顯示，電阻值44為47Ω。有利地，所顯示及所述的晶片電阻39具有低的高度輪廓。在特定實施例中，導電條帶40、電阻元件42、介電層38及電阻值44均印刷在陶瓷基板16上（例如，關於以上第4圖所討論）。
在第8A圖及第8B圖中，顯示多層電容器51。在第8A圖中，陶瓷基板16已用導電層48及絕緣層50絲網印刷。陶瓷基板16充當多層電容器46的個別電容器52的介電材料。可見，導電層48及絕緣層50經安排以便以串聯接合電容器52。在第8B圖中，多層電容器51的導電層48及絕緣層50經安排以便以並聯接合電容器52。有利地，與傳統共燒陶瓷電容器作比較，多層電容器51的此設計可作成更大的尺寸、更高的電容及更能夠忍受更高的崩潰電壓。
在未描述之其他實施例中，可建立額外複雜的電路元件。舉例而言，板材可包括印刷在陶瓷基板上的天線。電阻、電感、電容器及其他可調元件亦可印刷在陶瓷基板上。板材的底部側可包括導電層，充當接地平面。在其他實施例中，板材的頂部側可具有固定於其上的積體電路及其他被動零件。板材亦可含有印刷的感測器，而感測例如溫度、電容、壓力（壓電）、濕度及/或氣體。
參照上述的板材14，第9圖提供如何可從載體12移除板材14的範例實施例。在已將所有零件固定在陶瓷基板16上之後，最終的板材14隨著載體12彎曲於滾輪62上藉由拾起工具從60頂部固定。在此實施例中，某些因素對成功將板材14從載體12分離做出貢獻：陶瓷基板16的強度、陶瓷基板16中的彎曲應力及剝離力。
陶瓷基板16的強度受到材料中的瑕疵及/或缺陷影響，在某些情況中，材料的瑕疵及/或缺陷可在製程間引入，例如在鑽設貫孔期間、金屬化、單一化或零件組裝期間的搬運。此等瑕疵及/或缺陷可藉由在鑽設貫孔及單一化期間使用高速雷射而減少，例如飛秒雷射，且藉由當其經過各種處理步驟時避免陶瓷基板16接觸硬材料而減少，例如其他陶瓷或金屬。舉例而言，如第10圖中所顯示，載體12可使用具有孔72而用於接合鏈條的齒的鏈條軌道70來更精準地移動。以此方式，載體12可以精準的方式移動在滾輪上，例如第9圖的滾輪62，而降低條帶10將碰撞或刮擦處理線上的硬零件的可能性。此外，此鏈條軌道70用於當在板材14上組裝電子零件時精準地定位載體12。
彎曲應力藉由陶瓷基板16的彈性模數、陶瓷基板16的厚度、板材14的尺寸及板材14從載體12分離的速度而影響。一般而言，較高彈性模數將導致較高幅度的彎曲應力。再者，一般而言，較薄的陶瓷基板16將比相同材料的較厚的陶瓷基板16發展更多的彎曲應力。而且，一般而言，較大板材及較高分離速度將導致較高的彎曲應力。藉由考量陶瓷基板16的彈性模數、陶瓷基板16的厚度、板材14的尺寸及分離的速度，可管理彎曲應力以便避免超出陶瓷基板14的強度。
關於剝離力，可藉由在處理步驟期間使用黏著劑（高附著或中等附著）減少對陶瓷基板16的損傷。然而，為了促進從載體12移除板材14，黏著劑可在剛好要分離之前弱化。舉例而言，取決於黏著劑的類型，條帶可暴露至UV光、增加的溫度、濕度、磁場、紫外線能量及/或靜電力。在實施例中，用於弱化黏著劑的特定技術最小化或消除在分離之後留在板材14上的黏著劑殘留物。在實施例中，藉由ASTM D6862界定的90°剝離測試所量測的黏著劑強度為每個25mm寬的載體4N，且在實行弱化技術之後，降低至每個25mm寬的載體小於0.4N。
因此，操縱及/或優化陶瓷基板16的強度、陶瓷基板16中的彎曲應力及剝離力可強化當製造商或終端使用者所期望時將板材14從載體12分開的能力。
除非另外說明，此處提及的任何方法並非意圖考量為必須以特定順序實行其步驟。因此，當方法請求項並未實際記載其步驟所依循的順序，或者步驟限定的特定順序並未明確記載於請求項或說明書中時，則不以任何方式意圖暗示任何具體順序。此外，如此處所使用，冠詞「一」意圖包括一個或不只一個的零件或元件，且並非意圖考量為僅代表一個。
對本領域技藝人士而言，作成各種修改及改變為顯而易見的，而不會悖離所揭露實施例的精神或範疇。因為本領域中技藝人士可想到併入實施例的精神及本質的所揭露實施例的修改、結合、次結合及改變，所以所揭露的實施例應考量為包括在隨附申請專利範圍及其均等的範疇之中的所有內容。
10‧‧‧條帶
12‧‧‧載體
14‧‧‧板材
16‧‧‧陶瓷基板
18‧‧‧導電層
20‧‧‧貫孔
22‧‧‧導電材料
24‧‧‧黏著劑
26‧‧‧保護膜
27‧‧‧LED晶片
28‧‧‧LED
30‧‧‧磷光體
31‧‧‧加熱器
32‧‧‧電阻加熱元件
34a-d‧‧‧導電元件
36‧‧‧感測器
37‧‧‧導電軌跡
38‧‧‧介電層
39‧‧‧晶片電阻
40‧‧‧導電條帶
42‧‧‧電阻元件
44‧‧‧值
48‧‧‧導電層
50‧‧‧絕緣層
51‧‧‧多層電容器
52‧‧‧電容器
60‧‧‧拾起工具
62‧‧‧滾輪
70‧‧‧鏈條軌道
72‧‧‧孔
100‧‧‧方法
101-110‧‧‧步驟
200‧‧‧方法
201-209‧‧‧步驟
第1圖根據範例實施例，為用於由卷對卷製作方法生產之電子零件的板材之條帶。
第2圖根據範例實施例，為第1圖的條帶的頂部視圖。
第3圖根據範例實施例，為用於製備電子零件的板材之條帶的第一卷對卷製作方法的流程圖。
第4圖根據範例實施例，為用於製備電子零件的板材之條帶的第二卷對卷製作方法的流程圖。
第5圖根據範例實施例，為由卷對卷製作方法形成的發光二極體。
第6A圖根據範例實施例，為透過卷對卷製作方法生產的板材加熱器的頂部視圖。
第6B圖根據範例實施例，為第6A圖的板材加熱器的側視圖，具有額外的介電元件。
第7圖根據範例實施例，為由卷對卷製作方法形成的晶片式電阻。
第8A圖根據範例實施例，為由卷對卷製作方法形成的具有串聯連接的層的多層電容器。
第8B圖根據範例實施例，為由卷對卷製作方法形成的具有並聯連接的層的多層電容器。
第9圖根據範例實施例，描繪隨著載體行進於滾輪上時，板材從載體分開。
第10圖根據範例實施例，描繪在處理期間，具有軌道的條帶配置成跟隨鏈條用於條帶的精準移動。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無

Claims (15)

  1. 一種用於建立電子零件的一條帶之方法，該方法包含以下步驟： 提供陶瓷基板的一帶體，該陶瓷基板在一第一外部表面及相對於該第一外部表面的一第二外部表面之間界定不超過200μm的一厚度；施加一導電層至該陶瓷基板的該第一外部表面或該第二外部表面之至少一者；將該陶瓷基板單一化成個別板材；及將該等個別板材層壓成聚合物載體的一條帶，該聚合物載體具有小於該陶瓷基板的彎曲剛性的一彎曲剛性。
  2. 如請求項1所述之方法，進一步包含以下步驟：在施加該導電層之該步驟之前，沉積一黏著層。
  3. 如請求項2所述之方法，其中該黏著層具有從100nm至500nm的一厚度。
  4. 如請求項2或3所述之方法，其中該黏著層包含以下至少一者：鈦、鎢、鈦鎢合金、氮化鈦、鉭、氮化鉭、鉻或鉻銅合金。
  5. 如請求項1所述之方法，進一步包含以下步驟：藉由從25μm至125μm的雷射燒蝕孔穿過該陶瓷基板的該厚度，而穿過該陶瓷基板的該厚度形成貫孔。
  6. 如請求項1所述之方法，進一步包含以下步驟：在單一化之該步驟之前，層壓一臨時載體至該陶瓷基板，其中在單一化之該步驟期間，該臨時載體保持該等個別板材。
  7. 如請求項6所述之方法，進一步包含以下步驟：在該單一化步驟之後，拉伸該臨時載體，以便在該等個別板材之間建立一預界定空間。
  8. 如請求項1所述之方法，進一步包含以下步驟：在該層壓步驟之後，將該聚合物載體捲繞成一卷。
  9. 如請求項1所述之方法，進一步包含以下步驟：在該層壓步驟之後，於該等個別板材上提供一保護膜。
  10. 如請求項1所述之方法，其中施加一導電層之該步驟進一步包含以下步驟：將該導電層印刷至該陶瓷基板的該第一外部表面或該第二外部表面之至少一者上。
  11. 一種電子零件的卷，包含： 複數個電子零件，該等電子零件之各者包含一陶瓷基板；及聚合物載體的一條帶，該複數個電子零件黏著至聚合物載體的該條帶的一表面；其中各個陶瓷基板具有一第一厚度及一第一彎曲剛性，且聚合物載體的該條帶具有一第二厚度及一第二彎曲剛性；其中該第一厚度小於該第二厚度；及其中該第一彎曲剛性為該第二彎曲剛性的至少五倍。
  12. 如請求項11所述之電子零件的卷，其中該陶瓷基板包含以下至少一者：氧化鋁、氧化鋯、鈦酸鹽或鐵氧體（ferrites）。
  13. 如請求項11或12所述之電子零件的卷，其中各個陶瓷基板的該第一厚度小於200μm。
  14. 如請求項11所述之電子零件的卷，其中聚合物載體的該條帶的該第二厚度小於125μm。
  15. 如請求項11所述之電子零件的卷，其中根據ASTM D6862量測，該複數個電子零件以不超過0.5N/cm的一黏著強度黏著至聚合物載體的該條帶的該表面。
TW108103760A 2018-02-01 2019-01-31 用於呈卷形式的電子封裝和其它應用的單分基板 TW201935625A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862625023P 2018-02-01 2018-02-01
US62/625,023 2018-02-01

Publications (1)

Publication Number Publication Date
TW201935625A true TW201935625A (zh) 2019-09-01

Family

ID=67478591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103760A TW201935625A (zh) 2018-02-01 2019-01-31 用於呈卷形式的電子封裝和其它應用的單分基板

Country Status (4)

Country Link
US (1) US20210125869A1 (zh)
CN (1) CN111684584A (zh)
TW (1) TW201935625A (zh)
WO (1) WO2019152735A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1784756A (zh) * 2003-03-31 2006-06-07 Tdk株式会社 制造多层陶瓷电子部件的方法
DE10327360B4 (de) * 2003-06-16 2012-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen eines Keramik-Metall-Substrates
WO2007099146A1 (de) * 2006-03-01 2007-09-07 Jakob + Richter Ip-Verwertungsgesellschaft Mbh Verfahren zum bearbeiten insbesondere dünnen der rückseite eines wafers, wafer-träger-anordnung hierfür und verfahren zur herstellung einer solchen wafer-träger-anordnung
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20120280368A1 (en) * 2011-05-06 2012-11-08 Sean Matthew Garner Laminated structure for semiconductor devices
JP2014160694A (ja) * 2013-02-19 2014-09-04 Panasonic Corp セラミック配線基板とバリスタ内蔵セラミック配線基板
TWI652162B (zh) * 2014-03-21 2019-03-01 南韓商樂金顯示科技股份有限公司 用於封裝的積層體、有機發光裝置及其製造方法、包括該有機發光裝置的顯示裝置以及照明裝置
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
US9659917B1 (en) * 2015-12-11 2017-05-23 Micron Technology, Inc. Apparatuses and methods for forming die stacks
CN106653622A (zh) * 2016-12-12 2017-05-10 南京诺邦新材料有限公司 一种陶瓷芯片的封装工艺及其封装结构

Also Published As

Publication number Publication date
US20210125869A1 (en) 2021-04-29
WO2019152735A1 (en) 2019-08-08
CN111684584A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
KR101072680B1 (ko) 칩형상 전자부품의 제조방법
TW202005006A (zh) 在撓性或剛性載具上的單分電子基板及相關方法
US9974192B2 (en) Method of manufacturing an intermediate product for an interposer and intermediate product for an interposer
US7545042B2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US20080259575A1 (en) Tape-Style Flexible Circuit Board, and Manufacturing Method and Manufacturing Apparatus for the Same
JP2011516932A5 (zh)
US9812385B2 (en) Electronic component package including electronic component, metal member, and sealing resin
EP1890326A2 (en) Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
CN101291562B (zh) 电容器及其制造方法
TW201935625A (zh) 用於呈卷形式的電子封裝和其它應用的單分基板
JP6049321B2 (ja) 液体吐出ヘッドの製造方法
JP6298007B2 (ja) チップ貼替装置、電子部品の製造装置、及び電子部品の製造方法
JP2008034790A (ja) Ｉｃ整合基板とキャリアとの結合構造、その製造方法、電子デバイスの製造方法
JP5278500B2 (ja) チップ状電子部品の製造方法
KR102049176B1 (ko) 플렉서블 디바이스 및 그 디바이스의 제조 방법
JP2017193730A (ja) スパッタリング式無機コンポジット膜を具備するキャリア付き銅箔及びその作成方法
CN110676175A (zh) 一种键合工艺制作大锡球的方法
TWI607116B (zh) Supported copper foil with sputtered inorganic composite film and preparation method thereof
KR102461568B1 (ko) 디바이스 연결체의 제조 방법 및 디바이스 연결체
JP4571436B2 (ja) 配線板の製造方法
JP7151919B1 (ja) フィルムの製造方法、フィルム、巻回体、接続構造体、及び接続構造体の製造方法
KR100486618B1 (ko) 인쇄 회로 기판의 구성 요소
JP7231097B1 (ja) フィルム、巻回体、接続構造体、及び接続構造体の製造方法
JPH1012904A (ja) 薄膜半導体装置の製造方法
CN111095489B (zh) 芯片部件的制造方法