TW201931606A - 具有低電容場板結構的電晶體 - Google Patents

具有低電容場板結構的電晶體 Download PDF

Info

Publication number
TW201931606A
TW201931606A TW107134921A TW107134921A TW201931606A TW 201931606 A TW201931606 A TW 201931606A TW 107134921 A TW107134921 A TW 107134921A TW 107134921 A TW107134921 A TW 107134921A TW 201931606 A TW201931606 A TW 201931606A
Authority
TW
Taiwan
Prior art keywords
layer
electrode structure
fet
disposed
dielectric
Prior art date
Application number
TW107134921A
Other languages
English (en)
Other versions
TWI690082B (zh
Inventor
克里斯多夫 麥當勞
肯尼士 威爾森
卡默 艾薇
亞卓安 威廉斯
Original Assignee
美商雷森公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商雷森公司 filed Critical 美商雷森公司
Publication of TW201931606A publication Critical patent/TW201931606A/zh
Application granted granted Critical
Publication of TWI690082B publication Critical patent/TWI690082B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種場效電晶體(FET)具有沿著一半導體的一表面橫向設置的一源極、汲極與閘極以及一場板結構，該場板結構具有連接至該源極的一端；並且具有設置在該閘極與該汲極之間並且由一間隙與該汲極分離的一第二端。一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。

Description

具有低電容場板結構的電晶體
本揭露大致是有關於具有場板結構的電晶體，以及更具體地是有關於具有低電阻場板結構的電晶體。
如本領域所已知的，在一些電晶體中使用場板結構來改善在許多高功率應用中此種電晶體的效率。與場效電晶體(FET)一起使用的一種這樣的場板結構是所謂的源極連接的場板(SCFP)結構，其具有一端以及一第二端，該端透過一SCFP連接器部分連接到通常參考為接地電位之源極，該第二端提供設置在介於閘極與汲極之間但與汲極分離或間隔開的一區域之上的一SCFP區域。此種源極連接的場板結構的兩種類型如下所示：圖1A與1B；2A與2B；分別例如參見美國專利第7,915,644號與美國專利第7,893,500號。在這兩種類型中，SCFP結構包括透過SCFP連接器部分連接至源極的一端以及提供設置在介於閘極和汲極之間的一區域之上的SCFP區域的一第二端，值得注意的是，SCFP的一端與汲極間隔開。也就是說，兩種類型的FET的不同之處在於，對於圖1A和1B所示的類型，SCFP藉由不通過半導體區域或主動區域的一U形SCFP連接器部分連接到源極，這裡例如，可以是基板上的一台面的砷化鋁鎵(AlGaN)；而在圖2A和2B所示的類型中，SCFP結構藉由SCFP連接器部分連接到源極，SCFP連接器部分(如一頂蓋)通過半導體(或主動區域)。對於任何一種類型，存在從SCPF結構的終端和汲極延伸的相同材料的一連續、固體介電質結構。這裡，FET適用於高功率、微波頻率應用；這裡，GaN FET具有GaN緩衝層和AlGaN半導體層(有時稱為主動區域)，如圖1A、1B與2A和2B所示。
根據本揭露，提供一種場效電晶體(FET)，其具有：一第一電極結構、一第二電極結構；沿著一半導體之一表面橫向設置一閘極電極結構，其用於控制該第一電極結構與該第二電極結構之間的一載子流；以及一場板結構：具有連接至該第一電極結構的一端並且具有設置在該閘極電極結構與該第二電極結構之間的一第二端，該第二端由一間隙與該第二電極結構分離。一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。
於一實施例中，該第一電極結構為一源極電極結構以及該第二電極結構為一汲極電極結構。
在一實施例中，該場效電晶體(FET)包括在該介電質結構之一第三部分中的一第二間隙，該第二間隙係設置在該第一電極結構與該閘極電極結構之間；以及其中在該第二間隙之下的該介電質結構之第三部分比該介電質結構之該第一部分更薄。
在一實施例中，該介電質結構的該第一部分包括：一底層；設置在該底層上的一中間層；以及設置在該中間層上的一上層。該介電質層的該第二部分包含該底層的一延伸的部分。該上層與該底層為相同材料。該中間層為不同於該上層與該底層的一材料。
在一實施例中，該中間層為一蝕刻停止層。
在一實施例中，該底層與該上層對於一預定蝕刻劑的蝕刻速率至少比該中間層的蝕刻速率大一數量級。
在一實施例中，該中間層具有對於與上述預定蝕刻劑不同的一蝕刻劑的一蝕刻速率，其比該底層的該蝕刻速率快。
在一實施例中，該中間層係設置為與該底層直接接觸；以及該上層係設置為與該中間層直接接觸且該底層與該上層為相同材料。
在一實施例中，提供一種形成一場效電晶體(FET)的方法。該方法包括：提供一結構，該結構包含：一第一電極結構；第二電極結構；設置在一半導體的一表面上的一閘極電極結構，該閘極電極結構用於控制該第一電極結構與該第二電極結構之間的一載子流；以及一場板結構，其連接至該第一並且設置在介於該第一電極結構與該閘極電極結構之間的一區域之上；以及一介電質結構，其在介於該第一電極結構與該第二電極結構之間的該半導體的該表面之上橫向地延伸，該介電質結構包含：一底層；一中間層，其設置為與該底層直接接觸；以及一上層，其設置為與該中間、蝕刻停止層直接接觸，其中該底層與該上層為相同材料；施加一第一蝕刻劑於設置於該場板結構之一邊緣與該第二電極結構之間的該介電質結構的一部分，此種第一蝕刻劑去除該上層並且停止於該蝕刻停止層的一露出的部分，該蝕刻停止層在該場板結構的該外部邊緣與該第二電極結構之間產生一間隙。
在一實施例中，該方法包括施加一第二蝕刻劑，不同於施加於蝕刻停止層的該露出的部分的該第一蝕刻劑，此種蝕刻劑去除該蝕刻停止層並停止於該底層。
利用此種配置，提供具有一SCFP結構的一FET，其具有較低的介電質負載和減小寄生電容，從而在高電壓操作下提供更高的效率。
在附圖和以下敘述中闡述了本公開的一或多個實施例的細節。根據說明書和附圖以及申請專利範圍，本公開的其他特徵、目的和優點將是顯而易見的。
現在參照圖3A與3B，顯示一源極連接的場板(SCFP)場效電晶體(FET)10具有基板11(此處例如為碳化矽)，基板11具有氮化鎵(GaN)緩衝層12，氮化鎵(GaN)緩衝層12有一半導體層14(主動區)，此處例如為在基板11之一上表面上的氮化鋁鎵(AlGaN)台面。應理解到基板11也可以使用其它材料。如圖所示，源極、閘極與汲極電極結構16、18與20分別設置在半導體層14的一表面上。源極與汲極電極結構16與20分別具有與半導體層14歐姆接觸的下部分16a與20a，以及分別在下部分16a與20a上的上互連層16b與20b，如圖所示。閘極電極結構18具有與半導體層14蕭特基接觸的一下部分18a以及被成形以形成T形或伽瑪形的閘極電極結構18的一上部分18b。閘極電極控制源極電極結構16與汲極電極結構20之間的載子流。閘極電極18係連接至一閘極墊19，如圖所示透過一導電通路19a，此種通路19a形成有上互連層16b、20b。
一場板結構22(此處為一源極連接的場板(SCFP)結構)透過一SCFP連接器部分23電性連接至源極電極結構16並且在所示之FET 10之閘極電極結構18的一部分之上延伸。場板結構22具有一外SCFP區域部分(有時也稱為場板區域)24，其設置在閘極電極結構18與汲極電極結構20之間的半導體14的一區域25之上，以提供一SCFP區域24，如圖所示。
一介電質結構30具有：一對下介電質層32、34(這裡例如氮化矽)，其在源極電極結構16與汲極電極結構20之間的半導體14的表面之上橫向地延伸；一蝕刻停止層36(這裡例如氧化鋁(Al2 O3 ))，其設置在層34之上。應理解到層32、34與36也可以使用其它材料。例如，層32與34可以為氧化鋁(Al2 O3 )，在這情況下蝕刻停止層36可以為(例如)二氧化矽(SiO2 )。蝕刻停止層36在區域R之上具有一間隙37，如圖3B所示。如圖所示，上電介質層38，這裡與用於電介質層32、34的材料相同，設置在蝕刻停止層36上，其中具有間隙37。應注意到用以形成場板結構22的相同金屬22a設置在源極電極結構16的上部分與汲極電極結構20的上部分上；然而當金屬22a的一部分設置在源極電極結構16上並因此連接到源極電極結構16(從而將SCFP結構22連接到源極電極結構16)時，汲極電極結構20上的金屬部分22a藉由間隙37與源極電極結構16上的金屬部分電性隔離。應注意到SCFP結構22具有SCFP連接器部分，如上所述，此種部分23具有連接到源極電極結構16的一端E1以及連接到SCFP區域24的一第二端E2；SCFP區域24位於閘極電極結構18與汲極電極結構20之間的區域之上，但是與汲極電極結構20由區域R提供的間隙分離或間隔開，如圖3B所示。
現在將參照圖4A-4N敘述用於形成圖3M與3B的源極連接的場板場效電晶體10的處理。參照圖4A，提供了一種結構，其具有基板11、半導體層12與14、以及使用任何習知處理在其上形成的源極電極和汲極電極結構16、20的下部分16a、20a。
參照圖4B，介電質層32以均勻的厚度沉積在如圖3B所示之源極與汲極電極結構16、20的下部分16a、20a之上。
現在參照圖4C，形成一穿過層32的一部分的一開口33，其中閘極電極結構18是用任何習知微影蝕刻處理形成。
參照圖4D，一蕭特基接觸金屬層(這裡例如一鎳然後鉑然後金的堆疊(Ni/Pt/Au))以均勻厚度沉積在圖4C中所示之結構的表面上，其中這種金屬的一部分穿過開口33到達半導體層14之露出的部分上。接著結構以任何習知方式處理，以與蕭特基接觸金屬和半導體14形成蕭特基接觸，從而形成閘極電極結構18。使用任何處理(諸如剝離處理)來去除蕭特基接觸金屬的殘餘部分。
參照圖4E，如圖所示，介電質層34以均勻厚度形成在結構之上。
現在參照圖4F，如圖所示，形成孔隙39穿過源極與汲極電極結構16、20的下部分16a、20a之上的介電質層32與34。
現在參照圖4G，使用任何習知處理各別形成如圖所示之源極與汲極電極16b與20b的上部分。
現在參照圖4H，如圖所示，介電質蝕刻停止層36以均勻厚度沉積在結構之上。在其中層32與34為氮化矽的情況下，蝕刻停止層36為氧化鋁(Al2 O3 )，以及在其中層32與34為氧化鋁(Al2 O3 )的情況下，蝕刻停止層36為二氧化矽(SiO2)。
參照圖4I，如圖所示，介電質層38以均勻厚度沉積在蝕刻停止層36之上。在其中蝕刻停止層36為氧化鋁的情況下，介電質層38為(例如)氮化矽，以及在其中蝕刻停止層36為二氧化矽的情況下，介電質層38將為(例如)氧化鋁。
先在參照圖4J，使用光微影蝕刻處理形成孔隙55穿過層38與36。在其中層32與34為氮化矽及蝕刻停止層36為氧化鋁(Al2 O3 )的情況下，用於層32與34的蝕刻劑為(例如)用於蝕刻氮化矽層32與34的一基於氟的蝕刻劑，此種蝕刻停止於氧化鋁層36，以及在其中層32與34為氧化鋁(Al2 O3 )及蝕刻停止層36為二氧化矽(SiO2)的情況下，用於層32與34的蝕刻劑為(例如)一基於氯的蝕刻劑或氫氧化銨，此種蝕刻停止於二氧化矽蝕刻停止層36。因此，在任一種情況下，蝕刻停止層36用作蝕刻停止，因為它以比用於蝕刻層32和34的蝕刻劑慢至少一個數量級的速率進行蝕刻。應注意到這裡源極與汲極墊結構16、20的上部分16b、20b為(例如)鈦、然後鉑、然後金(Ti/Pt/Au)的三金屬層或一Ti/Au的雙金屬層，使得源極與汲極墊結構16、18的上部分16b、20b在這處理步驟中用作蝕刻停止層，從而露出源極與汲極電極結構16、20的上部分16b、20b。
現在參照圖4K，在結構的表面上圖案化光阻層21，露出其中將在源極電極結構16與汲極電極結構20的上部分上形成金屬層22a以及其中將形成場板結構22之結構的表面的區域。因此，如圖所示，層22a使用(例如)電子束蒸鍍沉積在光阻21之上以及在由光阻21層露出的結構部分上。
再次參照圖4K，使用習知的剝離處理去除光阻21從而形成圖4L所示之結構，其中間隙37(圖4A和4B)形成在場板結構22的SCFP區域24的外邊緣或端E2與汲極電極20之間。應注意到場板結構22的上部分從源極電極結構16之上沿著介電質層38的表面延伸，並終止於SCFP區域24的外邊緣或端E2。因此，場板結構22不延伸超過閘極電極結構18與汲極電極結構20之間的一區域R。
參照圖4M，使用任何習知處理在結構之上形成如所示在區域R之上具有開口63的光阻遮罩61，以露出在區域R中部分的介電質層38的。層38的露出部分被選擇性地蝕刻掉。在其中層38為氮化矽與蝕刻停止層36為氧化鋁的情況下，用來去除介電質層38的蝕刻劑為基於氟的蝕刻劑，以及在其中層38為氧化鋁的情況下，蝕刻劑為基於氯的蝕刻劑或氫氧化銨。
接著，選擇性地去除在區域R下方的蝕刻停止層36，如圖4N所示(此處在其中層38為氮化矽的情況下使用基於氯或氫氧化銨的蝕刻劑用於一氧化鋁蝕刻停止層36或在其中蝕刻停止層38為二氧化矽及層38為氧化鋁的情況下使用一基於氟的蝕刻劑)(圖4M)；應注意到氧化鋁蝕刻停止層36的蝕刻速率比基於氟或氫氧化銨的蝕刻劑慢得多於對氮化矽層38的蝕刻速率且氯或氫氧化銨蝕刻劑比二氧化矽蝕刻停止層36慢得多於對氧化鋁層38的蝕刻速率。接著去除遮罩61，完成圖3A和3B所示的源極連接的場板場效電晶體10。
現在參照圖4J’-4L’，敘述了一種替代處理。這裡，在形成圖4I所示的結構之後，在形成孔隙55的同時形成孔隙55’，如圖4J’所示。光阻材料21此時在如圖4K’所示之結構的表面之上被圖案化為如圖4K’所示，露出其中將在源極電極結構16與汲極電極結構20的上部分上形成金屬層22a以及其中將形成場板結構22之結構的表面的區域，如圖4K’所示。因此，如圖所示，沉積層22a在光阻21之上以及在由光阻21層露出的結構部分上。接著，如圖4L’所示，去除光阻層21，完成圖4A和4B所示的源極連接的場板場效電晶體10。
在圖5A、5B、5C與5D中示出了另一種類型的SCFP FET結構10’，此處為U形SCFP，其中SCFP連接器23離開主動區域台面14。此處，在形成圖4J所示之結構之後，金屬層22a被沉積在結構之上，並且使用任何習知的剝離處理(如上面結合圖4K與4K’所敘述)如圖5A所示圖案化。應注意到SCFP結構22的上、連接器部分從源極電極結構16之上沿著介電質層38表面延伸，但在主動區域14的外側(也就是離開台面14；換句話說，SCFP結構22的SCFP連接器部分23不在半導體層14的垂直上方，圖5B)，並且終止於端27。因此，場板結構22不延伸超過閘極電極結構18與汲極電極結構20之間的一區域R。這裡，閘極18再次透過一導電通孔19a連接到閘極墊19，如圖5D所示。
還參照圖6A和6B；此處除了如上面結合圖4M和4N所述，在區域R之上形成穿過層38和34的間隙37，第二間隙37’以類似的方式與源極16和閘極18之間的間隙37同時形成，如圖5B所示。還應注意到此處使用如上面結合圖4M與4N敘述之用以形成間隙37的相同蝕刻處理，在所示之源極電極結構之間的半導體層16之上形成一額外的間隙37’(圖5A與5B)。因此，如圖5A與5B所示，間隙37與間隙37’皆終止於氮化矽層34。在這方面，形成穿過介電質層38並穿過在台面或半導體層14之上的區域中的蝕刻停止層36的間隙37’，並且間隙37’不在支持SCFP結構22的SCFP連接部分23的台面或半導體層14之外側的區域中延伸。因此，在間隙37與間隙37’之下具有層32與34堆疊的總厚度小於具有層32、34、36與38之堆疊的厚度。換句話說，間隙37與37’具有在源極16與閘極18之間減小的介電質結構之厚度以及也具有在閘極18與汲極20之間減小的介電質結構之厚度。
應該理解到根據本揭露的一種場效電晶體(FET)包括：沿著一半導體的一表面橫向設置的一第一電極結構、閘極電極結構及第二電極結構，該閘極控制在該第一電極結構與該第二電極結構之間的一載子流；一場板結構：具有連接至該第一電極結構的一端；並且具有設置在該閘極電極結構與該第二電極結構之間的一第二端，該第二端由一間隙與該第二電極結構分離；以及一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。該場效電晶體(FET)可單獨或結合地包括下述的一或多個特徵，包括：其中該場效電晶體(FET)為一源極連接的場板場效電晶體(FET)；包括在該介電質結構之一第三部分中的一第二間隙，該第二間隙係設置在該第一電極結構與該閘極電極結構之間；以及其中在該第二間隙之下的該介電質結構之第三部分比該介電質結構之該第一部分更薄；其中該介電質結構之該第一部分包含：一底層、設置在該底層上的一中間層、以及設置在該中間層上的一上層，其中該介電質層之該第二部分包含該底層之一延伸部分，其中該上層與該下層為相同材料；以及其中該中間層為不同於該上層與該下層的一材料；其中該介電質結構之該第一部分包含：一底層、設置在該底層上的一中間層、以及設置在該中間層上的一上層，其中該介電質層之該第二部分包含該底層之一延伸部分，其中該中間層為一蝕刻停止層；其中該底層與該上層對於一預定蝕刻劑的蝕刻速率至少比該中間層的蝕刻速率大一數量級；或其中對於與上述預定蝕刻劑不同的一蝕刻劑，該中間層具有一蝕刻速率，其比該底層的該蝕刻速率快。
還應該理解到根據本揭露的一種場效電晶體(FET)包括：一半導體；沿著該半導體之一表面橫向設置的源極、汲極與閘極電極結構；一介電質結構，其橫向地延伸在該半導體的該表面之上；一場板結構，其一端處連接至該源極和該汲極電極結構中的一者並且具有設置在介於該閘極電極與該源極和汲極電極結構的另一者之間的該半導體之上的一第一區域的一第二端，該場板結構的該第二端藉由一間隙與該源極和汲極電極結構的該另一者間隔；以及其中該介電質結構包含：一第一部分，其垂直設置於介於該場板結構的該第二端與該半導體之間；以及一第二端，其具有比該第一部分更薄的一厚度並且設置在該間隙之下的該半導體的該表面的一第二區域之上。該場效電晶體(FET)可單獨或結合地包括下述的一或多個特徵，包括：其中該介電質結構之該第一部分包含：一底層、設置在該底層上的一中間層、以及設置在該中間層上的一上層，其中該介電質層之該第二部分包含該底層之一延伸部分，其中該上層與該下層為相同材料，以及其中該中間層為不同於該上層與該下層的一材料；其中該介電質結構之該第一部分包含：一底層、設置在該底層上的一中間層、以及設置在該中間層上的一上層，其中該介電質層之該第二部分包含該底層之一延伸部分以及其中該中間層為一蝕刻停止層；其中該底層與該上層對於一預定蝕刻劑的蝕刻速率至少比該中間層的蝕刻速率大一數量級；其中對於與上述預定蝕刻劑不同的一蝕刻劑，該中間層具有一蝕刻速率，其比該底層的該蝕刻速率快；其中該中間層係設置為與該底層直接接觸以及該上層係設置為與該中間層直接接觸，其中該底層與該上層為相同材料；或其中該中間層為一蝕刻停止層。
還應該理解到根據本揭露的一種形成場效電晶體(FET)的方法包括：提供一結構，該結構包含：設置在一半導體的一表面上的一第一電極結構、第二電極結構以及閘極電極結構，該閘極電極結構控制該第一電極結構與該第二電極結構之間的一載子流；以及一場板結構，其連接至該第一電極結構並且設置在介於該閘極電極結構與該第二電極結構之間的一區域之上；以及一介電質結構，其在介於該第一電極結構與該第二電極結構之間的該半導體的該表面之上橫向地延伸，該介電質結構包含：一底層；一中間層，其設置為與該底層直接接觸；以及一上層，其設置為與該中間、蝕刻停止層直接接觸；其中該底層與該上層為相同材料；以及施加一第一蝕刻劑於設置於該場板結構之一邊緣與該第二電極結構之間的該介電質結構的部分，此種第一蝕刻劑去除該上層並且停止於該蝕刻停止層的一露出的部分，該蝕刻停止層在該場板結構的該外部邊緣與該第二電極結構之間產生一間隙。方法也可包括施加一第二蝕刻劑，不同於施加於蝕刻停止層的該露出的部分的該第一蝕刻劑，此種蝕刻劑去除該蝕刻停止層並停止於該底層。
還應該理解到根據本揭露的一場效電晶體(FET)包括：沿著一半導體之一表面橫向地設置的一第一電極結構、第二電極結構及第三電極結構，該第二電極結構控制在該第一電極結構與該第三電極結構之間的一載子流；一場板結構：具有連接至該第一電極結構的一端；並且具有設置在該第二電極結構與該第三電極結構之間且由一間隙與該第三電極結構分離的一第二端；以及一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。該場效電晶體(FET)也可包括特徵，該特徵包括在該介電質結構之一第三部分中的一第二間隙，該第二間隙係設置在該第一電極結構與該第二電極結構之間；以及其中在該第三間隙之下的該介電質結構之第三部分比該介電質結構之該第一部分更薄。
已經敘述了本揭露的許多實施例。然而，應該理解的是在不悖離本揭露的精神和範圍的情況下，可以進行各種修改。例如，場板可連接至一FET的汲極。因此，其它實施例係在下面所附之申請專利範圍的範圍內。
10‧‧‧源極連接的場板(SCFP)場效電晶體(FET)
10’‧‧‧SCFP FET結構
11‧‧‧基板
12‧‧‧氮化鎵(GaN)緩衝層
14‧‧‧半導體層
16‧‧‧源極電極結構
16a、18a、20a‧‧‧下部分
16b、20b‧‧‧上互連層
18‧‧‧閘極電極結構
18b‧‧‧上部分
19‧‧‧閘極墊
19a‧‧‧導電通路
20‧‧‧汲極電極結構
21‧‧‧光阻層
22‧‧‧場板結構
22a‧‧‧金屬層
23‧‧‧SCFP連接部分
24‧‧‧SCFP區域
25、R‧‧‧區域
27、E1‧‧‧端
30‧‧‧介電質結構
32、34‧‧‧介電質層
36‧‧‧蝕刻停止層
37‧‧‧間隙
37’‧‧‧第二間隙
38‧‧‧上電介質層
39、55、55’‧‧‧孔隙
61‧‧‧光阻遮罩
63‧‧‧開口
E2‧‧‧第二端
圖1A和1B是根據先前技術的一種源極連接的場板場效電晶體的一類型的簡化的示意平面與橫截面視圖；
圖2A和2B是根據先前技術的一種源極連接的場板場效電晶體的一類型的簡化的示意平面與橫截面視圖；
圖3A為根據本揭露之一源極連接的場板場效電晶體的簡化的示意性平面圖；
圖3B為圖3A之源極連接的場板場效電晶體的簡化的示意性橫截面視圖，這個橫截面係沿著圖3A中的3B-3B截取；
圖4A-4N為根據本揭露在製造圖3A和3B之源極連接的場板場效電晶體的各種階段中的簡化的示意性橫截面視圖；
圖4J’、4K’與4L’為根據本揭露的另一實施例之在製造圖3A和3B之源極連接的場板場效電晶體的各種階段中的簡化的示意性橫截面視圖；
圖5A為根據本揭露之另一類型的源極連接的場板場效電晶體的簡化的示意性平面圖；
圖5B為圖5A之源極連接的場板場效電晶體的簡化的示意性橫截面視圖，這個橫截面係沿著圖5A中的5B-5B截取；
圖5C為圖5A之源極連接的場板場效電晶體的簡化的示意性橫截面視圖，這個橫截面係沿著圖5A中的5C-5C截取；
圖5D為圖5A之源極連接的場板場效電晶體的簡化的示意性橫截面視圖，這個橫截面係沿著圖5A中的5D-5D截取；以及
圖6A-6B為根據本揭露在製造圖5A和5B之源極連接的場板場效電晶體的各種階段中的簡化的示意性橫截面視圖。
在各種圖式中相似的元件編號表示相似的元件。

Claims (18)

  1. 一種場效電晶體(FET)，其包含： 沿著一半導體之一表面橫向設置的一第一電極結構、閘極電極結構及第二電極結構，該閘極控制在該第一電極結構與該第二電極結構之間的一載子流； 一場板結構：具有連接至該第一電極結構的一端；並且具有設置在該閘極電極結構與該第二電極結構之間的一第二端，該第二端由一間隙與該第二電極結構分離；以及 一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。
  2. 如請求項1所述之場效電晶體(FET)，其中該場效電晶體(FET)為一源極連接的場板場效電晶體(FET)。
  3. 如請求項1所述之場效電晶體(FET)，包括在該介電質結構之一第三部分中的一第二間隙，該第二間隙係設置在該第一電極結構與該閘極電極結構之間；以及其中在該第二間隙之下的該介電質結構之第三部分比該介電質結構之該第一部分更薄。
  4. 如請求項1所述之場效電晶體(FET)，其中該介電質結構之該第一部分包含：一底層；設置在該底層上的一中間層；以及設置在該中間層上的一上層；其中該介電質層之該第二部分包含該底層之一延伸部分；其中該上層與該下層為相同材料；以及其中該中間層為不同於該上層與該下層的一材料。
  5. 如請求項1所述之場效電晶體(FET)，其中該介電質結構之該第一部分包含：一底層；設置在該底層上的一中間層；以及設置在該中間層上的一上層；其中該介電質層之該第二部分包含該底層之一延伸部分；其中該中間層為一蝕刻停止層。
  6. 如請求項5所述之FET，其中該底層與該上層對於一預定蝕刻劑的蝕刻速率至少比該中間層的蝕刻速率大一數量級。
  7. 如請求項5所述之FET，其中對於與上述預定蝕刻劑不同的一蝕刻劑，該中間層具有一蝕刻速率，其比該底層的該蝕刻速率快。
  8. 一種場效電晶體(FET)，其包含： 一半導體； 沿著該半導體之一表面橫向設置的源極、汲極與閘極電極結構； 一介電質結構，其橫向地延伸在該半導體的該表面之上； 一場板結構，其一端處連接至該源極和該汲極電極結構中的一者並且具有設置在介於該閘極電極與該源極和汲極電極結構的另一者之間的該半導體之上的一第一區域的一第二端，該場板結構的該第二端藉由一間隙與該源極和汲極電極結構的該另一者間隔；以及 其中該介電質結構包含： 一第一部分，其垂直設置於介於該場板結構的該第二端與該半導體之間；以及 一第二端，其具有比該第一部分更薄的一厚度並且設置在該間隙之下的該半導體的該表面的一第二區域之上。
  9. 如請求項8所述之場效電晶體(FET)，其中該介電質結構之該第一部分包含：一底層；設置在該底層上的一中間層；以及設置在該中間層上的一上層；其中該介電質層之該第二部分包含該底層之一延伸部分；其中該上層與該下層為相同材料；以及其中該中間層為不同於該上層與該下層的一材料。
  10. 如請求項8所述之場效電晶體(FET)，其中該介電質結構之該第一部分包含：一底層；設置在該底層上的一中間層；以及設置在該中間層上的一上層；其中該介電質層之該第二部分包含該底層之一延伸部分；其中該中間層為一蝕刻停止層。
  11. 如請求項10所述之FET，其中該底層與該上層對於一預定蝕刻劑的蝕刻速率至少比該中間層的蝕刻速率大一數量級。
  12. 如請求項10所述之FET，其中對於與上述預定蝕刻劑不同的一蝕刻劑，該中間層具有一蝕刻速率，其比該底層的該蝕刻速率快。
  13. 如請求項9所述之場效電晶體(FET)，其中該中間層係設置為與該底層直接接觸；以及該上層係設置為與該中間層直接接觸；其中該底層與該上層為相同材料。
  14. 如請求項13所述之場效電晶體(FET)，其中該中間層為一蝕刻停止層。
  15. 一種形成場效電晶體(FET)的方法，其包含： 提供一結構，該結構包含： 設置在一半導體的一表面上的一第一電極結構、第二電極結構以及閘極電極結構，該閘極電極結構控制該第一電極結構與該第二電極結構之間的一載子流；以及一場板結構，其連接至該第一電極結構並且設置在介於該閘極電極結構與該第二電極結構之間的一區域之上；以及一介電質結構，其在介於該第一電極結構與該第二電極結構之間的該半導體的該表面之上橫向地延伸，該介電質結構包含：一底層；一中間層，其設置為與該底層直接接觸；以及一上層，其設置為與該中間、蝕刻停止層直接接觸；其中該底層與該上層為相同材料；以及 施加一第一蝕刻劑於設置於該場板結構之一邊緣與該第二電極結構之間的該介電質結構的部分，此種第一蝕刻劑去除該上層並且停止於該蝕刻停止層的一露出的部分，該蝕刻停止層在該場板結構的該外部邊緣與該第二電極結構之間產生一間隙。
  16. 如請求項15所述之方法，包括施加一第二蝕刻劑，不同於施加於蝕刻停止層的該露出的部分的該第一蝕刻劑，此種蝕刻劑去除該蝕刻停止層並停止於該底層。
  17. 一種場效電晶體(FET)，其包含： 沿著一半導體之一表面橫向地設置的一第一電極結構、第二電極結構及第三電極結構，該第二電極結構控制在該第一電極結構與該第三電極結構之間的一載子流； 一場板結構：具有連接至該第一電極結構的一端；並且具有設置在該第二電極結構與該第三電極結構之間且由一間隙與該第三電極結構分離的一第二端；以及 一介電質結構，其設置在該半導體之上，具有：設置在該場板結構之該第二端之下的一第一部分；以及在該間隙之下的一第二、較薄部分。
  18. 如請求項17所述之場效電晶體(FET)，包括在該介電質結構之一第三部分中的一第二間隙，該第二間隙係設置在該第一電極結構與該第二電極結構之間；以及其中在該第三間隙之下的該介電質結構之第三部分比該介電質結構之該第一部分更薄。
TW107134921A 2017-10-24 2018-10-03 具有低電容場板結構的電晶體 TWI690082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/791,771 2017-10-24
US15/791,771 US10720497B2 (en) 2017-10-24 2017-10-24 Transistor having low capacitance field plate structure

Publications (2)

Publication Number Publication Date
TW201931606A true TW201931606A (zh) 2019-08-01
TWI690082B TWI690082B (zh) 2020-04-01

Family

ID=63966119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134921A TWI690082B (zh) 2017-10-24 2018-10-03 具有低電容場板結構的電晶體

Country Status (9)

Country Link
US (2) US10720497B2 (zh)
EP (1) EP3635790A1 (zh)
JP (1) JP7069308B2 (zh)
KR (2) KR102488192B1 (zh)
CN (1) CN110785854A (zh)
AU (1) AU2018354011B2 (zh)
IL (2) IL294240B2 (zh)
TW (1) TWI690082B (zh)
WO (1) WO2019083706A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
US20220336649A1 (en) * 2021-04-15 2022-10-20 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
KR20230138822A (ko) * 2022-03-24 2023-10-05 삼성전자주식회사 파워 소자 및 그 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7554154B2 (en) * 2006-07-28 2009-06-30 Alpha Omega Semiconductor, Ltd. Bottom source LDMOSFET structure and method
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
CN101232045A (zh) 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
JP5134378B2 (ja) 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ
JP2011192719A (ja) 2010-03-12 2011-09-29 Panasonic Corp 窒化物半導体装置
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
WO2013071699A1 (zh) 2011-11-18 2013-05-23 中国科学院苏州纳米技术与纳米仿生研究所 一种iii族氮化物hemt器件
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
CN103367444A (zh) * 2012-03-30 2013-10-23 万国半导体股份有限公司 顶部漏极横向扩散金属氧化物半导体
US9024324B2 (en) 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9425267B2 (en) * 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
US9082722B2 (en) * 2013-03-25 2015-07-14 Raytheon Company Monolithic integrated circuit (MMIC) structure and method for forming such structure
US10566429B2 (en) * 2013-08-01 2020-02-18 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
CN103367403B (zh) * 2013-08-01 2019-10-08 苏州能讯高能半导体有限公司 半导体器件及其制造方法
JP6240460B2 (ja) 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
US8980759B1 (en) 2014-05-22 2015-03-17 Hrl Laboratories, Llc Method of fabricating slanted field-plate GaN heterojunction field-effect transistor
US20150357206A1 (en) 2014-06-06 2015-12-10 Raytheon Company Use of an etch stop in the mim capacitor dielectric of a mmic
JP6368197B2 (ja) * 2014-08-29 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI762486B (zh) * 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
WO2017210235A1 (en) * 2016-06-01 2017-12-07 Efficient Power Conversion Corporation Multi-step surface passivation structures and methods for fabricating same
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US11038030B2 (en) 2021-06-15
AU2018354011B2 (en) 2021-06-10
IL294240B2 (en) 2023-09-01
JP7069308B2 (ja) 2022-05-17
IL271277B (en) 2022-08-01
US20190123150A1 (en) 2019-04-25
WO2019083706A1 (en) 2019-05-02
KR102488192B1 (ko) 2023-01-12
KR20200066605A (ko) 2020-06-10
IL294240A (en) 2022-08-01
AU2018354011A1 (en) 2019-12-12
JP2021500744A (ja) 2021-01-07
US20200243652A1 (en) 2020-07-30
IL271277A (en) 2020-01-30
IL294240B1 (en) 2023-05-01
KR20220066207A (ko) 2022-05-23
CN110785854A (zh) 2020-02-11
US10720497B2 (en) 2020-07-21
EP3635790A1 (en) 2020-04-15
TWI690082B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
TWI697124B (zh) 場效電晶體的電極結構
US11038030B2 (en) Transistor having low capacitance field plate structure
US6717192B2 (en) Schottky gate field effect transistor
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
TWI725433B (zh) 半導體裝置的製作方法
JP2016522982A (ja) モノリシック集積回路（ｍｍｉｃ）構造およびかかる構造を形成することに関する方法
US20150194494A1 (en) Field-effect transistor for high voltage driving and manufacturing method thereof
TWI373843B (en) Semiconductor devices having improved field plates
TWI521641B (zh) 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法
US20150102490A1 (en) Semiconductor device having an airbridge and method of fabricating the same
JPH05275373A (ja) 化合物半導体装置の製造方法
US11688773B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20200357644A1 (en) Semiconductor device manufacturing method
TWI850334B (zh) 半導體裝置之製造方法及半導體裝置
WO2021182524A1 (ja) 半導体デバイス及び半導体デバイスを製造する方法
TWM623644U (zh) 半導體裝置
KR20230028871A (ko) 질화물계 고 전자 이동도 트랜지스터 및 그 제조 방법
JPH0574817A (ja) 半導体装置の製造方法
JP2002246559A (ja) 電界効果半導体装置の製造方法
JPS62243359A (ja) 化合物半導体装置
JPH05152338A (ja) 化合物半導体装置
JPH06244214A (ja) 半導体装置の製造方法