TW201925802A - 半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置 - Google Patents
半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置 Download PDFInfo
- Publication number
- TW201925802A TW201925802A TW107128290A TW107128290A TW201925802A TW 201925802 A TW201925802 A TW 201925802A TW 107128290 A TW107128290 A TW 107128290A TW 107128290 A TW107128290 A TW 107128290A TW 201925802 A TW201925802 A TW 201925802A
- Authority
- TW
- Taiwan
- Prior art keywords
- film member
- socket
- wafer
- semiconductor test
- tracking
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0458—Details related to environmental aspects, e.g. temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明涉及一種形成於半導體測試插座,而執行插座的壽命管理、掌握庫存、被測設備有關資訊及位置掌握等歷史管理,獲得準確的資料,而能夠正確地判斷插座的交替時點的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置。根據本發明提供一種半導體測試插座的歷史管理墊,設置在由插座主體和插座框形成的半導體測試插座的所述插座框的外廓一側,包括:塑膜部件,具有絕緣性,由厚度方向形成有多個電極部;導引膜部件,形成於所述塑膜部件的上部,導引將追蹤晶片安裝在所述塑膜部件並支撐;追蹤晶片(tracking chip),與所述塑膜部件的電極部的上端部可通電地連接;及固定構件,用於將所述追蹤晶片堅固地固定在所述導引膜部件,並且,使得從與所述電極部對應的位置形成的插座框的孔突出的所述電極部的下端部與插座印刷電路板的焊盤連接。
Description
本發明涉及半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置,更詳細地涉及一種形成於半導體測試插座,而執行插座的壽命管理、掌握庫存、被測設備有關資訊及位置掌握等歷史管理,獲得準確的資料,而能夠正確地判斷插座的交替時點的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置。
一般而言,半導體封裝製造製程大致分為前工序、後工序和測試工序。前工序稱為製造(FAB; fabrication)工序,是在單晶體矽材質的晶圓上形成積體電路的工序。後工序也被稱為組裝(Assembly)工序,將所述晶圓分離為各個晶片,並在晶片上連接導電性的引線(lead)或焊球(ball),而使得能夠與外部裝置進行電性信號連接,並將晶片使用從外部環境進行保護的環氧樹脂等樹脂成型(Molding),而形成積體電路封裝(被測設備)的工序。測試工序是測試所述積體電路封裝是否正常地工作而選別良品和不良品的工序。
適用於所述測試工序的核心部件中的一個就是插座。所述插座是安裝在與積體電路測試用檢驗器(Tester)電性地連接的印刷電路板(Printed Circuit Board; PCB),起到將所述檢驗器與處理器(Handler)電性、機械性地進行連接的作用。在此,所述插座的插針(Contact pin)起到將所述積體電路封裝的引線(lead)與所述印刷電路板的端子電性地連接的作用。
檢驗器產生為測試要在插座內積存的積體電路封裝的電性信號,並輸出至所述積體電路封裝後,利用經過積體電路封裝輸入的電性信號,測試所述積體電路封裝是否正常地工作。結果,將所述積體電路封裝決定為良品或不良品。
處理器是在插座上自動堆積積體電路封裝後,根據所述檢驗器的測試結果將積體電路封裝從所述插座引出,選別為良品後不良品後進行配置。
並且,最近隨著積體電路的高速化、高功能化及為提高生產性的同時測試被測設備(DUT: Device Under Test)的增加等,使得檢驗器的價格較貴。為了有效地使用此類高價的檢驗器,選擇使用適當的插座及插座的壽命管理尤為重要。
在大量的封裝檢測中,如果插座的壽命用盡,而使得插座的性能低下,發生將優質的半導體封裝處理為不良的情況逐漸增加,而到更換新的插座為止持續很高的不良率。並且,每當發生不良插座,為了更換需要停止高價的檢驗器和處理器,而使得測試的效率降低,結果對生產收益率也產生影響。
為了防止上述情況,半導體製造商在插座到達一定的使用次數即臨界使用次數時,更換新的插座,而防止上述的逐漸性的不良率增加,並且,掌握所述鄰接使用次數和良品數、不良品數,而管理適當的交替時點。並且,所述更換的插座在清洗後經過檢測再使用。
目前半導體製造商掌握如上述的臨界使用次數、良品數、不良品數的方法如下。第一種方法,在插座主體部記錄最初使用日期等,並掌握從該時間經過的時間,而演算大概的使用次數,但,該方法無法演算準確的資料,並且,無法掌握全部的使用次數、良品數、不良數等必要的事項。第二種方法,檢驗器或處理器記憶各個插座處理的資料的方式。但,該方法在插座的位置被變更時,無法辨識變更的插座的位置,而無法掌握準確的資料,並且,對於通過上述的洗滌作業等再生作業後再使用的插座無法掌握使用次數。
解決課題: 從而,為了解決上述的現有的問題點,本發明的目的為提供一種形成於半導體測試插座,執行插座的壽命管理、庫存掌握、被測設備有關資訊及位置掌握等歷史管理,而能夠獲得準確的資料的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置。
並且,本發明的另一目的為提供一種能夠準確地判斷插座的交替時點,而能夠防止因插座發生的測試判斷不良,並且,通過準確的交替時點的預測,能夠在停止運行期更換插座,從而,保持生產收益率的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置。
本發明要解決的技術問題並非限定於上述言及的,所述技術領域的一般技藝人士應當理解未言及的其他要解決的技術問題。
本發明的技術方案在於: 根據為實現上述本發明的目的及其他特徵的本發明的第1觀點,提供一種半導體測試插座的歷史管理墊,設置在由插座主體和插座框形成的半導體測試插座的所述插座框的外廓一側,包括:塑膜部件,具有絕緣性,由厚度方向形成有多個電極部;導引膜部件,形成於所述塑膜部件的上部,導引將追蹤晶片安裝在所述塑膜部件並支撐;追蹤晶片(tracking chip),與所述塑膜部件的電極部的上端部可通電地連接;及固定構件,用於將所述追蹤晶片堅固地固定在所述導引膜部件,並且,通過在與所述電極部對應的位置形成的插座框的孔,使得所述電極部的下端部與插座印刷電路板的焊盤連接。
根據本發明的第一觀點,所述插座主體為包括在絕緣性彈性物質內分佈有多個導電性粒子的導電部和支撐各個導電部並將與相互鄰接的導電部的電性接觸進行切斷的絕緣性支撐部的彈性導電板。
根據本發明的第一觀點,所述電極部為在絕緣性彈性物質內由厚度方向排列多個導電性粒子而形成導電通路的彈性電極部。
根據本發明的第一觀點,所述導引膜部件包括:焊球導引膜部件,形成有為排列所述追蹤晶片的焊球的位置矯正用孔;及晶片導引膜部件,形成有用於導引並支撐所述追蹤晶片的晶片導引孔。
根據本發明的第一觀點,所述固定構件是由覆蓋所述追蹤晶片的覆蓋膜形成。
根據本發明的第一觀點,所述固定構件由固定所述追蹤晶片的粘合劑或矽膠形成。
根據本發明的第二觀點,提供一種半導體測試插座的歷史管理墊的製造方法,包括:第1步驟,在半導體測試插座的插座框的外廓一側形成包括用於使得追蹤晶片的電極焊球與形成於插座印刷電路板的焊盤電極通電的多個電極部的絕緣性的塑膜部件;第2步驟,將形成有與所述電極部排列的導引孔的焊球導引膜部件附著在所述塑膜部件的上面;第3步驟,將形成有用於導引追蹤晶片的晶片導引孔的晶片導引膜部件附著在所述焊球導引膜部件的上面;第4步驟,將追蹤晶片通過所述晶片導引膜部件的晶片導引孔導引,並將該追蹤晶片的焊球通過所述焊球導引膜部件的導引孔連接於所述塑膜部件的電極部;及第5步驟,在所述塑膜部件上固定所述追蹤晶片。
根據本發明的第二觀點,所述第1步驟是將形成有多個電極部的絕緣性的塑膜部件附著在外廓上形成有與所述電極部相應的孔的插座框而形成。
根據本發明的第二觀點,所述第1步驟是分別設置形成有電極部形成用孔的塑膜部件和在外廓上形成有與所述電極部形成用孔對應的孔的插座框,並將所述塑膜部件100附著在插座框形成一體化後,在所述電極部形成用孔和所述插座外殼的孔將電極部充電而形成。
根據本發明的第二觀點,所述第5步驟是在包括所述追蹤晶片的上部的周邊附著覆蓋膜而進行固定。
根據本發明的第二觀點,所述第5步驟是將所述追蹤晶片通過粘合劑或矽膠進行固定。
根據本發明的第三觀點,提供一種半導體測試插座的歷史管理墊的製造方法, 第1步驟,設置形成有多個電極部的絕緣性的塑膜部件;第2步驟,將形成有與所述電極部排列的導引孔的焊球導引膜部件附著在所述塑膜部件的上面;第3步驟,將形成有為導引追蹤晶片的晶片導引孔的晶片導引膜部件附著在所述焊球導引膜部件的上面;第4步驟,通過所述晶片導引膜部件的晶片導引孔導引追蹤晶片,並將該追蹤晶片的焊球通過所述焊球導引膜部件的導引孔連接於所述塑膜部件的電極部;第5步驟,在所述塑膜部件上固定所述追蹤晶片;及第6步驟,在形成有與所述電極部相應的孔的半導體測試插座的插座框的外廓一側附著完成至所述第5步驟的程序的塑膜部件。
根據本發明的第三觀點,所述第5步驟是在包括所述追蹤晶片的上部的周邊附著覆蓋膜而進行固定。
根據本發明的第三觀點,所述第5步驟是將所述追蹤晶片通過粘合劑或矽膠進行固定。
根據本發明的第四觀點,提供一種半導體測試裝置, 包括:在外廓上形成有請求項1至6中的某一項的歷史管理墊的插座框;及形成於所述追蹤晶片的上部,而在半導體測試插座的測試時按壓所述追蹤晶片地構成的插座導引部件。
本發明的附加性的目的、特徵及優點將通過如下的詳細的說明和參照附圖能夠更加明確地理解。
在詳細說明本發明之前,應當理解本發明可進行各種變更並進行各種實施例,如下說明並在附圖中圖示的示例並非為了將本發明限定於特定的實施形態,而是包括屬於本發明的思想及技術範圍的所有變更、均等物至代替物。
言及某個構成要素與其他構成要素「連接」或「結合」時應當理解為與該其他構成要素直接性地連接或結合,但,也可在中間形成有其他構成要素。相反,言及某個構成要素與其他構成要素「直接連接」或「直接結合」時應當理解為在中間不存在其他構成要素。
在本說明書中使用的術語只是為了說明特定的實施例而使用,並非為了限定本發明。單數的表現只要在文脈上未明確地另定義,包括複數的表現。在本說明書中「包括」或「具有」等術語是為了指定說明書中記載的特徵、數值、步驟、動作、構成要素、部件或其組合的存在,並非為了事先排除一個或其以上的其他特徵或數位、步驟、動作、構成要素、部件或其組合的存在或附加可能性。
並且,在說明書中記載的「…部」、「…單元」、「…模組」等術語是指處理至少一個功能或動作的單位,其可通過硬體或軟體或硬體和軟體的結合體現。
並且,參照附圖進行說明時,與附圖符號無關地,對於相同的構成要素賦予相同的參照符號,並省略對其重複的說明。在說明本發明時,關於有關的公知技術的詳細說明不必要地混淆本發明的要旨時,省卻對其詳細的說明。
以下參照附圖詳細說明根據本發明的優選實施例的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置。
首先,參照圖1和圖2詳細說明根據本發明的半導體測試插座的歷史管理墊。圖1為表示形成有根據本發明的半導體測試插座的歷史管理墊的測試插座的附圖;圖2為表示根據本發明的半導體測試插座的歷史管理墊的構成的附圖;圖3為表示在根據本發明的半導體測試插座形成有為按壓歷史管理墊的插座導引件的構成的附圖。
如圖1至圖3所示,根據本發明的半導體測試插座的歷史管理墊(P)形成於形成有為電性地接通被測設備的引線(lead)與插座印刷電路板(PCB)的端子之間的插座主體(C,彈性導電板或測試探針主體)的半導體測試插座的插座框200的外廓一側,包括:由厚度方向(上下方向) 形成有可通電的多個電極部110的絕緣性的塑膜部件(mold film member)100;形成有使得所述電極部110的下端部(凸塊)111貫通的多個孔210,並在上面附著所述塑膜部件100的絕緣性的插座框200;形成於所述塑膜部件100的上部,通過下述的追蹤晶片400與所述塑膜部件100的電極部110可通電地接通,而將追蹤晶片400安置在該塑膜部件100,由此,提供追蹤晶片400的接觸穩定性的導引膜部件300;通過所述導引膜部件300與所述塑膜部件100的電極部110可通電地連接的追蹤晶片(tracking chip)400;及用於將所述追蹤晶片400堅固地固定在所述導引膜部件300的固定構件500。
在上述中插座主體將被測設備端子與測試裝置(插座印刷電路板)的焊盤之間電性地連接,其可為具有彈性的彈性導電板或測試探針主體。
只是,從吸收機械性的衝擊或變形而能夠柔和地連接這一點講,優選地,為彈性導電板。該彈性導電板由在絕緣性彈性物質內分佈有多個導電性粒子的導電部和支撐各個導電部,並切斷與相互鄰接的導電部的電性連接的絕緣性支撐部構成。
優選地,所述塑膜部件100由聚醯亞胺(polyimid)形成,但,並非限定於此,只要能夠穩定地形成電極部110的絕緣性(不導體)的材質利用任何材質皆可。
所述塑膜部件100的電極部110將形成於所述追蹤晶片400的焊球420與形成於插座印刷電路板10的焊盤電極11(參照圖3)可通電地連接。
在此,優選地,所述塑膜部件100的電極部110由在矽等絕緣性彈性物質內由厚度方向排列分佈多個導電性粒子而形成導電通路的彈性電極部形成。優選如上述的彈性電極部的原因是在被測設備的測試時與被測設備的測試動作連動,通過插座導引部件(G)(參照圖3)按壓半導體測試插座的歷史管理墊的追蹤晶片400的上部時,電極部110將被彈性變形而能夠與焊盤電極柔和地連接。
但,所述塑膜部件100的電極部110只要是能夠將所述追蹤晶片400的焊球420與插座印刷電路板10的焊盤電極11之間通電的構成,並非特別限定。
並且,所述插座框200是為了在測試用橡膠插座或測試探針用插座等支撐彈性導電板或測試探針主體並整列插座,由不銹鋼或聚醯亞胺(polyimid)等材質形成,本發明中在該插座框(200)的外廓某一側附著所述歷史管理墊 (P)。
其次,所述導引膜部件300包括:在與所述追蹤晶片400的焊球420對應的位置形成有多個位置矯正用孔311的焊球導引膜部件310;及形成有用於導引所述追蹤晶片400的本體410的晶片導引孔321的晶片導引膜部件320。
形成包括上述的焊球導引膜部件310和晶片導引膜部件320的導引膜部件300,從而,有助於追蹤晶片400的接觸穩定性。
並且,所述追蹤晶片(tracking chip)400被設計成能夠獲得插座的庫存掌握和壽命及被測設備的資訊等插座的歷史管理和測試有關資訊等資料,對於上述的追蹤晶片的詳細的構成可通過公知的方法設計,為了明確本發明的物件,省略對其的詳細說明。
然後,用於將所述追蹤晶片400固定在所述導引膜部件300的固定構件只要是能夠固定所述導引膜部件300和追蹤晶片400的構成並非特別限定。
例如,如圖所示,所述固定構件可由在追蹤晶片400的上部(詳細地與導引膜部件300的晶片導引膜部件320的上部一同)覆蓋附著的覆蓋膜500構成。並且,作為另一例所述固定構件可利用粘合劑或矽樹脂等而固定追蹤晶片400。
如上述地構成的根據本發明的半導體測試插座的歷史管理墊在使得所述塑膜部件100的電極部110向下部裸露地形成有貫通孔的半導體測試插座的插座框(S)的外廓附著固定。
下面參照圖4和圖5詳細說明根據本發明的一實施例的半導體測試插座的歷史管理墊的製造方法。圖4及圖5為將根據本發明的一實施例的半導體測試插座的歷史管理墊的製造程序圖示化表示的工序圖。在下面的半導體測試插座的歷史管理墊的製造程序的說明中,對於與在所述半導體測試插座的歷史管理墊的說明中記述的構成要素相同的構成要素賦予相同符號和記號,並且,為了簡單化發明的說明,省卻反覆的說明。
如圖4和圖5所示,根據本發明的一實施例的半導體測試插座的歷史管理墊的製造方法,包括:第1步驟圖4的a,在半導體測試插座的插座框200的外廓的某一側形成有用於使得追蹤晶片400的焊球420與插座印刷電路板的焊盤電極11通電的孔210的插座框200上附著絕緣性的塑膜部件100而形成多個電極部110;第2步驟,將形成有與所述電極部110排列的位置矯正用孔或導引孔311的焊球導引膜部件310附著在所述塑膜部件100的上面;第3步驟,將形成有用於導引下述追蹤晶片400的晶片導引孔321的晶片導引膜部件320附著在所述焊球導引膜部件310的上面;第4步驟,將追蹤晶片400通過所述晶片導引膜部件320的晶片導引孔321導引,並使得該追蹤晶片400的焊球通過所述焊球導引膜部件310的位置矯正用孔311位於所述塑膜部件100的電極部110;及第5步驟,將所述追蹤晶片400進行固定。
所述第1步驟可由如下兩個方式構成。
所述第1步驟的第一個方式為,將在電極部110形成用孔101形成有電極部110的絕緣性的塑膜部件100(圖4的(a-1))附著在外廓上形成有與所述電極部110對應的孔210的插座框200 (圖4的(a-1')),而使得在插座框200形成有導電部的絕緣性的塑膜部件100形成一體化 (圖4的(a-3))。
所述第1步驟的第二個方式為,如圖4的a-2所示,分別設置形成有電極部形成用孔101的塑膜部件100和在外廓上形成有與所述電極部形成用孔101對應的孔210的插座框200,並將所述塑膜部件100附著在插座框200形成一體化後,在兩個孔101,210部分將電極部110充電而形成 (圖4的(a-3))。
所述塑膜部件100例如由聚醯亞胺材質形成,所述插座框200可由不銹鋼材質形成。
所述電極部110的下端部從插座框200的下面一定程度突出 (即形成凸塊111)而形成。
優選地,所述電極部110是例如在矽樹脂等絕緣性彈性物質內由厚度方向排列分佈多個導電性粒子而形成導電通路的彈性電極部形成。
然後,所述第2步驟(焊球導引膜部件形成步驟)、第3步驟(晶片導引膜部件形成步驟)及第4步驟(追蹤晶片安裝步驟)是在安裝追蹤晶片400時將該追蹤晶片400的焊球的位置排列而導引追蹤晶片400並穩定地支撐,由此,使得追蹤晶片400穩定地接觸。
然後,所述第5步驟是固定追蹤晶片400的步驟,只要是能夠固定所述追蹤晶片的方法並非特別地限定。
例如,所述第5步驟是在追蹤晶片400和晶片導引膜部件320的上部附著覆蓋膜500而固定,作為另一例,也可利用粘合劑或矽膠等固定追蹤晶片400。
並且,作為又另一實施例,還可執行如下方法:在上述說明的電極部110形成用孔101上形成有電極部110的絕緣性的塑膜部件100上(附圖4的(a-1))適用所述第2步驟至第5步驟製造歷史管理墊(P)後,將其附著在插座框200的外廓。通過如上述的實施例,可事先製造歷史管理墊(P),從而,能夠提高作業生產性。
形成於如上述的本發明半導體測試插座,而執行插座的壽命管理、庫存掌握、被測設備的有關資訊及位置掌握等歷史管理,獲得準確的資料,並準確地判斷插座的交替時點,而能夠預防因插座而將優質的被測設備處理為不良的情況。
並且,本發明通過預測插座的準確的交替時點,而能夠在停止運行期更換插座,由此,能夠防止對生產收益率產生影響。
在本說明書中說明的實施例和附圖只是示例性地說明本發明中包含的技術性思想的一部分。從而,本說明書中公開的實施例並非為了限定本發明的技術思想,而是為了對其進行說明,因此,上述的實施例並非限定本發明的技術思想的範圍。所屬技術領域的技藝人士在本發明的說明書和附圖中包含的技術思想的範圍內容易地類推的變形例和詳細的實施例均屬於本發明的權利範圍。
本發明的有益效果在於: 根據本發明的半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置,提供如下的效果。 第一,本發明形成於半導體測試插座,而進行插座的壽命管理、庫存掌握、被測設備有關資訊及位置掌握等歷史管理,從而,獲得準確的資料。 第二,本發明能夠準確判斷插座的交替時點,而能夠防止因插座而將優質的被測設備處理為不良的情況。 第三,本發明能夠預測插座的準確的交替時點,從而,能夠在停止運行期更換插座,防止對於生產收益率產生影響。
本發明的效果並非限定於上述言及的,所述技術領域的一般技藝人士應當理解未言及的其他要解決的技術問題。
10‧‧‧插座印刷電路板
11‧‧‧焊盤電極
100‧‧‧塑膜部件
101、210‧‧‧孔
110‧‧‧電極部
200‧‧‧插座框
300‧‧‧導引膜部件
310‧‧‧焊球位置確保用膜部件
311‧‧‧焊球位置矯正用孔
320‧‧‧晶片導引用膜部件
321‧‧‧晶片導引孔
400‧‧‧追蹤晶片
410‧‧‧本體
420‧‧‧焊球
C‧‧‧插座主體(彈性導電板或測試探針主體)
G‧‧‧插座導引部件
P‧‧‧歷史管理墊
圖1為表示根據本發明的包括半導體測試插座的歷史管理墊的測試插座的附圖; 圖2為表示根據本發明的半導體測試插座的歷史管理墊的構成的附圖; 圖3為表示在根據本發明的半導體測試插座上有為按壓歷史管理墊的插座導引件的構成的附圖; 圖4為將根據本發明的一實施例的半導體測試插座的歷史管理墊的製造程序圖示化而表示的工序圖; 圖5為圖4的工序後執行的工序圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
Claims (15)
- 一種半導體測試插座的歷史管理墊,其中 設置在由插座主體和插座框形成的半導體測試插座的所述插座框的外廓一側,包括:塑膜部件,具有絕緣性,由厚度方向形成有多個電極部;導引膜部件,形成於所述塑膜部件的上部,導引將追蹤晶片安裝在所述塑膜部件並支撐;追蹤晶片(tracking chip),與所述塑膜部件的電極部的上端部可通電地連接;及固定構件,用於將所述追蹤晶片堅固地固定在所述導引膜部件,並且,通過在與所述電極部對應的位置形成的插座框的孔,使得所述電極部的下端部與插座印刷電路板的焊盤連接。
- 根據請求項1之半導體測試插座的歷史管理墊,其中 所述插座主體為包括在絕緣性彈性物質內分佈有多個導電性粒子的導電部和支撐各個導電部並將與相互鄰接的導電部的電性接觸進行切斷的絕緣性支撐部的彈性導電板。
- 根據請求項1之半導體測試插座的歷史管理墊,其中 所述電極部為在絕緣性彈性物質內由厚度方向排列多個導電性粒子而形成導電通路的彈性電極部。
- 根據請求項1之半導體測試插座的歷史管理墊,其中 所述導引膜部件包括: 焊球導引膜部件,形成有為排列所述追蹤晶片的焊球的位置矯正用孔;及 晶片導引膜部件,形成有用於導引並支撐所述追蹤晶片的晶片導引孔。
- 根據請求項1之半導體測試插座的歷史管理墊,其中 所述固定構件是由覆蓋所述追蹤晶片的覆蓋膜形成。
- 根據請求項1之半導體測試插座的歷史管理墊,其中 所述固定構件由固定所述追蹤晶片的粘合劑或矽膠形成。
- 一種半導體測試插座的歷史管理墊的製造方法,其中包括: 第1步驟,在半導體測試插座的插座框的外廓一側形成包括用於使得追蹤晶片的電極焊球與形成於插座印刷電路板的焊盤電極通電的多個電極部的絕緣性的塑膜部件; 第2步驟,將形成有與所述電極部排列的導引孔的焊球導引膜部件附著在所述塑膜部件的上面; 第3步驟,將形成有用於導引追蹤晶片的晶片導引孔的晶片導引膜部件附著在所述焊球導引膜部件的上面; 第4步驟,將追蹤晶片通過所述晶片導引膜部件的晶片導引孔導引,並將該追蹤晶片的焊球通過所述焊球導引膜部件的導引孔連接於所述塑膜部件的電極部;及 第5步驟,在所述塑膜部件上固定所述追蹤晶片。
- 根據請求項7之半導體測試插座的歷史管理墊的製造方法,其中 所述第1步驟是將形成有多個電極部的絕緣性的塑膜部件附著在外廓上形成有與所述電極部相應的孔的插座框而形成。
- 根據請求項7之半導體測試插座的歷史管理墊的製造方法,其中 所述第1步驟是分別設置形成有電極部形成用孔的塑膜部件和在外廓上形成有與所述電極部形成用孔對應的孔的插座框,並將所述塑膜部件100附著在插座框形成一體化後,在所述電極部形成用孔和所述插座外殼的孔將電極部充電而形成。
- 根據請求項7之半導體測試插座的歷史管理墊的製造方法,其中 所述第5步驟是在包括所述追蹤晶片的上部的周邊附著覆蓋膜而進行固定。
- 根據請求項7之半導體測試插座的歷史管理墊的製造方法,其中 所述第5步驟是將所述追蹤晶片通過粘合劑或矽膠進行固定。
- 一種半導體測試插座的歷史管理墊的製造方法,其中 第1步驟,設置形成有多個電極部的絕緣性的塑膜部件; 第2步驟,將形成有與所述電極部排列的導引孔的焊球導引膜部件附著在所述塑膜部件的上面; 第3步驟,將形成有為導引追蹤晶片的晶片導引孔的晶片導引膜部件附著在所述焊球導引膜部件的上面; 第4步驟,通過所述晶片導引膜部件的晶片導引孔導引追蹤晶片,並將該追蹤晶片的焊球通過所述焊球導引膜部件的導引孔連接於所述塑膜部件的電極部; 第5步驟,在所述塑膜部件上固定所述追蹤晶片;及 第6步驟,在形成有與所述電極部相應的孔的半導體測試插座的插座框的外廓一側附著完成至所述第5步驟的程序的塑膜部件。
- 根據請求項12之半導體測試插座的歷史管理墊的製造方法,其中 所述第5步驟是在包括所述追蹤晶片的上部的周邊附著覆蓋膜而進行固定。
- 根據請求項12之半導體測試插座的歷史管理墊的製造方法,其中 所述第5步驟是將所述追蹤晶片通過粘合劑或矽膠進行固定。
- 一種半導體測試裝置,其中 包括:在外廓上形成有請求項1至6中的某一項的歷史管理墊的插座框;及 形成於所述追蹤晶片的上部,而在半導體測試插座的測試時按壓所述追蹤晶片地構成的插座導引部件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0167278 | 2017-12-07 | ||
KR1020170167278A KR101879806B1 (ko) | 2017-12-07 | 2017-12-07 | 반도체 테스트 소켓의 이력관리 패드, 이의 제작 방법 및 이력관리 패드를 포함하는 반도체 테스트 장치 |
??10-2017-0167278 | 2017-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201925802A true TW201925802A (zh) | 2019-07-01 |
TWI688779B TWI688779B (zh) | 2020-03-21 |
Family
ID=63049333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107128290A TWI688779B (zh) | 2017-12-07 | 2018-08-14 | 半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10718809B1 (zh) |
KR (1) | KR101879806B1 (zh) |
CN (1) | CN110799848B (zh) |
TW (1) | TWI688779B (zh) |
WO (1) | WO2019112134A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI751858B (zh) * | 2019-12-30 | 2022-01-01 | 申鍾天 | 測試插座組裝體 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102132821B1 (ko) * | 2018-11-09 | 2020-07-13 | 주식회사 아이에스시 | 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트 |
US11047905B2 (en) * | 2019-05-31 | 2021-06-29 | Analog Devices International Unlimited Company | Contactor with integrated memory |
KR102187265B1 (ko) * | 2019-09-06 | 2020-12-04 | (주)마이크로컨텍솔루션 | 반도체 칩 테스트 소켓 |
CN110726917B (zh) * | 2019-09-25 | 2022-04-05 | 苏州韬盛电子科技有限公司 | 混合同轴结构的半导体测试插座及其制备方法 |
KR102466458B1 (ko) | 2021-10-08 | 2022-11-14 | (주)마이크로컨텍솔루션 | 반도체 칩 테스트 소켓 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
KR20040054904A (ko) * | 2002-12-18 | 2004-06-26 | (주)티에스이 | 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 |
US20060028327A1 (en) * | 2004-08-09 | 2006-02-09 | Delbert Amis | Wireless replication, verification, and tracking apparatus and methods for towed vehicles |
KR100555714B1 (ko) * | 2004-09-09 | 2006-03-03 | 정운영 | 반도체 패키지 검사용 소켓의 컨택가이드 필름 제조방법 |
KR100843202B1 (ko) | 2006-09-06 | 2008-07-02 | 삼성전자주식회사 | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 |
KR20110048956A (ko) * | 2009-11-04 | 2011-05-12 | 앰코 테크놀로지 코리아 주식회사 | Rfid 태그가 내장된 테스트 소켓 |
KR101798440B1 (ko) | 2011-03-08 | 2017-11-16 | 삼성전자주식회사 | 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법 |
CN202145214U (zh) * | 2011-06-30 | 2012-02-15 | 上海韬盛电子科技有限公司 | 一种基于开尔文原理的半导体芯片测试插座 |
KR101437092B1 (ko) * | 2013-09-30 | 2014-09-03 | 주식회사 엔티에스 | 반도체 칩 검사장치 |
WO2017007200A2 (ko) * | 2015-07-03 | 2017-01-12 | 주식회사 오킨스전자 | 테스트 소켓, 테스트 소켓 제조 방법, 및 테스트 소켓용 지그 어셈블리 |
KR101682230B1 (ko) * | 2015-08-04 | 2016-12-02 | 주식회사 아이에스시 | 테스트용 소켓 |
CN105327492B (zh) * | 2015-08-26 | 2017-12-08 | 深圳市酷浪云计算有限公司 | 体感设备 |
CN205049698U (zh) * | 2015-09-14 | 2016-02-24 | 安拓锐高新测试技术(苏州)有限公司 | 一种基于双面引脚阵列半导体芯片的测试治具 |
CN205139319U (zh) * | 2015-11-27 | 2016-04-06 | 法特迪精密科技(苏州)有限公司 | 大电流半导体测试座 |
CN105589025B (zh) * | 2016-03-08 | 2018-06-12 | 江苏福田电气有限公司 | 一种bga封装测试插座 |
KR102132821B1 (ko) * | 2018-11-09 | 2020-07-13 | 주식회사 아이에스시 | 테스트 커넥터 조립체용 id 칩 소켓, 이를 포함하는 테스트 커넥터 조립체 및 이를 포함하는 테스트 장치 세트 |
-
2017
- 2017-12-07 KR KR1020170167278A patent/KR101879806B1/ko active IP Right Grant
-
2018
- 2018-07-23 US US16/633,375 patent/US10718809B1/en active Active
- 2018-07-23 CN CN201880042852.3A patent/CN110799848B/zh active Active
- 2018-07-23 WO PCT/KR2018/008285 patent/WO2019112134A1/ko active Application Filing
- 2018-08-14 TW TW107128290A patent/TWI688779B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI751858B (zh) * | 2019-12-30 | 2022-01-01 | 申鍾天 | 測試插座組裝體 |
Also Published As
Publication number | Publication date |
---|---|
US10718809B1 (en) | 2020-07-21 |
CN110799848A (zh) | 2020-02-14 |
US20200233029A1 (en) | 2020-07-23 |
WO2019112134A1 (ko) | 2019-06-13 |
KR101879806B1 (ko) | 2018-07-18 |
TWI688779B (zh) | 2020-03-21 |
CN110799848B (zh) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI688779B (zh) | 半導體測試插座的歷史管理墊、其製造方法及包括歷史管理墊的半導體測試裝置 | |
JP5050856B2 (ja) | 異方導電性コネクターの製造方法 | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
JP2009510396A (ja) | 個片化されたダイを検査するデバイスおよび方法 | |
JP2006032593A (ja) | プローブカセット、半導体検査装置および半導体装置の製造方法 | |
JP2016035441A (ja) | 弾性体sコンタクタを有する半導体デバイステスト用ソケット | |
KR101148917B1 (ko) | 제조 방법 및 시험용 웨이퍼 유닛 | |
KR200459631Y1 (ko) | 필름을 이용하여 테스트하는 프로브카드 | |
JP2007071699A (ja) | 垂直型プローブカード | |
JP2004053409A (ja) | プローブカード | |
US20080265920A1 (en) | Probe card | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
KR100356823B1 (ko) | 프로브 카드 | |
CN115267496A (zh) | 一种芯片测试装置及测试方法 | |
WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
JP2018119868A (ja) | パワー半導体チップの電気特性測定装置および電気特性測定方法 | |
JP2559242B2 (ja) | プローブカード | |
JP2011038930A (ja) | プローブカード及び被検査装置のテスト方法 | |
KR20090041517A (ko) | 프로브 카드 | |
JPWO2007026877A1 (ja) | 回路基板の検査装置および回路基板の検査方法 | |
CN111916363A (zh) | 制造倒装芯片封装的方法和测试倒装芯片的设备 | |
JP2013186002A (ja) | 電気的接触子 | |
JP7474678B2 (ja) | 載置台、検査装置及び検査方法 | |
JP2005064313A (ja) | プローブカード、プローブ装置及び半導体装置の製造方法 | |
JP5201099B2 (ja) | コンタクタ、半導体集積回路の試験方法及び試験装置 |