TW201923834A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW201923834A
TW201923834A TW107137957A TW107137957A TW201923834A TW 201923834 A TW201923834 A TW 201923834A TW 107137957 A TW107137957 A TW 107137957A TW 107137957 A TW107137957 A TW 107137957A TW 201923834 A TW201923834 A TW 201923834A
Authority
TW
Taiwan
Prior art keywords
layer
photoresist
critical dimension
etching
carbon
Prior art date
Application number
TW107137957A
Other languages
English (en)
Inventor
陳璽中
林志軒
趙家忻
邱意為
許立德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201923834A publication Critical patent/TW201923834A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0041—Photosensitive materials providing an etching agent upon exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明實施例說明改善圖案化於光阻上的結構於光微影後的關鍵尺寸一致性的方法。可形成層狀物於一或多個印刷結構中，接著蝕刻層狀物以改善所有結構的整體關鍵尺寸一致性。舉例來說，方法包括將材料層置於基板上，並將光阻置於材料層上。圖案化光阻以形成具有第一關鍵尺寸的第一結構，與具有第二關鍵尺寸的第二結構，且第二關鍵尺寸大於第一關鍵尺寸。此外，以一或多個沉積與蝕刻的循環形成層狀物於第二結構中，以形成調整的第二關鍵尺寸，且調整的第二關鍵尺寸約略等於第一關鍵尺寸。

Description

半導體結構的形成方法
本發明實施例關於半導體結構的形成方法，更特別關於採用層狀物，以改善印刷於光阻上的結構於光微影後的關鍵尺寸一致性。
在光微影步驟中，自光罩將圖案轉移至晶圓上的光阻。轉移的圖案可包含幾何結構，比如不同寬度的線路、不同形狀(如圓形、橢圓形、矩形、或類似形狀)與尺寸的開口、或類似物。每一結構的尺寸可由其關鍵尺寸所定義。以圓形開口為例，關鍵尺寸可為開口的寬度。
本發明一實施例提供之半導體結構的形成方法，包括：將材料層置於基板上；將光阻置於材料層上；圖案化光阻以形成具有第一關鍵尺寸的第一結構與具有第二關鍵尺寸的第二結構，且第二關鍵尺寸大於第一關鍵尺寸；以及以一或多個沉積與蝕刻的循環形成碳層於第二結構中，以形成調整的第二關鍵尺寸，且調整的第二關鍵尺寸約略等於第一關鍵尺寸，其中沉積與蝕刻的循環包括：沉積第一碳層於第一結構中，並沉積第二碳層於第二結構中，其中第二碳層比第一碳層厚；以及蝕刻第一結構中的第一碳層與第二結構中的第二碳層。
AB‧‧‧剖線
CD300、CD300’、CD310、CD310’、CD310”、CD400、CD410‧‧‧關鍵尺寸
H、H’‧‧‧高度
100‧‧‧方法
110、120、130、140‧‧‧步驟
200‧‧‧基板
210‧‧‧材料層
220‧‧‧底抗反射塗層
230‧‧‧光阻層
300‧‧‧第一結構
310‧‧‧第二結構
400、410‧‧‧溝槽開口
500、510、520‧‧‧圖案化光阻結構
600‧‧‧碳層
900‧‧‧介電層
910、920‧‧‧懸垂物
1100、1110‧‧‧接點開口
圖1係一些實施例中，改善光阻上的印刷結構之關鍵尺寸一致性的方法之流程圖。
圖2係一些實施例中，三層光阻的剖視圖。
圖3係一些實施例中，光阻層中的橢圓形接點開口之上視圖。
圖4係一些實施例中，光阻層裝的溝槽接點開口之上視圖。
圖5至7係一些實施例中，具有不同關鍵尺寸的結構之剖視圖。
圖8係一些實施例中，蝕刻步驟之後具有約略相同關鍵尺寸的結構之剖視圖。
圖9係一些實施例中，由於沉積介電層之後的關鍵尺寸不一致而具有不同關鍵尺寸的結構之剖視圖。
圖10係一些實施例中，氬濺鍍步驟之後具有約略相同關鍵尺寸的結構之剖視圖。
圖11係一些實施例中，具有類似關鍵尺寸的接點開口之剖視圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多種例子中可重複標號。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
用語「約略(nominal)」是指用於構件或製程步驟所欲的目標，特性數值或參數，在產品的設計階段時己設定好，連同設定所欲數值的上下限範圍。數值的範圍一般來自於製程中的輕微變動或公差(tolerances)。
此處所用的用語「約」指的是可依半導體裝置相關的特定技術節點改變的給定數值。依據特定技術節點，用語「約」所指的給定數值可具有10-30%的數值變化(比如數值的±10%、±20%、或±30%)。
在光微影步驟中，自光罩將圖案轉移至晶圓上的光阻之區域。轉移的圖案可包含幾何結構，比如不同寬度的線路、不同形狀(如圓形、橢圓形、矩形、或類似形狀)與尺寸的開口、或類似物。每一結構的尺寸可由其關鍵尺寸所定義。舉例來說，關鍵尺寸可對應結構的一或多個尺寸。以圓形開口為例，關鍵尺寸可為開口的寬度。對線路而言，關鍵尺寸可為線路寬度。
當光罩圖案上約略相同尺寸(如約略相同關鍵尺寸)的結構群，轉移至晶圓上的光阻時，可預期印刷(如轉移)的結構具有約略相同的尺寸。換言之，對約略相同尺寸的結構群而 言，光阻其整個印刷區的關鍵尺寸不一致性應為0。在光微影後量測關鍵尺寸(如顯影後偵測關鍵尺寸的量測值)，可顯示光阻的印刷區中及/或整個晶圓的結構群之關鍵尺寸不一致的等級。
在蝕刻步驟後，可能因蝕刻參數如蝕刻製程的不一致與蝕刻負載效應(比如蝕刻速率取決於結構在晶粒或晶圓上的位置與結構密度)，造成關鍵尺寸的不一致問題惡化。在顯影光阻之後，若關鍵尺寸不一致而無法符合設計的容忍度或限制，則需對晶圓重工(比如剝除光阻並以不同聚焦深度條件重複光微影製程)。然而整片晶圓的層狀厚度不一致或與光微影製程相關或不相關的其他限制，光微影步驟後可能無法達到可接受的關鍵尺寸一致性。
本發明實施例關於採用層狀物，以改善印刷於光阻上的結構於光微影後的關鍵尺寸一致性。在一些實施例中，層狀物的沉積方法採用一或多個沉積與蝕刻的循環。在一些實施例中，層狀物為採用四氟化碳或氟仿搭配氫氣/氮氣的混合物之電漿製程所沉積的碳膜。碳膜的蝕刻方法可為低頻與低功率電漿製程，其採用氧氣與氮氣的混合物。在一些實施例中，層狀物為採用矽烷與氧氣的高壓化學氣相沉積製程所沉積的介電膜(如氧化矽)。介電膜的蝕刻方法可為氬離子濺鍍製程。
圖1係一些實施例中，改善圖案化於光阻層上的結構之光微影後的關鍵尺寸一致性的方法100之流程圖。本發明實施例不限於所述步驟，且其他步驟亦屬本發明實施例的精神與範疇。應理解的是，可進行額外步驟。此外，不必進行此處 提供的所有步驟。此外可同時進行一些步驟，或以不同於圖1所示的順序進行一些步驟。在一些實施方式中，可額外進行一或多個其他步驟，或將此處所述的步驟取代為一或多個其他步驟。為了說明目的，將以圖2至10所示的實施例說明方法100。然而方法100不限於這些實施例。
如圖1與2所示，方法100一開始的步驟110提供材料層210於基板200上，並提供光阻層230於材料層210上的底抗反射塗層220上。在一些實施例中，基板200為裸半導體基體晶圓、具有鰭狀物於其上的裸半導體基體晶圓、絕緣層上半導體晶圓的頂層、具有鰭狀物於其上之絕緣層上半導體晶圓的頂層、或部份製作(或完成製作)的半導體晶圓(包含之前形成的層狀物如前段製程、中段製程、及/或後段製程形成的層狀物)。在一些實施例中，基板200的組成為矽或(i)另一半導體元素如鍺；(ii)半導體化合物如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；(iii)半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或(iv)上述之組合。
在一些實施例中，材料層可為單層或一或多層的堆疊。開口可形成於材料層210中。在一些實施例中，材料層210可為圖案轉換層如硬遮罩。在一些實施例中，材料層210可為犧牲層。材料層可為層間介電層如介電常數低於3.9的低介電常數介電層、氮化矽、氧化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、或未摻雜的氧化物。材料層210可為摻雜碳的氧化矽、旋轉塗佈介電層、摻雜氮的碳化矽之低介電常數的介電層、摻 雜氧的碳化矽的低介電常數的介電層、氮化矽的低介電常數的介電層、或氧化矽的低介電常數的介電層。材料層210可為富勒烯為主的旋轉塗佈碳材，其與氧化物層相較具有改良的蝕刻特性(比如增加蝕刻速率或蝕刻選擇性)。在一些實施例中，材料層210可為前述材料或任何其他材料的組合，而開口可由蝕刻製程形成於材料層210中。
在形成光阻層230之前，旋轉塗佈底抗反射塗層220於材料層210上。底抗反射塗層220可抑制後續紫外線或極紫為線曝光光阻層230時的反射，並使不想要的駐波最小化。駐波會增加圖案化光阻結構的邊緣粗糙度。底抗反射塗層220可作為填充物以填入材料層210之上表面的微小缺陷，因此可形成平坦表面，其上可形成光阻層230。在一些實施例中，底抗反射塗層220可為矽的抗反射塗層。
在一些實施例中，光阻層230、底抗反射塗層220、與材料層210可一併視作三層光阻。
在方法100的步驟120中，圖案化光阻層230以形成具有第一關鍵尺寸的第一結構，與具有第二關鍵尺寸的第二結構，且第二關鍵尺寸大於第一關鍵尺寸。在一些實施例中，第一關鍵尺寸與第二關鍵尺寸設計為約略相同。但因圖案轉移誤差及/或關鍵尺寸不一致的問題，第一關鍵尺寸可能小於第二關鍵尺寸，造成光阻層230中印刷的第一結構與第二結構具有不同的關鍵尺寸。在一些實施例中，第一關鍵尺寸與第二關鍵尺寸之間的差異可介於約1nm至約5nm之間，例如約2nm。在一些實施例中，第一結構與第二結構的關鍵尺寸可介於約10nm 至約20nm之間。
圖案化光阻層230的方法可包含多個步驟。旋轉塗佈光阻層230於底抗反射塗層220上。光阻層230為曝光至紫外線或極紫外線時，對顯影溶液的溶解度產生變化的化合物。製作半導體時的光阻，其目的在後續蝕刻步驟時保護下方材料(如材料層)的部份，可輔助將光罩圖案轉移至晶圓。舉例來說，光阻層230可為有機化合物。在一些實施例中，光阻層230的厚度可介於約100nm至約200nm之間。上述厚度範圍僅用以舉例而非侷限本發明實施例。可依據前述的設計佈局圖案化光阻層230，以形成第一結構與第二結構。
舉例來說，可依據光罩上的圖案將光阻的不同區域曝光至紫外線或極紫外線，以圖案化光阻層230。曝光後烘烤可起始光阻層230中的化學反應。化學反應可改變光阻層230的曝光區域之溶解度。對負型光阻而言，曝光區域交聯硬化而不溶於顯影溶液中。對正型光阻而言，未曝光區交聯硬化而不溶於顯影溶液中。換言之，對負型的光阻層230而言，不移除曝光區域。對正型的光阻層230而言，移除曝光區域。
在曝光步驟之後，顯影光阻層230。在顯影步驟中，將光阻層230暴露至顯影溶液，使顯影溶液溶解光阻層230中的未交聯區，以形成第一結構與第二結構。光阻層230中的不溶解區域可為曝光區或未曝光區，端視光阻種類(如負型或正型)而定。在顯影步驟之後，以去離子水沖洗並乾燥基板(如基板200)。進行顯影後熱烘烤(即已知的硬烘烤)可蒸發任何殘留溶劑，並硬化圖案化光阻層230。用於正型光阻與負型光阻的約 略硬烘烤溫度，可分別為約130℃與150℃。
圖3與4係圖1的上視圖，係圖案化光阻層230之後，可能形成的不同例示性型態之第一結構與第二結構。舉例來說，可圖案化圖3中的光阻層230，以形成橢圓形接點開口(如第一結構300與第二結構310)於光阻層230中。在一些實施例中，由於關鍵尺寸不一致，第一結構300與第二結構310(如橢圓形接點開口)分別具有不同的關鍵尺寸CD300與CD310。舉例來說，關鍵尺寸CD310可比關鍵尺寸CD300多約3nm。在一些實施例中，第一結構300與第二結構310(如橢圓形接點開口)露出下方的底抗反射塗層220。在一些實施例中，第一結構300與第二結構310可為圓形開口、溝槽、線路、或上述之組合。
在一些實施例中，圖4為圖1的上視圖，其中圖案化的第一結構與第二結構為光阻層230中的溝槽開口400與410。溝槽開口400與410分別具有關鍵尺寸CD400與CD410。由於關鍵尺寸不一致，溝槽開口400與410分別具有不同的關鍵尺寸CD400與CD410。此外，溝槽開口400與410露出下方的底抗反射塗層220。
舉例來說，第一結構300與第二結構310可為圖3中的橢圓形開口。依據此處所述的內容，第一結構與第二結構可具有其他上述形狀。這些形狀亦屬本發明的精神與範疇。下述橢圓形的接點開口即第一結構300與第二結構310。
圖5係一些實施例中，沿著圖3中剖線AB的剖視圖。在一些實施例中，橢圓形的接點開口如第一結構300與第二結構310之高度H介於約0.5nm至約5nm之間。如上所述，由於關 鍵尺寸不一致，關鍵尺寸CD300可小於關鍵尺寸CD310。舉例來說，關鍵尺寸CD300可為約14nm，而關鍵尺寸CD310可為約17nm。在一些實施例中，圖案化光阻層230形成圖案化光阻結構500、510、與520，其形成第一結構300與第二結構310。在一些實施例中，圖案化光阻層230之後可形成超過一個第一結構300與超過一個第二結構310。
在一些實施例中，關鍵尺寸CD300與CD310可分別視作圖案化光阻結構500與510之間的空間與圖案化光阻結構510與520之間的空間。舉例來說，關鍵尺寸CD300可視作圖案化光阻結構500與510之間的第一空間，而關鍵尺寸CD310可視作圖案化光阻結構510與520之間的第二空間。
在顯影步驟之後可進行清潔步驟，以自第一結構300與第二結構310中的底抗反射塗層220之露出表面移除殘留光阻。清潔步驟為蝕刻製程，其採用氧電漿、氧與四氟化碳混合物的電漿、氮電漿、或一氧化碳，以燒除殘留的光阻。殘留的的光阻會影響後續的蝕刻步驟，造成材料層210中未蝕刻接點開口。清潔製程的副作用係亦自圖案化光阻結構500、510、與520移除光阻材料。以圖6為例，清潔製程可能使第一結構300與第二結構310自高度H降低至高度H’，並分別使第一結構300與第二結構310自關鍵尺寸CD300與CD310增加至關鍵尺寸CD300’與CD310’。在一些實施例中，清潔製程之後的關鍵尺寸改變可介於0nm至約2nm之間。在一些實施例中，清潔製程可提供第一結構300與第二結構310更垂直的側壁，如圖6所示。
在方法100的步驟130中，形成碳層於第二結構310中，因此第二結構310的第二關鍵尺寸(如關鍵尺寸CD310’)約略等於第一結構300的第一關鍵尺寸(如關鍵尺寸CD300’)。在一些實施例中，進行一或多個沉積/蝕刻循環可達上述效果。在沉積/蝕刻循環時，沉積碳層於第一結構300與第二結構310的側壁表面上與圖案化光阻結構(如圖案化光阻結構500、510、與520)上，接著蝕刻碳層直到關鍵尺寸CD310’約略等於關鍵尺寸CD300’。在步驟130之後可改善關鍵尺寸一致性，因為第一結構與第二結構(如第一結構300與第二結構310)的關鍵尺寸(如關鍵尺寸CD300’與CD310’)約略相同。
在一些實施例中，碳層為非晶碳膜，其包含少量的氫與氟。在一些實施例中，碳層的沉積方法採用電漿化學氣相沉積製程。舉例來說，電漿的頻率範圍介於約40MHz至約80MHz之間，其採用的反應物氣體混合物可為氟仿與氮氣、氟仿與氫氣、四氟化碳與氮氣、或四氟化碳與氫氣。在一些實施例中，電漿增強化學氣相沉積製程的壓力可介於約60mTorr至約200mTorr之間。氟仿或四氟化碳氣體的流速可為約80sccm，且氮氣或氫氣的流速可為約50sccm。在沉積時，可經由靜電晶圓座施加約-150V的負偏壓至基板200。在一些實施例中，電漿功率可為約250瓦。在一些實施例中，20秒的沉積步驟可產生厚約0.5nm至約5nm的碳層。
圖7係一些實施例中，沉積碳層600於圖6之結構上之後的圖式。由於第一結構300與第二結構310之間的尺寸差異，沉積於第二結構310中的碳層600較厚，而沉積於第一結構300 中的碳層較薄。此厚度差異分別與第一結構300與第二結構310中(如底抗反射塗層220上)的碳層600其底部覆蓋率相關，以及圖案化光阻結構500、510、與520上的碳層600其側壁覆蓋率相關。這是因為反應物氣體(如氟仿、四氟化碳、氫氣、與氮氣)擴散至較小結構(如第一結構300)中的速率較慢，而擴散至較大結構(如第二結構310)中的速率較快。如此一來，第一結構300中碳層600的沉積速率，比第二結構310中碳層600的沉積速率慢。圖案化光阻結構500、510、與520之區域(如上表面)上碳層600的厚度可約略相同。在一些實施例中，可調整化學氣相沉積製程條件如製程壓力、電漿功率、電漿頻率、或其他參數，以微調碳層600於第一結構300與第二結構310中的沉積速率。
如圖8所示的一些實施例，後續蝕刻步驟以相同的蝕刻速率，自第一結構與第二結構移除沉積的碳層600之部份。舉例來說，由於第一結構300與第二結構310中的碳層600之厚度差異，蝕刻步驟可自(i)第一結構300與第二結構310的底部(即底抗反射塗層220上)，以及(ii)第一結構300的側壁表面(如圖案化光阻結構500與510的側壁表面)移除碳層600。由於沉積於第二結構310中的碳層600較厚，因此可同時自第二結構310的側壁表面(如圖案化光阻結構510與520的側壁表面)部份地移除碳層600。由於第一結構300與第二結構310之間的碳層厚度差異，蝕刻製程自上述結構移除碳層600的蝕刻速率相同。如此一來，第一結構300的關鍵尺寸CD300’維持不變，而第二結構310由關鍵尺寸CD310’縮小至關鍵尺寸CD310”。
在一些實施例中，蝕刻步驟包括低功率與低頻的 電漿製程。舉例來說，電漿功率可介於約50瓦至約150瓦之間，而電漿頻率可介於約5MHz至約40MHz之間。可用氣體包含氧氣與氮氣的混合物，且氧氣與氮氣的比例介於約2至5之間。較高的氮含量(比如氧氣與氮氣的比例近似2)可讓物理蝕刻增加至高於化學蝕刻。較高的氮含量亦可增加非等向蝕刻，比如對水平表面的移除速率高，且對垂直表面如圖案化光阻結構500、510、與520之側壁的移除速率低。在一些實施例中，蝕刻時間小於10秒。
在一些實施例中，單一的碳層沉積步驟與單一的蝕刻步驟結合成方法100中的一循環。可重複額外循環，直到關鍵尺寸CD310“約略等於關鍵尺寸CD310’。在一些實施例中，最佳循環次數能確保每一關鍵尺寸可提供最佳的關鍵尺寸一致性。額外循環可能劣化關鍵尺寸一致性。舉例來說但不限於此，對14nm的關鍵尺寸CD300與17nm的關鍵尺寸CD310而言，沉積與蝕刻的循環次數可介於8至10次，以達最佳的關鍵尺寸一致性。在一些實施例中，可原位進行碳層的沉積與蝕刻步驟(比如在步驟之間不會破真空)。
在一些實施例中，可採用介電層取代碳層600。可沉積介電層後蝕刻介電層。在一些實施例中，介電層可為高壓化學氣相沉積所沉積的氧化矽，其沉積溫度介於約240℃至約450℃之間，且製程壓力介於約10Torr至約30Torr之間。矽烷與氧氣可作為沉積氧化矽的反應物氣體。由於高壓化學氣相沉積製程的低階梯覆蓋率與高沉積速率(比如非順應性地沉積於結構的底部與側壁表面)，形成的氧化矽層產生大懸垂於結構上 且具有小關鍵尺寸，比如第一結構300。如此一來，與第二結構310之側壁表面與下表面上的介電層厚度相較，第一結構300之側壁表面與下表面上的介電層厚度受到限制。
圖9係一些實施例中，採用高壓化學氣相沉積製程沉積介電層900於圖6的結構上之後的圖式。如上所述，懸垂物910與懸垂物920分別位於第一結構310與第二結構320上。第一結構300上的懸垂物910可避免反應物到達下表面與側壁表面，因此只有限制量的介電層900可沉積於這些表面上。與此相較，對第二結構310而言，其關鍵尺寸CD310’大於關鍵尺寸CD300’，因此懸垂物920的影響有限，因此可沉積較厚的介電層900於第二結構310的下表面與側壁表面上。
在一些實施例中，可採用非原位製程，以相同的蝕刻速率自第一結構300與第二結構310回蝕刻懸垂物並移除沉積的介電層900之部份，使第一結構300與第二結構310各自的關鍵尺寸約略相同。舉例來說，圖10顯示第一結構300的關鍵尺寸CD300’與第二結構310的關鍵尺寸CD310”。在一些實施例中，可減少關鍵尺寸CD310”，因此在介電層900的蝕刻製程之後的關鍵尺寸CD310”可約略等於關鍵尺寸CD300’。在一些實施例中，蝕刻製程為物理蝕刻製程，其採用的氬電漿離子經由濺鍍可移除介電層900。在一些實施例中，氬電漿離子濺鍍蝕刻步驟可歷時約30秒至約40秒之間。在一些實施例中，在介電層900的單一沉積步驟之後，進行單一的氬電漿離子濺鍍蝕刻步驟。
在方法100的步驟140中，可進行另一蝕刻製程以 形成接點開口1100與1110，如圖11所示。由於進行方法100的步驟130之後，第一結構與第二結構的關鍵尺寸CD300’與CD310’約略相同，可預期接點開口1100與1110具有約略相同的頂部關鍵尺寸與底部關鍵尺寸。舉例來說，用於形成接點開口1100與1110的蝕刻製程可為反應性離子蝕刻製程，其蝕刻穿過底抗反射塗層220與材料層210。在一些實施例中，接點開口1100與1110為中段製程的接點開口或後段製程的通孔。在一些實施例中，反應性離子蝕刻製程可包含不同的蝕刻化學品，以分別對應底抗反射塗層220與材料層210。舉例來說但不限於此，接點開口1100與1110可物理接觸基板200，或者基板200與材料層210之間的中間層。
本發明關於改善印刷於光阻上的結構其光微影後的關鍵尺寸一致性。可形成層狀物(如碳層或介電層)於一或多個印刷結構上，接著蝕刻層狀物以改善整個結構的整體關鍵尺寸一致性。在一些實施例中，層狀物的沉積方法可採用一或多個沉積/蝕刻循環。舉例來說，可採用氟仿與氮氣電漿、氟仿與氫氣電漿、四氟化碳與氮氣電漿、或四氟化碳與氫氣電漿的電漿增強化學氣相沉積製程，以沉積厚0.5nm至5nm的碳層。電漿增強化學氣相沉積製程的製程壓力可介於約60mTorr至約200mTorr之間。沉積/蝕刻循環的蝕刻步可包含低功率與低頻的電漿製程，其電漿功率可介於約50瓦至約150瓦之間，且電漿頻率可介於約5MHz至約40MHz之間。可用於蝕刻步驟的氣體包含氧氣/氮氣混合物，且氧氣與氮氣的比例介於約2至5之間。在一些實施例中，在多個沉積/蝕刻循環之後(比如三次循 環之後、五次循環之後、八次循環之後、或十次循環之後)，可最佳化印刷結構的關鍵尺寸一致性。
在一些實施例中，半導體結構的形成方法包括將材料層置於基板上，並將光阻置於材料層上。圖案化光阻以形成具有第一關鍵尺寸的第一結構與具有第二關鍵尺寸的第二結構，且第二關鍵尺寸大於第一關鍵尺寸。此外，以一或多個沉積與蝕刻的循環形成碳層於第二結構中，以形成調整的第二關鍵尺寸，且調整的第二關鍵尺寸約略等於第一關鍵尺寸。沉積與蝕刻的循環包括：沉積第一碳層於第一結構中，並沉積第二碳層於第二結構中，其中第二碳層比第一碳層厚。此外，蝕刻第一結構中的第一碳層與第二結構中的第二碳層。
在一些實施例中，方法更包括經由第一結構與第二結構蝕刻形成接點開口於材料層中。
在一些實施例中，每一第一碳層與第二碳層的厚度介於約0.5nm至約5nm之間。
在一些實施例中，沉積第一碳層與第二碳層的方法包括電漿增強化學氣相沉積製程，其包括四氟化碳或氟仿的電漿；電漿頻率介於約40MHz至約80MHz之間；且製程壓力介於約60mTorr至約200mTorr之間。
在一些實施例中，蝕刻步驟包括：氧氣與氮氣的混合物，且氧氣與氮氣之間的比例介於約2至約5之間；電漿頻率介於約5MHz至約40MHz之間；以及電漿功率介於約50瓦至約150瓦之間。
在一些實施例中，每一第一結構與第二結構包括 橢圓形開口於光阻中。
在一些實施例中，每一第一結構與第二結構包括溝槽於光阻中。
在一些實施例中，方法包括：將材料層置於基板上，並將光阻置於材料層上。圖案化光阻以形成具有第一關鍵尺寸的第一結構與具有第二關鍵尺寸的第二結構，且第二關鍵尺寸大於第一關鍵尺寸。形成介電層於第二結構中，以形成調整的第二關鍵尺寸，且調整的第二關鍵尺寸約略等於第一關鍵尺寸，其中形成介電層的步驟包括沉積第一介電層於第一結構中並沉積第二介電層於第二結構中，其中第二介電層比第一介電層厚。蝕刻第一結構中的第一介電層與第二結構中的第二介電層，直到第二關鍵尺寸約略等於第一關鍵尺寸。
在一些實施例中，方法更包括經由第一結構與第二結構蝕刻形成接點開口於材料層中。
在一些實施例中，每一第一結構與第二結構包括橢圓形開口於光阻中。
在一些實施例中，其中每一第一結構與第二結構包括溝槽於光阻中。
在一些實施例中，沉積第一介電層的步驟包括以高壓化學氣相沉積製程沉積第一介電層，沉積溫度介於約240℃至約450℃之間，且製程壓力介於約10Torr至約30Torr之間。
在一些實施例中，介電層包括氧化矽。
在一些實施例中，方法包括將光阻置於材料層上。圖案化光阻以形成第一光阻結構與第二光阻結構，第一光阻結 構之間彼此隔有第一空間，第二光阻結構之間彼此隔有第二空間，且第二空間大於第一空間。此外，以一或多個沉積與蝕刻的循環形成層狀物於第二空間中，以形成調整的第二空間，且調整的第二空間之關鍵尺寸約略等於第一空間之關鍵尺寸。一或多個沉積與蝕刻的循環包括：沉積第一層於第一空間，並沉積第二層於第二空間中，其中第二層比第一層厚。此外，以相同蝕刻速率蝕刻第一空間中的第一層與第二空間中的第二層。
在一些實施例中，方法更包括經由第一空間與調整的第二空間蝕刻材料層，以形成接點開口。
在一些實施例中，每一第一空間與第二空間包括橢圓形的開口。
在一些實施例中，每一第一空間與第二空間包括溝槽。
在一些實施例中，沉積步驟包括以電漿輔助的化學氣相沉積製程沉積第一層與第二層，且電漿輔助的化學氣相沉積製程包括：四氟化碳或氟仿電漿；電漿頻率介於約40MHz至約80MHz之間；以及製程壓力介於約60mTorr至約200mTorr之間。
在一些實施例中，蝕刻步驟包括：氧氣與氮氣的混合物電漿，其中氧與氮之間的比例介於約2至約5之間；電漿頻率介於約5MHz至約40MHz之間；以及電漿功率介於約50瓦至約150瓦之間。
在一些實施例中，每一第一層與第二層包括碳， 且厚度介於約0.5nm至約5nm之間。
應理解的是，實施方式(非摘要)用於說明申請專利範圍。摘要可提及一或多個但非所有可能的本發明實施例，因此並非用以侷限所附的申請專利範圍。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體結構的形成方法，包括：將一材料層置於一基板上；將一光阻置於該材料層上；圖案化該光阻以形成具有一第一關鍵尺寸的一第一結構與具有一第二關鍵尺寸的一第二結構，且該第二關鍵尺寸大於該第一關鍵尺寸；以及以一或多個沉積與蝕刻的循環形成一碳層於該第二結構中，以形成一調整的第二關鍵尺寸，且該調整的第二關鍵尺寸約略等於該第一關鍵尺寸，其中該或該些沉積與蝕刻的循環包括：沉積一第一碳層於該第一結構中，並沉積一第二碳層於該第二結構中，其中該第二碳層比該第一碳層厚；以及蝕刻該第一結構中的該第一碳層與該第二結構中的該第二碳層。
TW107137957A 2017-11-15 2018-10-26 半導體結構的形成方法 TW201923834A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586300P 2017-11-15 2017-11-15
US62/586,300 2017-11-15
US16/100,742 US10495970B2 (en) 2017-11-15 2018-08-10 Critical dimension uniformity
US16/100,742 2018-08-10

Publications (1)

Publication Number Publication Date
TW201923834A true TW201923834A (zh) 2019-06-16

Family

ID=66433265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137957A TW201923834A (zh) 2017-11-15 2018-10-26 半導體結構的形成方法

Country Status (3)

Country Link
US (2) US10495970B2 (zh)
CN (1) CN109786220A (zh)
TW (1) TW201923834A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739532B (zh) * 2019-07-30 2021-09-11 台灣積體電路製造股份有限公司 極紫外光微影光罩與利用極紫外光微影圖案化半導體晶圓的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10495970B2 (en) * 2017-11-15 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
US11131919B2 (en) * 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US10927450B2 (en) * 2018-12-19 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009085564A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Etch with high etch rate resist mask
KR101573954B1 (ko) * 2007-12-21 2015-12-02 램 리써치 코포레이션 포토레지스트 더블 패터닝
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
US8709706B2 (en) * 2011-06-15 2014-04-29 Applied Materials, Inc. Methods and apparatus for performing multiple photoresist layer development and etching processes
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US9887097B2 (en) * 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
KR20160127891A (ko) * 2015-04-27 2016-11-07 삼성전자주식회사 싸이클 공정을 이용한 수직 패턴의 형성방법
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10495970B2 (en) * 2017-11-15 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739532B (zh) * 2019-07-30 2021-09-11 台灣積體電路製造股份有限公司 極紫外光微影光罩與利用極紫外光微影圖案化半導體晶圓的方法
US11215918B2 (en) 2019-07-30 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask
US11650493B2 (en) 2019-07-30 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask
US11960201B2 (en) 2019-07-30 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask

Also Published As

Publication number Publication date
US10495970B2 (en) 2019-12-03
US11022878B2 (en) 2021-06-01
US20200050103A1 (en) 2020-02-13
US20190146336A1 (en) 2019-05-16
CN109786220A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US9911646B2 (en) Self-aligned double spacer patterning process
US10049878B2 (en) Self-aligned patterning process
TW201923834A (zh) 半導體結構的形成方法
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
US9472414B2 (en) Self-aligned multiple spacer patterning process
US8975186B2 (en) Double patterning methods and structures
US20150064916A1 (en) Method For Integrated Circuit Patterning
KR20120098487A (ko) 반도체 장치의 제조 방법
TW202013451A (zh) 半導體裝置的形成方法
TW202011455A (zh) 半導體結構的製作方法
TW202215494A (zh) 半導體結構的製造方法
US9412612B2 (en) Method of forming semiconductor device
US20120225560A1 (en) Manufacturing method of integrated circuits based on formation of lines and trenches
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR20090066840A (ko) 반도체 소자의 형성 방법
CN111863621B (zh) 一种自对准四重图形的制作方法
KR100800165B1 (ko) 반도체 소자의 제조방법
JP2004158538A (ja) 半導体装置の製造方法
CN111863600A (zh) 增加固体材料层和流体材料层之间贴附性的方法
CN104752326B (zh) 形成互连结构的方法
KR20070021506A (ko) 반도체 소자의 제조방법
KR20120037254A (ko) 반도체 소자의 제조 방법