TW201834513A

TW201834513A - 減少損耗的印刷電路板傳輸線

Info

Publication number: TW201834513A
Application number: TW106142568A
Authority: TW
Inventors: 安迪貝克
Original assignee: 美商克雷公司
Priority date: 2016-12-06
Filing date: 2017-12-05
Publication date: 2018-09-16
Also published as: US20180160526A1; JP2018093203A; US10903543B2; KR20180065002A; HK1256986A1; EP3334259A1

Abstract

印刷電路板內的信號傳輸結構被形成為具有降低的損耗，其係透過進行特定的調節以降低相鄰電源平面的表面粗糙度，從而減少磁感應電流的影響。電源平面結構將保持足夠的表面粗糙度以適應製造操作，同時也有助於減少相鄰信號傳輸結構中的信號傳輸損耗。傳輸結構藉此能夠更高效地傳輸高速信號而無不期望的衰減和損耗。

Description

減少損耗的印刷電路板傳輸線

[0001] 本領域係關於減少損耗的印刷電路板傳輸線。

[0002] 印刷電路板(PCB)被專門設計成支撐電子元件，並且便於電信號的通訊。隨著PCB的發展，電子元件的複雜度和PCB上的信號通訊結構的複雜度也有了很大的進展。現代電路板通常是多層結構，傳輸路徑在數百個不同的元件之間延伸。因此，所有結構的電路板佈局和相互作用都可能影響整體操作和效率。　　[0003] 在目前的PCB設計中，對高速通訊能力的需求增加。這通常涉及在兩個或更多個安裝元件之間提供高速或高頻連接的能力，信號由延伸穿過電路板結構的各種通訊路徑承載。此外，取決於電路板的性質和使用電路板的環境，這些通訊路徑可延伸相對短的距離或者可延伸較長的距離。在某些情況下，通訊路徑可能只有幾公分長，而在其他的情況下則需要這些路徑為一至二公尺。實際上，電路板結構通常不會超過這個尺寸，因此一至二公尺為實際的上限。也就是說，未來的設計和應用可能會要求增加這個距離。　　[0004] 如上所述，通常也要求高速信號傳輸，這通常涉及頻率範圍為每秒3至56千兆位元(Gbps)或甚至更高的信號。以此速度的操作通常會造成一些麻煩的問題，並且需要仔細檢查整個PCB的信號損耗。　　[0005] 印刷電路板在許多應用中是有益的，因為它們提供了一種便宜且無處不在(ubiquitous)的方式來在包括資料通訊(datacom)系統等的許多不同的系統的各種電元件之間傳輸高速資料。也就是說，當高速資料信號通過PCB時，電路板結構通常顯示相對較高的電損耗。典型地，透過傳播信號之電磁能量的侷限傳輸線結構來傳輸這些信號。一般來說，傳輸線必須限制這個信號能量，並且允許它相對不受阻礙地傳播，而不會產生太多電損耗，無論是集膚效應(skin-effect)金屬電阻損耗的方式或是作為在周圍材料中的介電損耗。　　[0006] 在許多情況下，力用帶狀線結構來在PCB內傳送高速信號。一般而言，帶狀線傳輸結構包括在PCB內延伸預定距離並且嵌入在預定位置的兩條平行軌道(track)或跡線(trace)。替代的，軌道(或信號跡線)可以在PCB的上表面上。由於所需的性能，帶狀線結構本身通常以某種方式與其他信號跡線隔離。此外，透過利用平行的軌道對，可以利用差分信號傳輸技術。眾所周知的，這種差分技術更為可靠，並且不易受到傳輸誤差的影響。　　[0007] 如上所提出的，高速連接(即，高速通訊路徑)受到多種有害的影響，諸如信號損耗(亦稱為信號衰減)、信號惡化和不希望的反射，這些都是由已知的基板結構的固有特性造成的。在信號衰減的特定情況下，此種影響通常以信號對輸入端的階段變化(step change)的響應的「上升時間(rise time)」或「下降時間(fall time)」來表示。　　[0008] 可能導致信號衰減的一個已知因素是信號通過的導電層的表面粗糙度。相反的，層壓數個介電層和導電層以形成最終板結構的PCB製造商試圖達到一定程度的粗糙度，這會促進各種材料之間的黏附。不幸的是，這種粗糙度也可能對信號通道產生不利影響。因此，期望能平衡這些問題，並且提供一種PCB，其具有有最佳粗糙度(用於與相應的介電層良好的黏合)之導電層的信號承載結構，但也具有足夠光滑使得這些層的表面不規則性不會顯著地阻礙信號通過的結構。

[0009] 雖然對於減少PCB(即，傳輸線)之信號承載結構中的電阻和介電損耗給了非常多的關注，但很少關注與這些傳輸線相鄰並與之合作的結構的影響。特別是，沒有詳細地考慮接地平面(ground plane)和電源平面(power plane)的影響。要考慮的一個特殊特性是，在當今的PCB上，典型的電源平面結構中看到非常高的粗糙度。當考慮時，發現到修改或是平滑相鄰電源平面結構及接地平面結構的金屬粗糙度將導致PCB傳輸線的損耗顯著地降低。　　[0010] 為了進一步減少傳輸損耗，並且為電路板構造提供更高的效率，將修改及/或平滑電源平面的表面結構以實現最佳操作。透過做出這些改變，傳輸損耗得以降低，因此提供了信號能被更有效且更穩健通訊的能力。更具體的，修改電路板，使得位在離帶狀線通訊結構預定距離的電源平面被修改以降低表面粗糙度並且消除不希望的雜散電流(stray currents)。在這個過程中，將電源平面的所欲表面粗糙度結合到設計中，從而提高帶狀線通訊結構的效率，並且進一步降低損耗。因此，在元件之間能更可靠地傳輸信號並且避免錯誤。　　[0011] 在PCB的製造中，需要數個相關的製程來創造所需的結構。本領域之技術人士將理解到，這些步驟通常涉及塗覆、沉積材料、蝕刻和拋光某些結構的相關步驟。電源平面的金屬粗糙度可透過氧化物化學箔附著處理、或者其他技術來減少，因而顯著地減少在這些傳輸線中看到的損耗，而不會蒙受主要成本的增加。再者，僅管眾所周知傳輸線結構本身中的金屬粗糙度影響會造成額外的***損耗，但很少重視降低這些相鄰電源平面中的金屬損耗。當考慮到相鄰電源平面中的磁感應電流並且將其最小化時，整體的資料信號***損耗會降低。因此，透過使用在電源平面上具有平滑的表面粗糙度的PCB，將大幅提升整體效率。

[0019] 如上所提出的，印刷電路板(PCB)中的傳輸線損耗可能是影響效率和性能的重要因素。當高頻信號從一元件傳輸到另一元件時尤其如此。可以理解的是，即使高速信號傳輸相對短的距離，累積的損耗和衰減也會產生嚴重的問題。　　[0020] 在PCB內使用帶狀線傳輸結構是用於傳輸高速信號的一般公知技術。參考圖1，示出典型的帶狀線結構10的基本示意圖。本領域之技術人士將可理解的是，此結構將僅僅是PCB的一部分，並且通常將被埋在組成電路板本身的數個其他層之內。同樣的，這些結構可能存在於PCB內的任何地方，並且定位將主要取決於電路板佈局、元件佈局、元件密度、以及許多其他PCB設計考量。　　[0021] 再次參考圖1，PCB結構10的一個實施例包括第一帶狀線結構20和第二帶狀線結構30。在此圖示中，顯示這些帶狀線結構為位在一層之上並且在PCB 10內延伸一定距離的矩形軌道或條(bars)。第一帶狀線結構20和第二帶狀線結構30被定位在或者被放置在通常由介電材料構成的核心16之上。在核心16之相對側上的是接地平面12。如將充分理解的，接地平面12通常是金屬化的平面表面，其被電耦合到地或參考信號。在上側上，位在典型的第一帶狀線20和第二帶狀線30之上並圍繞典型的第一帶狀線20和第二帶狀線30的是另外的介電層18，其通常將包括環氧樹脂及/或預浸體(prepreg)強化纖維。如圖2中所示，通常以虛線示出此部分以允許查看各種元件。取決於期望的設計特性，可將許多變型用於介電層18。位在第二介電層、或預浸體18之上的是電源平面14。類似於接地平面12，電源平面14通常是金屬化的平面表面，其被連接到某種類型的電源。在許多PCB中，這是5或12伏特的電源，然而取決於涉及的特定電路，它可以在幾乎任何位準上操作。　　[0022] 圖2示出圖1中所示的相同結構的橫截面圖。為了便於查看和理解，再次以圖1中的虛線格式示出上面的介電層18和電源平面14。本領域之技術人士將理解到，這是實心結構，如圖2中所示，其中第一帶狀線20和第二帶狀線30二者都被嵌入到PCB 10的此特定部分內。　　[0023] 如上所述，使用平行的帶狀線結構能適應差分信號的傳輸，因此有助於最小化或消除傳輸過程期間的資料損耗。這種差分傳輸技術中固有的相反信號的傳輸確實具有各種複雜性。更具體地，每個帶狀線結構中的互感將在與驅動電流相反的方向上在相反的帶狀線結構上感應電流。圖3中一般性地示出這種情形，圖3提供了與第一帶狀線20和第二帶狀線30相關的非常一般的電氣原理圖。　　[0024] 在此範例中，在第一帶狀線20中傳輸信號22。由於靠近第二帶狀線30、以及其間的互感(Lm)，將在與信號22相反的方向上在第二帶狀線30中感應電流。儘管本領域之技術人士通常會考慮這些與帶狀線結構本身的設計相關的感應電流，但已經發現到，電源和接地平面二者上的感應電流的類似考慮顯示了也會在那些表面上產生不期望的感應電流。　　[0025] 如在圖4中最佳示出的，當傳輸信號時，通常會產生第一帶狀線20和第二帶狀線30的各種表面上的電流密度。將可理解的是，這些電流密度在第一帶狀線20的側面或邊緣24、26上以及在第二帶狀線30的側面或邊緣34、36上是最高的。然而，重要的是，在第一帶狀線20和第二帶狀線30正上方的位置處的電源平面14上產生了明顯的表面電流。具體而言，電源平面14之位在第一帶狀線20上方的部分13、以及在第二帶狀線30上方的部分15都將具有感應電流密度。　　[0026] 再次，為了進一步降低傳輸線損耗，已發現電源平面14的影響會不利地影響信號傳輸效率。更重要的是，當考慮上述電流密度的存在以及電源平面的表面狀況時，已發現到可透過適當地調整這些表面結構來實現傳輸線損耗的顯著降低。一般而言，透過具有粗糙、有損耗的電源平面表面，感應電流的影響是顯著的，因而導致傳輸線效率的類似降低。　　[0027] 圖5一般示出電源平面14的實施例的高度放大表面積。在此實施例中，特定的表面區域包括許多結節(nodule)。為了提供特定表面區域的可用模型，假定每個結節是球形的，具有半徑“a”。此外，對結節的密度進行建模，使得N個結節存在於區域“A”之內。利用已知的有限導電率邊界的概念，在一個實施例中，將表面建模為具有3E7 S/m之導電率的銅平面。在此實施例中，表面比(Sr)被確定如下：　　Sr = 4*Pi*a^2*N/A。　　[0028] 為了模擬有損耗的及粗糙的電源平面，假定結節半徑為2µm，因此Sr=2.9。這為粗糙及有損耗的電源平面提供了一可用的模型，因此可以進一步考慮此表面的影響。　　[0029] 如本領域技術人員所熟知的，帶狀結構20、30、接地平面12與電源平面14之間的間隔會影響PCB的各種操作參數。也就是說，PCB製造商也認識到，間隔的改變亦需要增加各種介電材料的厚度以實現這些所需的距離。自然地，額外的厚度需要額外的原料，並且也會影響整個板的結構。這在PCB包括許多層的時候尤其如此。　　[0030] 參考圖6，一般性地示出改變介電厚度對帶狀線損耗的影響。更具體地，提供圖表600，其示出隨著核心16和介電層18的厚度變化，帶狀線傳輸損耗。此處，使用標準間隔進行基線損耗確定，且圖表線606示出橫跨一頻率範圍的損耗。接著，當基底16和介電材料18的厚度改變時，進行類似的損耗確定，其中：　　‧ 圖表線602示出當厚度增加2密耳(mil)時的帶狀線損耗；　　‧ 圖表線604示出當厚度增加1密耳時的帶狀線損耗；　　‧ 圖表線608示出當厚度減少1密耳時的帶狀線損耗；以及　　‧ 圖表線610示出當厚度減少2密耳時的帶狀線損耗。　　[0031] 如將可理解的，帶狀線結構中的傳輸損耗在核心16和介電層18的厚度改變時顯著地變化，損耗通常隨著核心16和介電層變薄而增加。　　[0032] 現在參考圖7，示出類似的圖表700，然而，特定的傳輸系統已包括上面討論的電源平面粗糙度考量因素。更具體地，假定結構具有上述粗糙且有損耗的電源平面結構。在此圖式中，接著確定針對此結構類型的傳輸損耗。再次，使用基底16和介電層18的標準間隔來進行基線損耗確定。圖表線706示出使用上述標準間隔之橫跨一頻率範圍的損耗。接著，當基底16和介電層18的厚度改變時，進行類似的損耗確定，其中：　　‧ 圖表線702示出當厚度增加2密耳時的帶狀線損耗；　　‧ 圖表線704示出當厚度增加1密耳時的帶狀線損耗；　　‧ 圖表線708示出當厚度減少1密耳時的帶狀線損耗；以及　　‧ 圖表線710示出當厚度減少2密耳時的帶狀線損耗。　　[0033] 再次，看到相同類型的變化，隨著基底16和介電層18變薄而損耗增加。但是，如上面通常建議的，無論如何都存在與層厚度的折衷，因為使用較少材料的較薄板通常是較佳的。　　[0034] 然而，更重要的是，當比較圖6和圖7時，很明顯的是當粗糙度考量不存在時，帶狀線損耗大幅地改變。換句話說，考慮粗糙和有損耗的電源平面明顯導致帶狀線損耗的均勻增加。為了比較，針對每種傳輸線結構，已在7吉赫(gigahertz)和16吉赫頻率獲得了各種損耗測量。當計算時，這些數字如下：[0035] 如上所概述，電源平面表面粗糙度的降低會對帶狀線傳輸損耗產生無法預期的積極影響。因此，希望在一定程度上降低粗糙度，從而實現更高效、可重複且可靠的傳輸結構。在一些實施例中，已發現將電源平面的表面粗糙度降低30%至50%是可行的。電源平面表面粗糙度的此等降低已實現了傳輸損耗的顯著降低。應理解的是，一些實施例將具有小於1微米的表面粗糙度(通常以R_z 、或R_rms 來測量)。本領域技術人員將認識到，實際測量的表面粗糙度和計算出的減少量可依據相當多的特性而變化。　　[0036] 目前用於減少PCB損耗的技術涉及採用昂貴的低損耗介電材料，以及光滑的銅箔，以實現可靠的高速設計所需的充分的設計餘裕。雖然可能需要使用特殊材料來達到必要的的系統設計餘裕，但採用粗糙度降低的銅箔電源平面將會在整個電路板層疊的設計中提供更大的自由度。使用粗糙度降低的箔片，現在可將電源平面放置得更靠近相鄰的信號層，導致電路板更薄，且在這些受影響的層上的整體損耗更少。此外，此技術應提供更大的整體電氣餘裕(electrical margin)，允許在達到絕對***損耗餘裕規格之前，採用更長的佈線(routing)及/或較便宜的材料。　　[0037] 較佳實施例的設計概念採用一種應用於非預期的元件的技術。為了達到類似的目的，將用於信號損耗改進的銅箔粗糙度降低應用於PCB設計之一忽略的區域(電源及接地平面)。這是一策略概念：透過相鄰電源或接地平面(用於帶狀線傳輸)的新穎修改，允許製造商利用現有的電路板技術和處理來實現帶狀線層上的損耗降低。在現今的電路板上使用此技術，於設計和模擬階段期間，皆可允許更緊湊的疊層且因此有更薄的電路板，同時產生相同的損耗特性。這種改變的成本將涉及RTF粗糙銅箔對上HVLP平滑銅(或其他平滑的處理，諸如壓延銅(rolled copper))-針對現有的高速電路板，成本差異應該佔整個電路板成本的相當小的百分比。作為一概念，這種損耗降低的方法有點晦澀難解且不直觀，因此尚未被實現。通常，電路板設計僅集中在基於信號的金屬粗糙度損耗，而不是相鄰電源和接地結構中的粗糙銅材料上的磁耦合損耗。　　[0038] 上面已經描述了本發明的各種實施例，以說明其細節並且使本領域之普通技術人士能夠製造和使用本發明。所揭示之實施例的細節和特徵不旨在限制，因為許多變型和修改對於本領域之技術人士而言將是顯而易見的。因此，本公開之範圍旨在被廣義地解釋並包括落入隨附之申請專利範圍及其合法等效物之範圍和精神內的所有變型和修改。

[0039]

10‧‧‧帶狀線結構

12‧‧‧接地平面

13‧‧‧部分

14‧‧‧電源平面

15‧‧‧部分

16‧‧‧核心

18‧‧‧介電層

20‧‧‧第一帶狀線結構

22‧‧‧信號

24‧‧‧邊緣

26‧‧‧邊緣

30‧‧‧第二帶狀線結構

34‧‧‧邊緣

36‧‧‧邊緣

600‧‧‧圖表

602‧‧‧圖表線

604‧‧‧圖表線

606‧‧‧圖表線

608‧‧‧圖表線

610‧‧‧圖表線

700‧‧‧圖表

702‧‧‧圖表線

704‧‧‧圖表線

706‧‧‧圖表線

708‧‧‧圖表線

710‧‧‧圖表線

[0012] 下面結合附圖討論和說明較佳實施例的其他優點和益處，其中：　　[0013] 圖1是示出基本的PCB帶狀線通訊結構的示意圖；　　[0014] 圖2是示出示例性帶狀線通訊結構的橫截面；　　[0015] 圖3是示出由帶狀線結構產生的互感的方塊圖；　　[0016] 圖4是示出在帶狀線結構中產生的電流密度的附加示意圖；　　[0017] 圖5是較佳實施例之預期的電源平面結構的高度放大視圖；以及　　[0018] 圖6和7示出各種損耗特性圖，同時還示出當改變各種特性時，帶狀線通訊結構的損耗特性。

Claims

一種減少傳輸損耗的印刷電路板結構，包括：　　接地平面，具有塗覆有導電材料的接地平面表面；　　電源平面，具有塗覆有導電材料的電源平面表面，該電源平面表面位於實質平行於該接地平面表面且距離該接地平面表面一預定的距離，其中該電源平面的該導電材料具有降低的表面粗糙度；　　介電材料，位於該接地平面與該電源平面之間；以及　　帶狀線(strip-line)信號傳輸結構，嵌入在該介電材料中且與該接地平面表面實質平行，該帶狀線傳輸結構被配置用於差分信號傳輸；　　其中該電源平面之該降低的表面粗糙度進一步減少該帶狀線傳輸結構上的電磁效應，從而減少信號傳輸損耗。
如請求項1之印刷電路板結構，其中使用氧化物化學箔附著處理來降低該傳輸結構的該表面粗糙度。
如請求項1之印刷電路板結構，其中將該電源平面的該表面粗糙度降低，同時亦足夠粗糙以適應相關的電路板層的有效接合。
如請求項1之印刷電路板結構，其中在製造過程中將該表面粗糙度降低，而無需拋光。
如請求項4之印刷電路板結構，其中該表面粗糙度降低至少30%。
如請求項1之印刷電路板結構，其中該電源平面的該表面粗糙度小於1微米(micron) (R_rms )。
一種在印刷電路板內建立信號傳輸結構以減少信號傳輸損耗的方法，該方法包括：　　在基底上建立一參考平面，該參考平面由導電材料的平面形成；　　在該參考平面的表面上放置一介電層；　　在該介電層上形成與該參考平面相對的信號傳輸結構；　　在該介電層上放置非導電層，該非導電層圍繞並且實質上封裝該信號傳輸結構；以及　　在該非導電層上放置電源平面，其中該電源平面和該參考平面實質上彼此平行，且其中該信號傳輸結構、介電層和非導電層被夾在該電源平面和該參考平面之間；　　其中將面對該傳輸結構的該電源平面的該表面特定地處理成具有低於預定閾值的表面粗糙度。
如請求項7之方法，其中使用氧化物化學箔附著處理來實現該電源平面的放置。
如請求項7之方法，其中該電源平面的該表面的該處理導致電源平面粗糙度降低至少30%。
如請求項9之方法，其中將該介電材料的尺寸設置成在該電源平面和該信號傳輸結構之間提供一預定的間隔。
如請求項10之方法，其中該預定的間隔被最佳化，以為該信號傳輸結構提供期望的阻抗特性。
一種在印刷電路板內形成信號傳輸結構的方法，該信號傳輸結構具有減少的信號損耗特性，該方法包括：　　在該印刷電路板內，建立參考平面、電源平面和位於該參考平面與該電源平面之間的帶狀線傳輸結構，該傳輸結構透過預定厚度的介電材料與該電源平面和該參考平面電隔離；　　其中該電源平面具有面對該信號傳輸結構的表面，該信號傳輸結構被形成為實質平滑的，其具有小於1微米的表面粗糙度(R_rms )。
如請求項12之方法，其中該預定的厚度小於5密耳。