TW201834066A - 利用電漿連同快速熱活化製程的原子層蝕刻方法 - Google Patents

利用電漿連同快速熱活化製程的原子層蝕刻方法 Download PDF

Info

Publication number
TW201834066A
TW201834066A TW106115441A TW106115441A TW201834066A TW 201834066 A TW201834066 A TW 201834066A TW 106115441 A TW106115441 A TW 106115441A TW 106115441 A TW106115441 A TW 106115441A TW 201834066 A TW201834066 A TW 201834066A
Authority
TW
Taiwan
Prior art keywords
plasma
film layer
thin film
semiconductor wafer
patent applications
Prior art date
Application number
TW106115441A
Other languages
English (en)
Other versions
TWI722186B (zh
Inventor
紹銘 馬
Original Assignee
美商瑪森科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑪森科技公司 filed Critical 美商瑪森科技公司
Publication of TW201834066A publication Critical patent/TW201834066A/zh
Application granted granted Critical
Publication of TWI722186B publication Critical patent/TWI722186B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Abstract

揭示一種用於在半導體晶圓上蝕刻一薄膜層的方法。該方法特別佳地適合蝕刻含碳層，例如硬式光罩層，光阻層，及其他低介電薄膜。依照本揭示內容，由一電漿所產生的一反應性物種，係與該薄膜層的表面進行接觸。同時，該基板或半導體晶圓係承受快速熱加熱循環，其以一受到控制的方式提升溫度超過反應的活化溫度。

Description

利用電漿連同快速熱活化製程的原子層蝕刻方法
本申請案係基於2016年12月14日提申之美國專利臨時申請案第62/434,036號並據以請求優先權，其合併於本文以供參考。
電漿處理廣泛地被利用於半導體工業，用於沉積、蝕刻、光阻移除、及半導體晶圓及其他基板的相關處理。電漿源(例如微波、ECR、電感等)通常用於電漿處理，以便產生可供處理基板的高密度電漿及反應性物種。
在過去使用電漿來執行的一個方法類型，係原子層蝕刻。原子層蝕刻這種技術係用來執行精密度非常高的臨界蝕刻，以供半導體裝置製造。原子層蝕刻係在一薄膜層上施行，同時企圖避免不必要的次表面損壞或不想要的變性。原子層蝕刻可被執行以便蝕刻一重疊在另一臨界層上的非常地薄的層體。原子層蝕刻也可被運用在一蝕刻方法的終端，以供除去較小量的先前蝕刻的殘餘層體，而不會破壞下層結構。令人想要的是，使用原子層蝕刻，而使自我表面限制的方法反應係 如此地均勻，而謹受到表面曝露的控制，再也不受到電漿均勻性的控制，以致該蝕刻量均勻性能夠進一步被改良。
在過去，原子層蝕刻方法首先包含一表面反應性物種附著步驟，接著是電漿離子轟擊，以便去除該反應表面層。這類離子轟擊控制，只不過是取得該原子層蝕刻可能途徑的一個態樣。習用的原子層蝕刻，在含矽薄膜方面，例如Si、Si3N4、或SiO2，已經非常成功。然而，使用離子轟擊活化作用的上述習知方法，尚未在其他層體方面取得成功，尤其是含碳的層體、或其他低介電薄膜。例如，這些其他材料對於該離子轟擊較不具反應性，而對於化學反應較有反應。進一步，在某些實施例中，對於蝕刻方法而言，較高的溫度係需要的，以便能造成非常長的蝕刻循環，其對於該方法提供小量的控制。
有鑑於此，針對一含碳薄膜、及其他相似薄膜(包含具有低介電常數的薄膜)的蝕刻方法存在一個需求。更具體地，對於在前述材料之上執行原子層蝕刻製程的方法及製程，係存有需求。
一般而言，本揭示內容係關於一種在一層體(尤其是收容在一半導體晶圓上的層體)實行精密控制蝕刻的方法及設備。依照本揭示內容，該方法包含曝露一層體於一反應性物種之下。該反應性物種，(例如)係能夠由一電漿源加以產生。利用該電漿源及該基板之間可能存在的簾柵，大多數的反應中 性粒子將抵達該基板表面，而不具有離子轟擊。同時該層體係暴露至該反應性物種，該層體溫度係藉由暴露該層體於快速熱循環之下而增加。該快速熱循環，(例如)能夠由一或更多脈動漸增(pulsating ramp)來產生。該快速熱循環係能夠逐漸增加該層體的溫度，超過該反應性物種與該層體反應的必要的活化溫度。藉由小心地控制該增溫，並組合該增溫的持續時間，當反應性物種與該層體反應時，即實行一種受到控制、精密的蝕刻。
例如，在一實施例中，本揭示內容係關於一用於在一半導體晶圓上蝕刻一層體的方法。該方法包含，安放一半導體晶圓於一處理室中的步驟。該半導體晶圓包含一薄膜層。該薄膜層，(例如)可含有碳。例如，該薄膜層可包括一低介電薄膜、一光阻層、一硬式光罩層、或相似者。一電漿係由一蝕刻氣體加以產生。該電漿含有一反應性物種。依照本揭示內容，該薄膜層係接觸該反應性物種。舉例來說，在一實施例中，該電漿係在一電漿室中產生，且在接觸該薄膜層之前係透過一濾器結構加以過濾。該濾器結構包含開孔，其允許反應性物種通過，但濾除至少65%，例如至少80%，例如至少90%被收容在該電漿內的帶電荷物種。舉例來說，該反應性物種能夠包括中性微粒。
當該反應性物種係與該反應性物種接觸時，該半導體晶圓係曝露在一快速熱循環之下。該快速熱循環加熱該薄膜層，超過一活化溫度，其足夠導致反應性物種蝕刻該薄膜 層。舉例來說，在一實施例中，該薄膜層的溫度，藉由曝露該半導體晶圓至多重快速熱循環，係逐漸地增加。每一快速熱循環能夠有相同的時間長度，或能夠有不同的時間長度。在一實施例中，該一或更多快速熱循環，能夠由一或更多的燈具產生，例如閃光燈具。藉由曝露該半導體晶圓於多重快速熱循環之下，該薄膜層能以一受控制的方式而逐漸地被蝕刻。例如，在一實施例中，該方法包括一原子層蝕刻方法。
該薄膜層被加熱的溫度、腔室內反應性物種的濃度、熱循環持續的時間、及其他的參數，係能夠依據特定應用及所要結果而加以調整。舉例來說，在一實施例中，該薄膜層能被加熱到大於約80℃的溫度，例如大於約90℃，如大於約100℃。例如，在該製程期間，該半導體晶圓及/或薄膜層能被加熱到約100℃至約300℃的溫度。蝕刻氣體能包括單一氣體或氣體混合物。舉例來說，該蝕刻氣體可包括分子氧、分子氮、氬、分子氫、水、過氧化氫、二氧化碳、二氧化硫、甲烷、羰基硫化物、三氟甲烷、四氟甲烷，或其混合物。在製程期間，該蝕刻速率能夠小心地加以控制。例如，該蝕刻速率能夠從約每分鐘100埃至約每分鐘5,000埃。
本揭示內容的其他特色及態樣係更加詳細地討論於下文。
100‧‧‧Plasma reactor 電漿反應器
110‧‧‧Processing chamber 處理室
112‧‧‧Substrate holder 基板支持器
114‧‧‧Substrate 基板
116‧‧‧Grid 網格
120‧‧‧Plasma chamber 電漿室
122‧‧‧Dielectric side wall 介電側壁
124‧‧‧Ceiling 天花板
125‧‧‧Plasma chamber interior 電漿室內部
128‧‧‧Faraday shield 法拉第屏蔽
130‧‧‧Induction coil 電感線圈
132‧‧‧Network 網路
134‧‧‧Matching network 匹配網路
140‧‧‧Gas injection insert 氣體注射嵌件
150‧‧‧Gas supply 氣體供應器
151‧‧‧Annular gas distribution channel 圓形氣體分配通道
160‧‧‧Lamp 燈具
160‧‧‧Light energy source 光能源
162‧‧‧Spectral filter 濾光片
164‧‧‧outlet 出口
200‧‧‧area 區域
202‧‧‧Temperature 溫度
204‧‧‧Maximum temperature 最大溫度
針對本技藝中具一般能力者的實施例詳細討論， 係陳述在本說明書中，其係參照附屬圖式，其中：第一圖係一橫斷面視圖，描繪可以被使用以便實行本揭示內容方法的製程系統實施例，並包含一電漿反應器、一處理室、及多數加熱燈具。
第二圖係一圖表，說明在本揭示製程期間可能發生的一累積蝕刻量的實施例。
第三圖係一圖表，說明在本揭示製程期間可能發生的一溫度曲線的實施例。
第四圖係一圖表，說明一層體被曝露在一反應性物種之下的蝕刻速率及溫度之間關係的實施例。
現在將詳細參照具體實施例，其一或多個示範例已在圖示中繪出。所提出各示範例是要解釋該等具體實施例，並非要做為本案的限制。事實上，熟習此項技術者應能輕易看出，該等具體實施例可有各種修改及變異而不會偏離本案的範疇及精神。舉例來說，繪出或描述為一具體實施例之某部分的特徵，可配合另一具體實施使用以產出又更進一步的具體實施例。因此，本案的態樣是要涵括此等修改及變異。
本揭示內容一般係關於一種用於蝕刻基板(如半導體晶圓)表面的方法。本揭示內容也關於一種用來實行該方法的設備及系統。依據本案，一基板的表面係接觸該反應性物種，同時，被施加快速熱循環。該快速熱循環逐漸地增加該表 面的溫度，超越過該反應性物種與該表面反應的活化溫度，及蝕刻該表面而移除一表面層。
本案的方法特別良好適用於某些基板的原子層蝕刻。例如，本案方法係特別良好適合含碳膜的蝕刻。
原子層蝕刻，係指表面係藉由個別原子層移除來蝕刻的蝕刻方法。習用上，原子層蝕刻係一個兩步驟方法，其中基板的表面係與一化學組成分加以反應。反應之後，該表面被施加電漿離子轟擊，以便移除該已反應的表面層。然而上述方法並不適合蝕刻含碳、以及其他低介電常數材料的薄膜。這類材料較不與該離子轟擊產生反應。在這一方面，本案係指向一可替換的原子層蝕刻方法，其利用熱活化，透過熱脈衝，用於精密的蝕刻控制。本案的方法不止是良好地適合蝕刻許多材料(包含含碳層)，也能夠小心地依照嚴格誤差來控制。舉例來說，藉由使用短熱脈衝，該反應及蝕刻能夠在每一熱脈衝循環被停止，以致於該蝕刻量能被控制在非常精細的解析度。
本案的方法，提供許多優點及利益。例如，藉由精密控制許多不同層體的蝕刻量，形成於下層的裝置係能夠受到改良。例如，含碳薄膜能夠被使用在許多不同的應用中，及能夠被合併到半導體裝置，作為非常薄的層體，其最終產生較佳的電性能。
依據本案，一晶圓係被安放在一處理室中，並承受可由電漿產生的一反應性物種，同時也曝露在一或更多熱循 環之下。在一實施例中，一下游電感耦合電漿(ICP)源，能加以利用。然而，本案光罩移除方法也考慮其他電漿技術，例如微波下游剝除技術(microwave downstream strip technology)，或平行板/電感耦合電漿蝕刻技術。電感電漿源通常被利用於電漿加工，以便產生高密度電漿及反應性物種，可供加工半導體基板。例如，電感電漿源，能夠使用標準13.56MHz及較低頻發電機，輕易地產生高密度電漿。
雖然在某些實施例中，該基板或半導體晶圓能直接曝露至電漿，但在本案一實施例中，電漿係在下游產生，並在接觸該基板前係加以過濾。在這方面，該電漿能夠遠離該處理室而形成。在電漿形成之後，所想要的微粒或反應性物種，被引導到該半導體基板。例如在一實施例中，一濾器結構或格柵係能夠使用，其對於形成反應物種的中性微粒係透明的，但對於電漿係不透明的。這類方法可能需要高RF電能，例如高達約6000瓦特，及在某些情況下，較高的氣流及壓力。例如，該氣流速率能夠係約每分鐘20,000標準立方公分，及該壓力能夠係約5,000毫托耳。
參照第一圖，顯示出的是一個可依據本案來使用的處理室110實施例。該處理室110係與一電漿反應器100連通。所示的實施例中，該處理室110係被設計以便托住單一半導體晶圓。然而在其他實施例中，在同一時刻能夠容納及處理多於一個晶圓的處理室係能夠使用。處理室110係被設計來容 納具有合適直徑的半導體晶圓。晶圓的直徑，(例如)在一實施例中係能夠從約100mm至約500mm。例如，該半導體晶圓能有200mm的直徑，300mm的直徑，或450mm的直徑。進出該處理室110的流體流速，可依據被處理的基板尺寸、及在同一時刻是否有多於一個基板被處理加以變化。
在第一圖所示的系統中，電漿反應器100包含一電漿室120，其係分離自該處理室110。該處理室110包含一基板支持器112，其可操作地托住一基板114。一電感電漿係在電漿室120中產生(亦即，電漿產生區)，然後，我們想要的微粒係經由一濾器結構所提供的孔，例如將電漿室120與處理室110(即下游區)加以隔開的網格116，而從電漿室120被導引至基板114表面。該電漿室120包含一介電側壁122及一天花板124。該介電側壁122及天花板124界定一電漿室內部125。介電側壁122能由任何介電材料來形成，例如石英。一電感線圈130係安放鄰接該電漿室120附近的介電側壁122。該電感線圈130係經由一合適的匹配網路132，被耦合至一RF發電機134。反應物及承載氣體，能從氣體供應器150及環狀氣體分配通道151，被供應到該腔室內部。當該電感線圈130以來自該RF發電機134的RF電力供能時，一實質的電感電漿即在該電漿室120中被激發。
在一具體實施例中，該電漿反應器100能包含一選用的法拉第屏蔽128，以便降低電感電圈130與電漿的電容性耦 合。為了增加效率，電漿反應器100能夠選擇性地包含一安放在該腔室內部125中的氣體注射嵌件140。該氣體注射嵌件140能夠是可移動式***該腔室內部125，或能夠是該電漿室120的固定住的零件。在某些實施例中，該氣體注射嵌件能夠界定一氣體注射通道，位在電漿室側壁附近。該氣體注射通道能將處理氣體送入該腔室內部靠近該電感線圈處，並送入一由氣體注射嵌件及側壁所界定的活化區。該活化區提供一個在電漿室內部之內的局限區，可供電子的主動加熱。狹窄的氣體注射通道，避免電漿從室內部擴散進入氣體通道。該氣體注射嵌件強迫該處理氣體通過該活化區，於此處電子係被主動加熱。
電漿室120中所產生的電漿，如前文所述，係經由網格116的濾器結構，進入到處理室110。網格116包含開孔，其允許反應性物種通過，但濾除帶電荷物種。該反應性物種，(例如)能包括中性微粒。半導體晶圓114的頂表面係曝露至該反應性物種，當薄膜層的溫度係高於反應的活化溫度時，該反應性物種與半導體基板上的薄膜層表面進行反應並將之移除。
一般而言，網格116濾除至少約65%的被收容在該被產生電漿中的帶電荷物種。例如，該網格116的濾器結構能夠加以配置，以便濾除至少約70%、例如至少約75%、例如至少約80%、例如至少約85%、例如至少約90%、例如至少約95%的電漿內所包含的帶電荷物種。在一具體實施例中，大於約98%的帶電荷物種係從電漿加以濾除，以致於該半導體晶圓頂 部上的薄膜層，係只有接觸到該反應性物種，例如中性微粒。
當半導體晶圓114的薄膜層與該反應性物種接觸時，該半導體晶圓也曝露至一或更多快速熱循環。該快速熱循環逐漸地增加該薄膜層的溫度，至超過該薄膜層及該反應性物種反應的活化溫度。一般而言，任何合適的加熱裝置均得使用，以便曝露該半導體晶圓至快速熱循環。在第一圖所示的實施例中，(例如)至少一燈具(如多數個燈具160)係用來加熱該半導體晶圓114。燈具160可包括，(例如)閃光燈具。該燈具，(例如)能夠是白熾燈，例如鎢鹵素燈、弧光燈、或相似者。光源160能夠聯合一反射器、或一組反射器來操作，可供引導該燈具所發射出的光能均勻地到達該晶圓114。在一實施例中，(例如)該燈具160可被設計來產生一橫跨晶圓表面的均勻光照輻射分布。
該燈具能夠具有任何合適的配置。舉例來說，在一實施例中，該燈具能包含一軸，其係平行或垂直於該半導體晶圓114。例如，該燈具160可包括複數個細長的燈具，或能包括複數個線形燈具。
在第一圖所示實施例中，該燈具160係安放在半導體晶圓114之下。然而應理解的是，光源也可被安放在腔室側，或能被安放在腔室的上方，以致於光係直接地接觸到被處理的薄膜層。在其他實施例中，燈具能被安放在晶圓之上及之下、晶圓側邊及晶圓之下、晶圓之上及晶圓側邊、或能被安放在晶 圓之下、晶圓之上、及晶圓側邊。
一般較偏好使用光源來產生快速熱循環。例如，燈具或光源，相較於其他的加熱裝置，係具有遠遠地較高的加熱及冷卻速率。燈具產生一個快速熱處理系統，其提供瞬時能源，典型地需要非常短而良好控制的起始期間。來自燈具的能源流也能在任意時刻突然停止。該燈具能配備漸次電能控制器，並可被連接至一個控制器，其依據晶圓溫度量測值自動調節該燈具所發射的光能。
處理期間的晶圓溫度，係能使用任何合適的溫度測量裝置來監視。舉例來說，在一實施例中，該晶圓的溫度係能使用不接觸晶圓而測量晶圓溫度的高溫計來判定。
例如，本案的系統能包含複數個光纖或光導管，然後其連通多數光偵測器。然後被感測的輻射係被傳送至光偵測器，其產生可用的電壓訊號，可供判定晶圓溫度，而其能夠部份地依據普朗克定律加以計算。
一般而言，該系統能含有一或多數個高溫計。當含有多數高溫計時，每一高溫計能在不同位置上測量晶圓的溫度。知道不同位置上晶圓溫度之後，就能夠用來控制被施加到晶圓上的熱量。例如在一實施例中，該系統能包含一控制器，例如微處理器。該控制器能接收來自光偵測器的電壓訊號，其代表在許多位置上取樣的幅射量。依據所接收的訊號，該控制器能被配置，以便計算不同位置上晶圓的溫度。該控制器也能 連通至該光能源160。以此方式，該控制器能夠判定晶圓溫度，並依據這個資訊，控制燈具160所發射的熱能量。結果是，能夠完成瞬時調節，其相關於熱處理室內的條件。可替換地，取代上述封閉系統，該控制器可在一開放系統中加以操作。例如，該控制器能夠使用溫度感測裝置而校正，然後程式化，以便依據預測結果來操作光源。
如第一圖所示，光能源160能夠藉由一濾光片或窗162，而與熱處理室110隔離。濾光片162用於將燈具160與半導體晶圓114隔離，並避免腔室污染。濾光片162係加以設計，以便允許從燈具而來的熱能通過，並進入該腔室，以供加熱該半導體晶圓114。在一實施例中，該濾光片162可濾除某波長的光，例如高溫計的操作波長，避免干擾的波長。舉例來說，濾光片162能由石英或其他類似材料加以製成。
如前述，半導體晶圓114係安放在基板支持器112上。在一實施例中，該基板支持器112係調適於在處理期間旋轉該晶圓。旋轉該晶圓，在晶圓全部表面上提升較大溫度均勻性，並且促進晶圓與被引入腔室內的反應性物種之間的加強接觸。然而在其他實施例中，該半導體晶圓114於處理期間可保持靜止。
第一圖所示系統進一步包含一出口164。出口164係可供氣體流過該空室，及離開該腔室。例如在一實施例中，未與晶圓表面反應的該反應性物種，能流入該熱處理室110， 並經由出口164離開。在一實施例中，於一蝕刻處理完成之後，任何惰氣能經由該腔室送入，並經由出口164離開，以便從該處理室除去全部的反應性物種。
依據本案進行受控制蝕刻方法時，電漿係首先在電漿室120中由一蝕刻氣體來產生，以便生成一反應性物種。該蝕刻氣體可包括一單一氣體、或可包括氣體混合物。舉例來說，該蝕刻氣體的組成分，能夠依據許多變數來決定。例如，該蝕刻氣體的選用，能夠依據被包含在半導體晶圓114上的待蝕刻薄膜層、蝕刻條件、及待蝕刻而離開晶圓表面的材料量，而加以決定。舉例來說，可用來形成蝕刻氣體的氣體，包含氧源、氫源、鹵素源、及相似物等。能加以使用的具體的氣體，包含分子氧、分子氮、氬、分子氫、水、過氧化氫、二氧化碳、二氧化硫、甲烷、羰基硫化物、三氟甲烷、四氟甲烷，及相似物等等，或其混合物。
例如在一實施例中，該蝕刻氣體可包括一單獨含氧氣體，或結合惰氣(如氮)者。例如在一具體實施例中，該蝕刻氣體可包括分子氧及分子氮的組合。
在一可替換的實施例中，該蝕刻氣體可包括含氧氣體、含鹵素氣體、及還原氣體的組合。該含氧氣體，(例如)可包括分子氧、二氧化碳、一氧化碳、一氧化氮、或其組合。含鹵素氣體，(例如)能含有氟，例如四氟甲烷。另一方面，還原氣體能含有氫，及可包括分子氫、氨、甲烷、或相似物等。 惰氣也可以出現，例如分子氮，或稀有氣體也可以出現，如氬或氦。
氣體的流率係依據具體應用而廣泛地變化。例如，每一種氣體的流率係約50sccm至約20,000sccm，例如約500至約10,000sccm。
本案的蝕刻方法也能夠在各種電力及壓力水準之下加以實行。舉例來說，RF源電力，能夠從約300~約6,000瓦特、如約1,000~約5,500瓦特、如約3,000~約5,000瓦特的範圍之內。源電力，依據待處理半導體表面面積，係能夠向上或向下調節。另一方面，處理室內的壓力，也能夠依據各種不同因子而加以變動。例如像是壓力，係能夠在約1~約4,000毫托耳、如約250~約1,500毫托耳、及如約400~約600毫托耳的範圍內。
上述不同參數的每一者，能加以控制，以便控制半導體晶圓上薄膜層處理期間的蝕刻速率。該蝕刻速率，藉由控制快速熱循環造成的昇溫，也能小心地加以控制。更具體地說，該蝕刻速率係能夠由以下者來決定：被處理的薄膜、蝕刻氣體組成分、氣體流動速率、薄膜層溫度、室內壓力、以及許多其他因子等。一般而言，該蝕刻速率係大於每分鐘約100埃、如大於每分鐘約200埃、如大於每分鐘約300埃、如大於每分鐘約400埃、如大於每分鐘約500埃、如大於每分鐘約600埃、如大於每分鐘約700埃、如大於每分鐘約800埃、如大於每分鐘約900埃、如大於每分鐘約1,000埃、如大於每分鐘約1,200埃、如 大於每分鐘約1,400埃、如大於每分鐘約1,600埃、如大於每分鐘約1,800埃、如大於每分鐘約2,000埃。該蝕刻速率一般係小於每分鐘約70,000埃、如小於每分鐘約50,000埃、如小於每分鐘約40,000埃、如小於每分鐘約30,000埃、如小於每分鐘約20,000埃、如小於每分鐘約10,000埃、如小於每分約9,000埃、如小於每分約8,000埃、如小於每分約7,000埃、如小於每分鐘約6,000埃、如小於每分鐘約5,000埃、如小於每分鐘約4,000埃、如小於每分鐘約3,000埃、如小於每分鐘約2,000埃、如小於每分鐘約1,000埃。
一般而言，任何合適的薄膜層均能夠依據本案揭示內容來蝕刻。舉例來說，薄膜層，除了適合使用於本案者，包含被曝露在反應性物種時間以外的薄膜層，該反應性物種例如電漿(即中性微粒)所生的反應性物種，其具有一活化溫度，一般係大於約30℃、如大於約40℃、如大於約50℃、如大於約60℃、如大於約70℃、如大於約80℃、如大於約90℃、如大於約100℃。這類薄膜層包含含碳薄膜層。例如在一實施例中，依據本案被蝕刻的薄膜層，係包括非晶碳層。舉例來說，非晶碳層能摻雜硼。
在其他實施例中，該含碳層能包括光阻層。
本案方法也良好地適合具有低介電常數薄膜層的蝕刻。
舉例來說，為了解釋之目的，本文所包含的第四 圖係一圖表，其說明當曝露在一可供含碳薄膜(如光阻層)所用的蝕刻氣體之下時的蝕刻速率VS.溫度。例如，第四圖能代表一實施例，其中含碳光阻層係在存有由分子氧及分子氮電漿所生反應性物種之下，被施加一蝕刻處理。如圖所示，蝕刻係一直到薄膜層溫度一般大於約80℃時才發生，即使是存有氧反應標線(oxygen reaction reticles)時亦然。依據本案，快速熱循環係加以使用，以便以該方法期間可用於控制蝕刻速率的方式，逐漸地增加薄膜層及晶圓溫度。
參照第三圖，(例如)被顯示者係本案蝕刻方法期間可使用的溫度控制曲線的一個實施例。舉例來說，參照第三圖，薄膜層溫度在區域200增加。區域200代表晶圓及薄膜的大量加熱。薄膜層與反應性物種之間反應的活化溫度，係發生於圖表中的溫度202。依據本案，接下來，快速熱循環被用於增加溫度，從活化溫度202到最大溫度204。使用快速熱循環，薄膜溫度係能夠增加到最大溫度204，然後立即下降回到活化溫度202。例如，每一溫度循環能包括一光能源脈衝。每一脈衝能夠是極端地短暫，以便控制蝕刻程序期間的反應移除量。例如，每一燈具的蝕刻脈衝循環，能夠小於約10秒，如小於約7秒、如小於約5秒、如小於約3秒、如小於約1秒、如小於約800毫秒、如小於約600毫秒、如小於約400毫秒。每一脈衝一般係大於約50毫秒、如大於約100毫秒。在受控制之蝕刻完成之後，如第三圖所示者，薄膜溫度係下降回到室溫。
因此，第三圖所示溫度vs.時間曲線，解釋該薄膜層係如何能夠藉由造成快速的迅速溫度漸增(rapid fast temperature ramp increase)的閃光加熱，被加熱到活化溫度，然後快速被加熱到最大溫度。抵達最大溫度後，該薄膜層能藉由熱傳導至其大部份而迅速冷卻。依此方式，一原子層蝕刻方法能加以實行。
第二圖說明透過每一熱脈衝循環的累積蝕刻量。藉由使用短熱脈衝，該蝕刻量係能逐漸增加，且反應能夠在每一熱脈衝循環終點加以停止，以致於該蝕刻量能夠被控制在非常精細的解析度。舉例來說，如第二圖所示者，每一熱循環係依照曲線性數量來增加被蝕刻材料量，造成一增加但整體而言係非線性的蝕刻速率。
雖本案已經針對其具體示範性實施例來詳細描述，熟習本項技藝者將同意的是，一旦瞭解前文，即可輕易製出這類實施例的替代型、變化型及等效物。因此，本揭示內容謹作為示範例子，而非作為限制，及如同熟習本項技藝者能輕易瞭解的是，主要揭示內容並不排除包含這類對於本題事項的修飾、變異及/或增添。

Claims (20)

  1. 一種用於在一半導體晶圓上蝕刻一層體的方法，該方法包括：安放一半導體晶圓於一處理室中，該半導體晶圓包含一薄膜層；由一蝕刻氣體產生一電漿，該電漿含有一反應性物種；以該反應性物種接觸該薄膜層；及曝露該半導體晶圓於一快速熱循環，同時，接觸該反應物種，該快速熱循環加熱該薄膜層超過一活化溫度，其足夠造成該反應性物種蝕刻該薄膜層。
  2. 如申請專利範圍第1項的方法，其中該薄膜層含有碳。
  3. 如前述申請專利範圍任一項的方法，其中該薄膜包括具有低介電常數的一介電層。
  4. 如前述申請專利範圍任一項的方法，其中該快速熱循環係由複數個燈具產生。
  5. 如申請專利範圍第4項的方法，其中該薄膜層係曝露在多重快速熱循環之下，每一快速熱循環包括一光能的脈衝。
  6. 如前述申請專利範圍任一項的方法，其中該薄膜層包括一光阻層或一硬式光罩層。
  7. 如前述申請專利範圍任一項的方法，其中該半導體晶圓係曝露於多重快速熱循環，用以漸增地蝕刻該薄膜層。
  8. 如前述申請專利範圍任一項的方法，其中該方法包括一原子層蝕刻。
  9. 如前述申請專利範圍任一項的方法，其中每一快速熱循環的循環時間係1毫秒至約10秒。
  10. 如前述申請專利範圍任一項的方法，其中該蝕刻氣體包括分子氧、分子氮、氬、分子氫、水、過氧化氫、二氧化碳、二氧化硫、甲烷、羰基硫、氟仿(三氟甲烷)、四氟甲烷、或其混合物。
  11. 如前述申請專利範圍任一項的方法，其中該薄膜層含有非晶碳。
  12. 如前述申請專利範圍任一項的方法，其中該電漿係在一電漿室中產生，並且係在接觸該薄膜層之前通過一濾器結構而被送入。
  13. 如前述申請專利範圍任一項的方法，其中該半導體晶圓係被加熱到約100℃至約300℃的溫度。
  14. 如申請專利範圍第12項的方法，其中該濾器結構包含開孔，其允許反應性物種通過，但濾除至少65%包含於電漿內的帶電荷物種，該反應性物種包括中性微粒。
  15. 如申請專利範圍第12項的方法，其中該濾器結構包含開孔，其允許反應性物種通過，但濾除至少85%包含於電漿內的帶電荷物種，該反應性物種包括中性微粒。
  16. 如前述申請專利範圍任一項的方法，其中該活化溫度係大於約80℃。
  17. 如前述申請專利範圍任一項的方法，其中該薄膜層係在一蝕刻速率之下被蝕刻，該蝕刻速率係每分鐘約100埃至約每分鐘5000埃。
  18. 如申請專利範圍第5項的方法，其中該快速熱循環具有不同循環時間。
  19. 如申請專利範圍第5項的方法，其中該半導體晶圓的溫度係以非線性方式增加。
  20. 如前述申請專利範圍任一項的方法，其中該反應性物種被導引進入該處理室，相對於該半導體晶圓的頂表面，且其中該快速熱循環係由複數個位在該半導體晶圓下方的燈具產生。
TW106115441A 2016-12-14 2017-05-10 利用電漿連同快速熱活化製程的原子層蝕刻方法 TWI722186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662434036P 2016-12-14 2016-12-14
US62/434,036 2016-12-14

Publications (2)

Publication Number Publication Date
TW201834066A true TW201834066A (zh) 2018-09-16
TWI722186B TWI722186B (zh) 2021-03-21

Family

ID=58692670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115441A TWI722186B (zh) 2016-12-14 2017-05-10 利用電漿連同快速熱活化製程的原子層蝕刻方法

Country Status (6)

Country Link
US (3) US10580661B2 (zh)
JP (1) JP6861817B2 (zh)
KR (1) KR102227883B1 (zh)
CN (1) CN110088882B (zh)
TW (1) TWI722186B (zh)
WO (1) WO2018111333A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861817B2 (ja) * 2016-12-14 2021-04-21 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 急速熱活性化プロセスと連係した、プラズマを使用する原子層エッチングプロセス
US10573532B2 (en) * 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
WO2020046547A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide removal from titanium nitride surfaces
US11189464B2 (en) * 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential
CN113488367A (zh) * 2020-12-14 2021-10-08 北京屹唐半导体科技股份有限公司 具有等离子体处理***和热处理***的工件处理装置
CN113471046B (zh) * 2020-12-14 2023-06-20 北京屹唐半导体科技股份有限公司 具有等离子体处理***和热处理***的工件处理装置
US11854770B2 (en) * 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224932A (ja) * 1986-03-27 1987-10-02 Mitsubishi Electric Corp プラズマアツシング終点検出装置
JPS6481318A (en) * 1987-09-24 1989-03-27 Toshiba Corp Ashing of organic polymer film and device therefor
JPH0181318U (zh) 1987-11-20 1989-05-31
JPH01289121A (ja) * 1988-05-16 1989-11-21 Nec Corp ３‐５族化合物半導体のデジタルエッチング方法
US5030319A (en) * 1988-12-27 1991-07-09 Kabushiki Kaisha Toshiba Method of oxide etching with condensed plasma reaction product
JPH03110844A (ja) * 1989-09-26 1991-05-10 Rikagaku Kenkyusho ディジタル・エッチング方法
US5302240A (en) 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0555186A (ja) * 1991-08-27 1993-03-05 Hitachi Ltd 表面処理方法
KR100336916B1 (ko) * 1994-02-03 2002-12-02 어플라이드 머티어리얼스, 인코포레이티드 반도체기판의스트립핑,패시베이션및부식반응억제방법
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US5789320A (en) 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
JPH1167738A (ja) * 1997-08-18 1999-03-09 Oki Electric Ind Co Ltd アッシング方法および装置
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
US6281135B1 (en) * 1999-08-05 2001-08-28 Axcelis Technologies, Inc. Oxygen free plasma stripping process
JP2001176859A (ja) * 1999-12-20 2001-06-29 Canon Inc アッシング方法
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US6707011B2 (en) 2001-04-17 2004-03-16 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US7144822B1 (en) * 2002-02-06 2006-12-05 Novellus Systems, Inc. High density plasma process for optimum film quality and electrical results
KR100379210B1 (ko) * 2002-04-19 2003-04-08 피.에스.케이.테크(주) 반도체 웨이퍼 애싱 방법
US7187031B2 (en) 2002-05-31 2007-03-06 Sharp Kabushiki Kaisha Semiconductor device having a low dielectric constant film and manufacturing method thereof
US6835914B2 (en) 2002-11-05 2004-12-28 Mattson Technology, Inc. Apparatus and method for reducing stray light in substrate processing chambers
US20040235299A1 (en) * 2003-05-22 2004-11-25 Axcelis Technologies, Inc. Plasma ashing apparatus and endpoint detection process
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US7105431B2 (en) 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
CN101288035B (zh) * 2005-09-14 2013-06-19 马特森技术有限公司 可重复热处理的方法和设备
US7977245B2 (en) 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
US20080179288A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
US7807064B2 (en) 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20120024314A1 (en) * 2010-07-27 2012-02-02 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US8633115B2 (en) 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US9129911B2 (en) * 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US10510527B2 (en) * 2013-02-01 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single wafer cleaning tool with H2SO4 recycling
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
KR102132361B1 (ko) 2013-11-06 2020-07-10 매슨 테크놀로지 인크 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
US9368370B2 (en) 2014-03-14 2016-06-14 Applied Materials, Inc. Temperature ramping using gas distribution plate heat
JP6481318B2 (ja) * 2014-10-01 2019-03-13 沖電気工業株式会社 現金収納装置
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
JP6861817B2 (ja) * 2016-12-14 2021-04-21 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 急速熱活性化プロセスと連係した、プラズマを使用する原子層エッチングプロセス

Also Published As

Publication number Publication date
US20210343541A1 (en) 2021-11-04
CN110088882B (zh) 2023-05-26
TWI722186B (zh) 2021-03-21
CN110088882A (zh) 2019-08-02
KR102227883B1 (ko) 2021-03-16
US20200203175A1 (en) 2020-06-25
KR20190077545A (ko) 2019-07-03
US20180166296A1 (en) 2018-06-14
JP2020502794A (ja) 2020-01-23
US10580661B2 (en) 2020-03-03
US11062912B2 (en) 2021-07-13
JP6861817B2 (ja) 2021-04-21
WO2018111333A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
TWI722186B (zh) 利用電漿連同快速熱活化製程的原子層蝕刻方法
TWI472882B (zh) 光阻剝離方法及設備
US4689112A (en) Method and apparatus for dry processing of substrates
JP6033496B2 (ja) 垂直ｎａｎｄ素子のための新規のマスク除去方法
US4699689A (en) Method and apparatus for dry processing of substrates
US20080289650A1 (en) Low-temperature cleaning of native oxide
JPWO2008026531A1 (ja) プラズマ酸化処理方法
TW201230188A (en) Plasma processing apparatus and optical monitoring device
TW200837828A (en) Integrated method for removal of halogen residues from etched substrates by thermal process
JPH1031039A (ja) 計測装置および計測方法
JP6963097B2 (ja) プラズマ処理方法
JP2009054818A (ja) プラズマ処理装置、プラズマ処理方法および終点検出方法
US20190287825A1 (en) Plasma processing method and plasma processing apparatus
TWI813187B (zh) 蝕刻方法
CN111436219B (zh) 等离子处理装置以及利用其的被处理样品的处理方法
JP5437863B2 (ja) 熱処理装置
US20080020549A1 (en) Method and apparatus for forming an oxide layer on semiconductors
TW202238785A (zh) 具有氣體噴頭元件的工件處理設備
JP2003282530A (ja) 基板処理装置、及び半導体装置の製造方法
TWI835806B (zh) 蝕刻方法及電漿處理裝置
WO2023209982A1 (en) Etching method
WO2012148370A1 (en) Substantially non-oxidizing plasma treatment devices and processes
CN116897412A (zh) 蚀刻方法
JPH0691048B2 (ja) 基板乾処理の方法および装置
TW202318507A (zh) 蝕刻方法和蝕刻設備