TW201833710A - 電壓調節器 - Google Patents

電壓調節器 Download PDF

Info

Publication number
TW201833710A
TW201833710A TW106141581A TW106141581A TW201833710A TW 201833710 A TW201833710 A TW 201833710A TW 106141581 A TW106141581 A TW 106141581A TW 106141581 A TW106141581 A TW 106141581A TW 201833710 A TW201833710 A TW 201833710A
Authority
TW
Taiwan
Prior art keywords
transistor
differential
current
terminal
boost
Prior art date
Application number
TW106141581A
Other languages
English (en)
Inventor
薩穆里 哈利凱寧
Original Assignee
挪威商諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 挪威商諾迪克半導體股份有限公司 filed Critical 挪威商諾迪克半導體股份有限公司
Publication of TW201833710A publication Critical patent/TW201833710A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本發明揭示一種經配置以調節輸出電壓(VDD)的低壓差電壓調節器(2)，其包括：差動放大器部分(4)，其包含連接至參考電壓(VREF)的第一放大器輸入、第二放大器輸入，及由所述參考電壓與所述第二放大器輸入上的電壓之間的差所決定的差動輸出；輸出部分(10)，其經配置以提供由所述差動放大器部分的所述差動輸出控制的調節器輸出電壓，其中所述第二放大器輸入連接至所述調節器輸出電壓或是自所述調節器輸出電壓導出；第一偏壓部分(6)，其經配置以將第一偏壓電流提供至所述差動放大器部分，此取決於外部負載電流；及第二偏壓部分(8)，其包括DC阻隔電容器(C0)，所述DC阻隔電容器連接至所述輸出部分以便將第二偏壓電流提供至所述差動放大器部分，此取決於所述輸出電壓的改變速率。

Description

電壓調節器
本發明是關於電壓調節器，特定而言是關於低壓差電壓調節器。
現代電池供電系統單晶片(SoC)裝置通常經配置成以不同功率模式操作。例如，SoC可具有第一「正常」操作模式(其中使用特定量的電流)，但亦可具有在幾乎不存在由SoC實施的活動(例如，處理器任務)時使用的第二「低功率」操作模式，其中低功率模式具有比正常模式低的與其現骨幹了的電流消耗。一些SoC裝置中的正常模式與低功率模式之間的電流消耗的差可與六數量級一樣大。此等電壓調節器經配置以將輸入電壓向下調節到較低經調節電壓。例如，調節器可經配置以自鋰離子(Li離子)電池接收3.7V的輸入電壓或「電池電壓」且產生1.8V穩定的經調節輸出電壓或「系統電壓」。
共同目標為使電池供電裝置中的電流消耗儘可能多地最小化以維持儘可能高電池壽命。為了減少電流消耗，SoC可經提供有兩個或多於兩個將電池電壓轉換成系統電壓的電壓調節器，其中視需要在每一操作模式中使用不同電壓調節器。僅藉由非限制性實例，此SoC可包含經配置以提供小於1mA的電流的超低功率(ULP)低壓差(LDO)電壓調節器；且經配置以提供大於1mA的電流的高電壓LDO電壓調節器。
LDO電壓調節器為能夠以極其低輸入-輸出差動電壓操作的 線性DC電壓調節器。此等調節器通常經選擇，此是因為其具有較低的最小操作電壓、高功率效率及低熱耗散。
申請者已瞭解，在典型LDO電壓調節器中，高功率效率未實現，除非調節器操作接近於其最大設計負載電流，此是因為其汲取的靜態電流由此最大負載決定。然而，申請者已進一步瞭解，實際上在大多個數申請案中，僅在極其小比例的時間內要求LDO調節器以其最大負載電流或接近於其最大負載電流供電。實際上實現的實際效率因此顯著低於理論值。
雖然上文所述的問題可由提供自適應偏壓解決，但申請者亦已瞭解此等LDO電壓調節器通常不能夠對負載電流的暫態(例如，突然步升)作出充分地回應。此項技術中已知的LDO電壓調節器無法以所要速率提供足夠偏壓電流以便對負載電流的突然改變作出回應，尤其在超低功率操作範圍外。
當自第一態樣的角度看時，本發明提供了一種經配置以調節輸出電壓的低壓差電壓調節器，所述低壓差電壓調節器包括：差動放大器部分，其包含連接至參考電壓的第一放大器輸入、第二放大器輸入，及由所述參考電壓與所述第二放大器輸入上的電壓之間的差所決定的差動輸出；輸出部分，其經配置以提供由差動放大器部分的差動輸出控制的調節器輸出電壓，其中所述第二放大器輸入連接至所述調節器輸出電壓或是自所述調節器輸出電壓導出；第一偏壓部分，其經配置以量測外部負載電流，且取決於該負載電流而將第一偏壓電流提供至差動放大器部分；及第二偏壓部分，其包括DC阻隔電容器，所述DC阻隔電容器連接至所述 輸出部分使得第二偏壓電路部分量測所述輸出電壓的改變速率，且取決於該改變速率而將第二偏壓電流提供至所述差動放大器部分。
因此熟習此項技術者將瞭解，本發明提供低壓差(LDO)電壓調節器，所述低壓差(LDO)電壓調節器可基於由負載汲取的電流而自適應提供至差動放大器的偏壓電流的位準。此意謂在提供小負載電流時，LDO調節器不需要大靜態電流，因而以低負載顯著地減少電流的功率消耗，而仍允許偏壓電流「斜升」以便在需要大負載電流的情況下維持穩定性。藉由以此方式對LDO調節器自適應加偏壓，當與習用LDO調節器比較時，電路亦可實現經改良頻寬及暫態回應。
第一偏壓部分允許根據本發明的實施例的LDO調節器按比例調整第一偏壓電流以便確保主要極點追蹤輸入中的主要極點。然而，申請人已瞭解到，單獨的第一偏壓部分並不總是能夠對負載電流中的暫態(亦即，突然、劇烈改變)作出回應。第二偏壓部分為LDO調節器提供藉由回應於負載電流的高改變速率而將提供至差動放大器的偏壓電流量「升壓」來對負載電流中的暫態作出回應的能力。
因此為根據本發明的差動放大器部分提供兩個可變偏壓電流來源。第一個來源係起源於第一偏壓部分且取決於外部負載電流的量值，而第二個來源係起源於第二偏壓部分且取決於外部負載電流的改變速率。連接至輸出部分的DC阻隔電容器的優勢為其對偏壓電流提供前饋控制，使得偏壓電流可回應於負載電流的步階而快速地增加。
應瞭解，差動放大器部分通常會提供有一個無論外部負載電流如何但仍保持恆定之額外的靜態偏壓電流源。
申請人已瞭解到，本發明的電壓調節器可比習知電壓調節器有利地更快速地達到其最大輸出電流。在一組較佳實施例中，電壓調節器進一步包括電流比較器，所述電流比較器經配置以比較一提供至差動放大 器部分的總偏壓電流與一臨限值，且在偏壓電流超過所述閾值的情況下產生一過電流標記。應瞭解，總偏壓電流為第一偏壓電流、第二偏壓電流及如上文所描述的任何額外靜態偏壓電流的總和。
此過電流標記可接著用於(例如，向控制器)指示負載電流超過LDO電壓調節器的最大輸出電流，且應啟用又一較高功率電壓調節器以便供應參考電壓。因此，在其中LDO電壓調節器形成較大電路(其具有帶有比LDO電壓調節器的最大輸出電流高的最大輸出電流的其他電壓調節器)的部分之本發明實施例中，由此電流比較器產生的過電流標記可用於選擇性啟用所述其他電壓調節器。
申請人已瞭解到，於電流比較器在LDO電壓調節器的「迴路的內部」時，不可能如可能期望一樣快速偵測到負載電流對LDO電壓調節器過大。這是因為電流比較器僅耦合至輸出電流，且因此獨立於負載中的任何暫態的量值及旋轉率。然而，在應用於本發明的電壓調節器時，藉由回應於負載電流的改變速率而使提供至差動放大器的偏壓電流增加，電流比較器將比用習知LDO電壓調節器更快速地產生過電流標記，因此減少在啟用較高功率電壓調節器之前所需要的時間量。
如同任何電路，LDO調節器的差動放大器具有一個描述電路之頻率回應的相關聯轉移函數。該轉移函數通常具有位於被稱作角頻的特定頻率處的極點。一旦已達到最低頻率或「主要」極點的頻率，電路的增益開始以20dB/十倍頻的速率減少(亦即，針對頻率的每十倍增加，增益下降20dB)。任何後續的極點將接著使此速率增加又一20dB/十倍頻。每一極點亦將引起90度相移。因此，在兩個極點的情況下，輸出接著與輸入反相(亦即，180度異相)，此可造成電路不穩定。因此為了使電路穩定，增益應理想地以低於第二極點(亦即，第一「非主要」極點)之頻率下降至一致。
由於任何輸出電容及電阻形成第一階低通濾波器，因此可依據方程式1計算對應於LDO調節器的主要極點的角頻f c 。
在此方程式中，C為輸出電容器的電容且R為負載的電阻R load 與放大器的輸出電阻R out 的並聯組合，依據下文的方程式2。
在此配置中，在負載電流較大時，負載的電阻較小，此將主要極點的頻率移位為較高。放大器的輸出電阻在負載電流較大時亦較小且因此不會阻礙主要電極隨增加的負載電流移位至較高頻率。
主要極點至較高頻率的此移位可造成穩定性問題，此是因為其並不使非主要極點移位，意謂第二極點可以低於增益下降至一致之頻率的頻率存在。上述情形藉由具有用於差動放大器的相對高偏壓電流而抵消。然而，在習知配置中，此偏壓電流為固定的，意謂調節器在低負載下耗散功率，在不需要所述偏壓電流時提供高偏壓。然而，根據本發明，第一偏壓電流僅在需要(亦即，在較高負載電流下)時及/或在存在負載電流的快速改變時增加，從而使本發明的實施例跨越負載電流的寬範圍更功率高效同時維持穩定性。
雖然熟習此項技術者瞭解到有許多可用於實施本發明的差動放大器技術存在，但在至少一些較佳實施例中，差動放大器部分包括一長尾對，所述長尾對包括：第一差動配對電晶體及第二差動配對電晶體，所述第一差動配對電晶體及第二差動配對電晶體使其各別源極端子連接在一起且連接至所述第一 偏壓部分及所述第二偏壓部分以便分別由所述第一偏壓電流及所述第二偏壓電流驅動；及尾端電晶體，其經配置使得其汲極端子連接至所述第一差動配對電晶體及所述第二差動配對電晶體的各別源極端子；其中第一放大器輸入包括第一差動配對電晶體的閘極端子，第二放大器輸入包括第二差動配對電晶體的閘極端子，且差動輸出包括第一差動配對電晶體的汲極端子。
在一些這類的實施例中，長尾對進一步包括電流鏡，所述電流鏡包括第一鏡電晶體及第二鏡電晶體，所述第一鏡電晶體及所述第二鏡電晶體經配置使得：第一鏡電晶體的汲極端子連接至第一差動配對電晶體的汲極端子；第二鏡電晶體的汲極端子連接至所述第二鏡電晶體的閘極端子及第二差動配對電晶體的汲極端子；及第一鏡電晶體及第二鏡電晶體的閘極端子彼此連接。
在一些實施例中，輸出部分包括輸出電晶體，所述輸出電晶體經配置使得：其源極端子連接至輸入電壓；其汲極端子連接至輸出電壓；且其閘極端子連接至差動放大器部分的差動輸出。熟習此項技術者將瞭解，此配置允許輸出電晶體取決於由差動放大器部分施加於其閘極端子的電壓而使調節器輸出電壓變化。在其中差動放大器包括長尾對的實施例中，輸出電晶體的閘極端子連接至第一差動配對電晶體的汲極端子。
雖然應瞭解到有許多適合於實施第一偏壓部分以回應於負載電流的量值而提供自適應偏壓電流的電路技術存在，但在一些較佳實施例中，第一偏壓部分包括：自適應偏壓尾端電晶體，其中所述自適應尾端電晶體的汲極端子連接至差動放大器部分； 驅動電晶體，其中驅動電晶體的源極端子連接至輸入電壓且驅動電晶體的閘極端子連接至差動輸出部分的差動輸出；及自適應偏壓低通濾波器，其連接於所述驅動電晶體的汲極端子與所述自適應偏壓尾端電晶體的閘極端子之間。
在一些這類的實施例中，所述第一偏壓部分進一步包括第一二極體連接電晶體及第二二極體連接電晶體，所述第一二極體連接電晶體及第二二極體連接電晶體經串聯配置使得：第一二極體連接電晶體的閘極端子及汲極端子連接至驅動電晶體的汲極端子；第二二極體連接電晶體的閘極端子及汲極端子連接至第一二極體連接電晶體的源極端子。
在另一些這類的實施例中，自適應偏壓低通濾波器包括第一自適應偏壓濾波器電晶體及第二自適應偏壓濾波器電晶體，其經配置使得：第一自適應偏壓濾波器電晶體的閘極端子連接至驅動電晶體的汲極端子；第二自適應偏壓濾波器電晶體的閘極端子連接至第一自適應偏壓濾波器電晶體的源極端子及自適應偏壓尾端電晶體的閘極端子；及第二自適應偏壓濾波器電晶體的汲極端子及源極端子係連接接地。因此，將瞭解，根據此等實施例，第一自適應偏壓濾波器電晶體充當電阻器且第二自適應偏壓濾波器電晶體充當電容器以便提供低通「RC」濾波器。在其中第一偏壓部分包括第一二極體連接電晶體及第二二極體連接電晶體的實施例中，第二自適應偏壓濾波器電晶體的汲極端子可連接至第二二極體連接電晶體的閘極端子及汲極端子。
在一些實施例中，第一偏壓部分包括低通濾波器。此等實施例引入對負載電流作出回應的額外非主要極點。上述情形可有助於確保在 提供較高負載電流且主要極點移位至較高頻率時，亦使第一非主要極點移位至較高頻率使得在第二極點之前達到均一增益。
亦將瞭解，有許多適合於實施第二偏壓部分以回應於負載電流的高改變速率而提供升壓偏壓電流的電路技術存在。在一些較佳實施例中，第二偏壓部分包括升壓輸入電晶體以及包括第一升壓鏡電晶體及第二升壓鏡電晶體的升壓電流鏡，其中：升壓輸入電晶體的閘極端子經由DC阻隔電容器連接至調節器輸出電壓；升壓輸入電晶體的汲極端子連接至第一升壓鏡電晶體及第二升壓鏡電晶體的閘極端子以及連接至第一升壓鏡電晶體的汲極端子；且第二升壓鏡電晶體的汲極端子連接至差動放大器部分。
因此，熟習此項技術者將瞭解，根據此等實施例，DC阻隔電容器允許與調節器輸出電壓的突然下降相關聯的高頻分量通過，此致使啟用升壓輸入電晶體且經由升壓電流鏡將額外電流提供至差動放大器部分。在調節器輸出電壓往回上升至其所要值時，升壓輸入電晶體將再一次被停用，使差動放大器部分返回至其規則電流消耗。
在一些這類的實施例中，第二偏壓部分進一步包括參考電流鏡、參考電流源及低通濾波器，其中參考電流鏡包括第一參考電流鏡電晶體及第二參考電流鏡電晶體，其中：第一參考電流鏡電晶體及第二參考電流鏡電晶體的各別閘極端子彼此連接，連接至第一參考電流鏡電晶體的汲極端子且連接至參考電流源；且升壓低通濾波器連接於第二參考電流鏡電晶體的汲極端子與升壓輸入電晶體的閘極端子之間。
雖然升壓低通濾波器可以此項技術本身中已知的任何方式構造，但在一些實施例中，低通濾波器包括第一、第二及第三升壓濾波器 電晶體，其中第一及第二升壓濾波器電晶體經串聯配置，每一者呈二極體連接組態，且第三升壓濾波器電晶體經配置使得：其汲極端子連接至第一升壓濾波器電晶體的閘極端子；其閘極端子連接至第二升壓濾波器電晶體的閘極端子；且其源極端子連接至升壓輸入電晶體的閘極端子。
將瞭解，為了提供第二偏壓電流，第二偏壓部分必須連接至電壓源。在較佳實施例中，第一升壓鏡電晶體的源極端子連接至輸入電壓。類似地，在一些可能重疊實施例中，升壓輸入電晶體的源極端子連接至輸入電壓。
2‧‧‧低壓差電壓調節器
4‧‧‧差動放大器部分
6‧‧‧第一偏壓部分
8‧‧‧第二偏壓部分
10‧‧‧輸出部分
12‧‧‧電流源
14‧‧‧比較器
16‧‧‧電壓
16a‧‧‧記錄曲線
16b‧‧‧記錄曲線
18‧‧‧負載電流
20‧‧‧電流
20a‧‧‧記錄曲線
20b‧‧‧記錄曲線
22‧‧‧電壓
22a‧‧‧記錄曲線
22b‧‧‧記錄曲線
24a‧‧‧記錄曲線
24b‧‧‧記錄曲線
26a‧‧‧記錄曲線
26b‧‧‧記錄曲線
C0‧‧‧DC阻隔電容器
GND‧‧‧接地
ICMP‧‧‧過電流
MN1‧‧‧n通道金屬氧化物半導體場效電晶體(nMOSFETS)
MN2‧‧‧n通道金屬氧化物半導體場效電晶體(nMOSFETS)
MN3‧‧‧二極體連接電晶體
MN4‧‧‧第二濾波器電晶體
MN5‧‧‧尾端電晶體
MN6‧‧‧尾端電晶體
MN7‧‧‧升壓尾端電晶體
MN8‧‧‧二極體連接電晶體
MN9‧‧‧升壓鏡電晶體
MN10‧‧‧參考電晶體
MN11‧‧‧第一濾波器電晶體
MN12‧‧‧輸出比較器偏壓電晶體
MN31‧‧‧二極體連接電晶體
MP0‧‧‧輸出電晶體
MP1‧‧‧第一複製電晶體
MP2‧‧‧第二複製電晶體
MP3‧‧‧p通道金屬氧化物半導體場效電晶體(pMOSFETS)
MP4‧‧‧p通道金屬氧化物半導體場效電晶體(pMOSFETS)
MP5‧‧‧升壓輸入電晶體
R0‧‧‧固定電阻器
t1‧‧‧時間
VDD‧‧‧輸出電壓
VDDH‧‧‧輸入電壓
VREF‧‧‧參考電壓
現在將僅藉由實例的方式參考附圖描述本發明的某些實施例，在附圖中：圖1展示根據本發明的實施例的低壓差電壓調節器的電路圖；及圖2展示說明圖1中所展示的電路對負載電流的步階的回應的模擬曲線圖。
圖1展示根據本發明的實施例的低壓差電壓調節器2的電路圖。雖然低壓差電壓調節器(LDO)2將通常實施為單個積體電路，但僅出於說明目的此處將LDO 2劃分成數個單獨電路部分。LDO 2包括：差動放大器部分；第一偏壓部分6；第二偏壓部分8；及輸出部分10。下文將依次描述此等邏輯電路部分中的每一者。
LDO 2經配置以調節輸入電壓VDDH以提供輸出電壓VDD，其中目標為將輸出電壓VDD驅動至參考電壓VREF。差動放大器部分4經配置為長尾對且比較輸出電壓VDD的值與參考電壓VREF且產生與其間的差成比例的輸出信號。長尾對是由兩個n通道金屬氧化物半導體場效電晶體(nMOSFETS)(MN1及MN2)構造，所述MN1及MN2經配置使得MN1 的閘極端子連接至參考電壓VREF且MN2的閘極端子連接至輸出電壓VDD。MN1及MN2的各別源極端子連接在一起且進一步連接至額外尾端電晶體MN6的汲極端子，所述額外尾端電晶體的源極端子連接至接地GND。MN6的閘極端子連接至參考電流電晶體MN10的汲極端子及閘極端子，所述參考電流電晶體使其源極端子連接至接地GND。MN10的閘極端子及汲極端子亦連接至電流源12，所述電流源又連接至輸入電壓VDDH。此參考電晶體MN10將偏壓電壓提供至尾端電晶體MN6使得差動放大器部分4經提供有恆定偏壓電流，亦即，MN10及MN6形成電流鏡使得差動放大器部分4經提供有由電流源12產生的參考電流。
差動放大器部分4進一步包括由兩個p通道MOSFETS(pMOSFETS)MP3及MP4構造的另一電流鏡。MP3及MP4的源極端子兩者連接至輸入電壓VDDH且其各別閘極端子連接在一起且連接至MP3的汲極端子。MP3的汲極端子連接至MN2的汲極端子而MP4的汲極端子連接至MN1的汲極端子。MP4的汲極端子進一步連接至輸出電晶體MP0的閘極端子。MP4的汲極端子亦連接至稍後將進一步詳細描述的兩個複製電晶體MP1及MP2的閘極端子。
輸出電壓VDD與參考電壓VREF之間的任一差將致使將非零電壓施加至輸出電晶體MP0的閘極。由於輸出電晶體MP0使其源極端子連接至輸入電壓VDDH且使其汲極端子連接至輸出電壓VDD，因此施加至MP0的閘極端子的電壓將直接影響輸出電壓VDD。
第一或「自適應」偏壓部分6包括額外尾端電晶體MN5，所述額外尾端電晶體經配置使得其汲極端子連接至MN1及MN2的源極端子且使其源極端子連接至接地GND。MN5的閘極端子經由低通濾波器配置連接至第一複製電晶體MP1的汲極端子。低通濾波器配置是由第一濾波器電晶體MN11構造，所述第一濾波器電晶體使其汲極端子及源極端子連接至接地 GND且使其閘極端子連接至MN5的閘極端子及第二濾波器電晶體MN4的源極端子。MN4的閘極端子連接至第一複製電晶體MP1的汲極端子，所述第一複製電晶體接著經由二極體連接電晶體MN3及MN31連接至接地GND。熟習此項技術者將瞭解，術語「二極體連接」被理解成意謂電晶體時其閘極端子及汲極端子連接在一起。MN3的閘極端子及汲極端子進一步連接至MN4的汲極端子。
由於第一複製電晶體MP1的閘極端子連接至差動放大器部分4的輸出，輸出電壓VDD與參考電壓VREF之間的差將致使電流流動穿過第一複製電晶體MP1。此電流接著由低通濾波器配置濾波且致使將電壓施加到尾端電晶體MN5的閘極端子。上述情形致使尾端電晶體MN5以將額外自適應偏壓電流提供至差動放大器部分4，其中此偏壓電流獨立於負載電流。換言之，高負載電流將致使輸出電壓VDD下降低於參考電壓VREF，所述參考電壓VREF又啟用複製電晶體MP1且此具有使提供至差動放大器部分4的自適應偏壓電流增加濕度其可使輸出電壓VDD增加且將其驅動回至參考電壓VREF的所要值的結果。
第二(或「升壓」)偏壓部分8包括升壓輸入電晶體MP5，所述升壓輸入電晶體使其源極端子連接至輸入電壓VDDH且經由電容器C0使其閘極端子連接至輸出電壓VDD。MP5的閘極端子經由低通濾波器配置進一步連接至升壓鏡電晶體MN9的汲極端子。此升壓鏡電晶體MN9(其使其源極端子係連接接地且使其閘極端子連接至參考電晶體MN10的汲極端子及閘極端子)將小的恆定偏壓電壓提供至升壓輸入電晶體MP5。MP5的汲極端子連接至包括二極體連接電晶體MN8及升壓尾端電晶體MN7的升壓電流鏡配置。MN7及MN8的閘極端子兩者連接至MN8的汲極端子及MP5的汲極端子。MN7及MN8的源極端子係連接至接地GND。升壓尾端電晶體MN7的汲極端子連接至差動放大器部分4內的MN1及MN2的源極端子。
若輸出電壓VDD突然下降，例如，由於輸出電流經歷突然增加-特定而言若輸出電流的增加結果超過LDO 2的額定最大輸出電流，那麼電容器C0將致使升壓輸入電晶體MP5開始將電流傳導且驅動穿過二極體連接電晶體MN8。由於穿過二極體連接電晶體MN8的電流經反射至升壓尾端電晶體MN7，因此此回應於快速變化輸出電壓VDD將額外偏壓電流驅動至差動放大器部分4。
輸出電路部分10進一步包括比較器14，所述比較器經配置使得其正輸入連接至第二複製電晶體MP2的汲極端子及固定電阻器R0，所述固定電阻器連接至接地GND。第二複製電晶體MP2的源極端子連接至輸入電壓VDDH而其閘極端子連接至差動放大器部分4內的MP4的汲極端子，如先前所描述。至比較器14的其他負輸入連接至參考電壓VREF。此電流比較器14經配置以在其輸出處提供過電流ICMP的量度。換言之，比較器14量測來自第二複製電晶體MP2的複製電流，所述複製電流經由固定電阻器R0驅動至接地GND。電流比較器14亦經由比較器偏壓電晶體MN12利用自適應偏壓。此允許比較器14在不需要時要求極其少靜態電流。由比較器14提供之ICMP信號可用於監視調節器是否能夠如圖2中所展示提供高電流。
圖2展示說明圖1中所展示的電路2對負載電流18的步階的回應的模擬曲線圖。在此特定實例中，負載電流18中的步階在初始時間T1處是自初始值1μA至20mA。圖2說明由具有存在於LDO電路2內的第二偏壓部分8實現的效能的差異。如此，出於比較目的，圖2在相關的情況下展示每一信號的兩個記錄曲線(trace)，其中用附加有「a」的參考標號標記的記錄曲線指示第二偏壓部分8被停用而用附加有「b」的參考標號標記的記錄曲線指示第二偏壓部分8被啟用。出於模擬的目的，上述情形是藉由分別停用或啟用電容器C0來實現，從而有效地斷開連接或連接第二偏壓部分8。
在時間t1處，負載電流18經歷致使輸出電壓VDD開始如由記 錄曲線24a及24b所展示下降的脈衝。輸出電壓VDD的此突然改變致使穿過電容器C0的電流快速增加。上述情形又致使由升壓尾端電晶體MN7提供的電流20如由記錄曲線20b所展示快速增加。藉由對比，不存在當電容器C0如由記錄曲線20a所展示被停用時所提供的此類等效電流。當與在第二偏壓部分8被停用(由記錄曲線16a所展示)時的狀況相比時，上述情形致使施加至輸出電晶體MP0的閘極的電壓16在第二偏壓部分8被啟用(由記錄曲線16b展示)時更快速地上升。
當與其中第二偏壓部分8被停用(如由記錄曲線22a所展示)的狀況相比時，施加至輸出比較器偏壓電晶體MN12的閘極端子的電壓22亦在其中第二偏壓部分8被啟用(如由記錄曲線22b展示)的狀況下較早地增加。當與其中第二偏壓部分8被停用(如由記錄曲線26a所展示)的狀況相比時，上述情形致使比較器14的輸出ICMP在在第二偏壓部分8被啟用(如由記錄曲線26b展示)時較早地產生指示過電流的脈衝。
因此，熟習此項技術者將瞭解，本發明提供在與習知電壓調節器相比時能夠對負載電流中的暫態更快速地作出回應的低壓差電壓調節器。熟習此項技術者將瞭解，上文所描述的實施例僅為例示性且並不限制本發明的範疇。

Claims (16)

  1. 一種低壓差電壓調節器，其係經配置以調節一輸出電壓，所述低壓差電壓調節器包括：一差動放大器部分，其包含一連接至一參考電壓之第一放大器輸入、一第二放大器輸入、及一由所述參考電壓與所述第二放大器輸入上之電壓之間的電壓差所決定的差動輸出；一輸出部分，其係經配置以提供一由所述差動放大器部分之差動輸出所控制的調節器輸出電壓，其中所述第二放大器輸入係連接至所述調節器輸出電壓或是自該調節器輸出電壓導出；一第一偏壓部分，其係經配置以量測一外部負載電流，且取決於該負載電流而將一第一偏壓電流提供至所述差動放大器部分；及一第二偏壓部分，其包括一DC阻隔電容器，所述DC阻隔電容器係連接至所述輸出部分，使得該第二偏壓電路部分量測所述輸出電壓的改變速率、且取決於該改變速率而將一第二偏壓電流提供至所述差動放大器部分。
  2. 如請求項1所述之低壓差電壓調節器，其中所述差動放大器部分係提供有一額外的靜態偏壓電流源，該靜態偏壓電流源無論所述外部負載電流如何其係仍保持恆定。
  3. 如請求項1或請求項2所述之低壓差電壓調節器，其進一步包括一電流比較器，所述電流比較器係經配置以將一提供至所述差動放大器部分之總偏壓電流與一臨限值比較，且在所述總偏壓電流超過所述臨限值的情況下產生一過電流標記。
  4. 如請求項3所述之低壓差電壓調節器，其中所產生的過電流標記係用於選擇性地啟用其他電壓調節器。
  5. 如以上任一請求項所述之低壓差電壓調節器，其中所述差動放大器部分 係包括一長尾對，所述長尾對包括：第一差動配對電晶體及第二差動配對電晶體，所述第一差動配對電晶體及第二差動配對電晶體係使其各別源極端子連接在一起且連接至所述第一與第二偏壓部分，以便分別由所述第一與第二偏壓電流所驅動；及一尾端電晶體，其經配置使得其汲極端子連接至所述第一差動配對電晶體及所述第二差動配對電晶體的各別源極端子；其中所述第一放大器輸入包括所述第一差動配對電晶體的閘極端子，所述第二放大器輸入包括所述第二差動配對電晶體的閘極端子，且所述差動輸出包括所述第一差動配對電晶體的汲極端子。
  6. 如請求項5所述之低壓差電壓調節器，其中所述長尾對進一步包括一電流鏡，所述電流鏡包括第一鏡電晶體及第二鏡電晶體，所述第一鏡電晶體及所述第二鏡電晶體係經配置使得：所述第一鏡電晶體的汲極端子連接至所述第一差動配對電晶體的汲極端子；所述第二鏡電晶體的汲極端子連接至所述第二鏡電晶體的閘極端子及所述第二差動配對電晶體的汲極端子；及所述第一鏡電晶體及所述第二鏡電晶體的閘極端子彼此連接。
  7. 如以上任一請求項所述之低壓差電壓調節器，其中所述輸出部分係包括一輸出電晶體，所述輸出電晶體經配置使得：其源極端子連接至所述輸入電壓；其汲極端子連接至所述輸出電壓；且其閘極端子連接至所述差動放大器部分的差動輸出。
  8. 如以上任一請求項所述之低壓差電壓調節器，其中所述第一偏壓部分包括：一自適應偏壓尾端電晶體，其中所述自適應尾端電晶體的汲極端 子連接至所述差動放大器部分；一驅動電晶體，其中所述驅動電晶體的源極端子係連接至所述輸入電壓，且所述驅動電晶體的閘極端子係連接至差動輸出部分的差動輸出；及一自適應偏壓低通濾波器，其連接於所述驅動電晶體的汲極端子與所述自適應偏壓尾端電晶體的閘極端子之間。
  9. 如請求項8所述之低壓差電壓調節器，其中所述第一偏壓部分進一步包括第一二極體連接電晶體及第二二極體連接電晶體，所述第一二極體連接電晶體及所述第二二極體連接電晶體係經串聯配置而使得：所述第一二極體連接電晶體的閘極端子及汲極端子連接至所述驅動電晶體的汲極端子；所述第二二極體連接電晶體的閘極端子及汲極端子連接至所述第一二極體連接電晶體的源極端子。
  10. 如請求項8或請求項9所述之低壓差電壓調節器，其中所述自適應偏壓低通濾波器係包括第一自適應偏壓濾波器電晶體及第二自適應偏壓濾波器電晶體，所述第一自適應偏壓濾波器電晶體及所述第二自適應偏壓濾波器電晶體係經配置而使得：所述第一自適應偏壓濾波器電晶體的閘極端子連接至所述驅動電晶體的汲極端子；所述第二自適應偏壓濾波器電晶體的閘極端子連接至所述第一自適應偏壓濾波器電晶體的源極端子及所述自適應偏壓尾端電晶體的閘極端子；及所述第二自適應偏壓濾波器電晶體的汲極端子及源極端子係連接接地。
  11. 如以上任一請求項所述之低壓差電壓調節器，其中所述第一偏壓部分包 括一低通濾波器。
  12. 如以上任一請求項所述之低壓差電壓調節器，其中所述第二偏壓部分係包括一升壓輸入電晶體以及一包括有第一升壓鏡電晶體與第二升壓鏡電晶體之升壓電流鏡，其中：所述升壓輸入電晶體的閘極端子係經由所述DC阻隔電容器連接至所述調節器輸出電壓；所述升壓輸入電晶體的汲極端子係連接至所述第一與第二升壓鏡電晶體的閘極端子並連接至所述第一升壓鏡電晶體的汲極端子；且所述第二升壓鏡電晶體的汲極端子係連接至所述差動放大器部分。
  13. 如請求項12所述之低壓差電壓調節器，其中所述第二偏壓部分進一步包括一參考電流鏡、一參考電流源及一低通濾波器，其中所述參考電流鏡包括第一參考電流鏡電晶體及第二參考電流鏡電晶體，其中：所述第一與第二參考電流鏡電晶體的各別閘極端子係彼此連接，並連接至所述第一參考電流鏡電晶體的汲極端子且連接至所述參考電流源；且所述升壓低通濾波器係連接於所述第二參考電流鏡電晶體的汲極端子與所述升壓輸入電晶體的閘極端子之間。
  14. 如請求項13所述之低壓差電壓調節器，其中所述低通濾波器包括第一、第二及第三升壓濾波器電晶體，其中所述第一與第二升壓濾波器電晶體係經串聯配置，每一者呈二極體連接組態，且所述第三升壓濾波器電晶體係經配置使得：其汲極端子連接至所述第一升壓濾波器電晶體的閘極端子；其閘極端子連接至所述第二升壓濾波器電晶體的閘極端子；且其源極端子連接至所述升壓輸入電晶體的閘極端子。
  15. 如請求項12至14中之任一項所述之低壓差電壓調節器，其中所述第一升 壓鏡電晶體的源極端子連接至所述輸入電壓。
  16. 如請求項12至15中之任一項所述之低壓差電壓調節器，其中所述升壓輸入電晶體的源極端子連接至所述輸入電壓。
TW106141581A 2016-11-30 2017-11-29 電壓調節器 TW201833710A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1620335.8A GB2557224A (en) 2016-11-30 2016-11-30 Voltage regulator
??1620335.8 2016-11-30

Publications (1)

Publication Number Publication Date
TW201833710A true TW201833710A (zh) 2018-09-16

Family

ID=58073524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141581A TW201833710A (zh) 2016-11-30 2017-11-29 電壓調節器

Country Status (6)

Country Link
US (1) US20200081470A1 (zh)
EP (1) EP3548981A1 (zh)
CN (1) CN110192163A (zh)
GB (1) GB2557224A (zh)
TW (1) TW201833710A (zh)
WO (1) WO2018100378A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480985B2 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
KR20220131578A (ko) * 2021-03-22 2022-09-29 매그나칩 반도체 유한회사 슬루율 가속 회로 및 이를 포함하는 버퍼 회로
CN113867465B (zh) * 2021-10-13 2022-10-14 辽宁大学 一种用于片内可调节带宽的ldo模块
CN114610107A (zh) * 2022-01-13 2022-06-10 电子科技大学 一种基于混合调制偏置电流产生电路的nmos ldo

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19841718C2 (de) * 1998-09-11 2001-01-25 St Microelectronics Gmbh Komparator
US6509722B2 (en) * 2001-05-01 2003-01-21 Agere Systems Inc. Dynamic input stage biasing for low quiescent current amplifiers
JP4653046B2 (ja) * 2006-09-08 2011-03-16 株式会社リコー 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法
JP4937865B2 (ja) * 2007-09-11 2012-05-23 株式会社リコー 定電圧回路
US8289009B1 (en) * 2009-11-09 2012-10-16 Texas Instruments Incorporated Low dropout (LDO) regulator with ultra-low quiescent current
JP5977963B2 (ja) * 2012-03-08 2016-08-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator

Also Published As

Publication number Publication date
CN110192163A (zh) 2019-08-30
EP3548981A1 (en) 2019-10-09
GB201620335D0 (en) 2017-01-11
US20200081470A1 (en) 2020-03-12
WO2018100378A1 (en) 2018-06-07
GB2557224A (en) 2018-06-20

Similar Documents

Publication Publication Date Title
JP4866158B2 (ja) レギュレータ回路
KR100991699B1 (ko) 정전압 회로 및 그 동작 제어 방법
TW201833710A (zh) 電壓調節器
US9455628B2 (en) Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression
US7907003B2 (en) Method for improving power-supply rejection
KR20190018424A (ko) 높은 전력 공급 제거비 및 단락 보호를 갖는 보상된 저 드롭아웃
US10788848B2 (en) Voltage regulator with controlled current consumption in dropout mode
TW201428442A (zh) 電壓調節器
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
CN107750351B (zh) 电压调节器
US20100033144A1 (en) Voltage regulators
EP2894537A1 (en) Voltage regulator
US9831757B2 (en) Voltage regulator
EP3499335B1 (en) Regulator circuit and semiconductor device, and power supply
TWI658665B (zh) 過電流保護電路、半導體裝置、及電壓調節器
JP2015184983A (ja) ボルテージレギュレータ
KR20180048326A (ko) 볼티지 레귤레이터
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
US20160342171A1 (en) Voltage regulator
CN112346508A (zh) 线性稳压器及电子设备
US10382033B2 (en) Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages
JP2013130937A (ja) 定電圧回路及び電子機器
KR101449133B1 (ko) 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터
US10551863B2 (en) Voltage regulators
TW202236042A (zh) 低壓降穩壓器