CN114610107A - 一种基于混合调制偏置电流产生电路的nmos ldo - Google Patents
一种基于混合调制偏置电流产生电路的nmos ldo Download PDFInfo
- Publication number
- CN114610107A CN114610107A CN202210034569.4A CN202210034569A CN114610107A CN 114610107 A CN114610107 A CN 114610107A CN 202210034569 A CN202210034569 A CN 202210034569A CN 114610107 A CN114610107 A CN 114610107A
- Authority
- CN
- China
- Prior art keywords
- current
- drain
- source
- gate
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明属于模拟电路电源管理技术领域,具体涉及一种基于混合偏置电流产生电路的NMOS LDO。本发明提出了用于NMOS LDO的混合调制偏置电流产生电路和低功耗振荡器电路。混合调制偏置电流产生电路可以使LDO的偏置电流在负载瞬态变化时实现动态调节,且根据负载电流大小适应性变化,从而在保证低静态功耗的前提下提升瞬态响应,相较于其他方案,该电路即使在轻载时也可以更快地调节静态电流,从而提升误差放大器的环路带宽和压摆率。低功耗振荡器电路可以输出频率与负载电流成正比的时钟信号,用于为NMOS LDO电路中必需的电荷泵电路充电,相较普通振荡器电路功耗更小。
Description
技术领域
本发明属于模拟电路电源管理技术领域,具体涉及一种基于混合调制偏置电流产生电路的NMOS LDO
背景技术
电源电路主要包括开关电源和线性稳压器,相较于开关电源,低压差线性稳压器(LDO)一般具有更低的功耗,更小的纹波以及更高的电源抑制比。根据功率管的不同,LDO又可分为NMOS型和PMOS型,由于NMOS LDO需要额外的电荷泵电路,所以PMOS LDO为较常用的结构,但NMOS LDO具有更好的瞬态响应和线性调整率,相同负载情况下具有更低的输出阻抗和寄生电容,因而在大功率高可靠性芯片中有重要应用。
诸如便携式设备,物联网传感器***等都要求待机状态下的低功耗以及唤醒时的快速响应,这对电源管理电路提出了更高的要求,为了达到快速的瞬态响应,同时保证低的静态功耗,人们提出了多种方案,比如,适应性偏置电路可以使LDO在负载较大时得到更好的压摆率和环路带宽,从而提升瞬态响应,但由于其在空载时的低偏置电流,LDO在空载到重载切换时会出现较大过冲且恢复时间较长;而动态压摆率增强电路在负载发生瞬态变化时可有效抑制电压过冲,因此常用于无片外电容LDO,但其最大的电流负载能力有限,且在空载至满载跳变时也会出现较大过冲。如何使低功耗NMOS LDO获得更好的瞬态响应仍然是一个有待解决的问题。
发明内容
本发明的目的是为了改善低功耗NMOS LDO在空载到满载切换时的瞬态响应,从而提出了混合调制偏置电流产生电路和低功耗振荡器电路。混合调制偏置电流产生电路可以使LDO的偏置电流在负载瞬态变化时实现动态调节,且根据负载电流大小适应性变化,从而在保证低静态功耗的前提下提升瞬态响应,相较于其他方案,该电路即使在轻载时也可以更快地调节静态电流,从而提升误差放大器的环路带宽和压摆率。低功耗振荡器电路可以输出频率与负载电流成正比的时钟信号,用于为NMOS LDO电路中必需的电荷泵电路充电,相较普通振荡器电路功耗更小。
本发明的技术方案是:一种基于混合调制偏置电流产生电路的NMOS LDO,其电路包括误差放大器,NMOS功率管,混合调制偏置电流产生电路,低功耗振荡器以及动态频率电荷泵电路。误差放大器用于对LDO输出电压与基准电压的差值放大从而改变对功率管的驱动能力;NMOS功率管提供负载电流,负载变化时通过环路的调整使其源极电压即LDO输出电压维持相对稳定;混合调制偏置电流产生电路中的NMOS采样管可以成比例复制负载电流从而反映负载电流的变化,根据采样电流对偏置电流同时进行动态和适应性调节,产生两路偏置电流,一路用于为误差放大器提供电流偏置,一路为低功耗振荡器提供充电电流;低功耗振荡器产生用于电荷泵的时钟信号,该时钟频率与充电电流成正比,而充电电流因负载电流改变,所以时钟信号频率随负载电流成正比变化;动态频率电荷泵电路产生两倍于输入电压的用于误差放大器的供电电压,以满足其对NMOS功率管栅极的驱动能力。本方案使用的误差放大器为传统两级折叠式共源共栅结构,由于偏置电流可随负载调整,减少了轻载时的静态电流,相比固定偏置电流的误差放大器整体静态功耗更低。此外,本方案中使用的电荷泵电路为交叉耦合电压倍增电荷泵电路,低功耗振荡器产生的频率可变时钟信号驱动此电荷泵电路中的充电电容,在轻载导致时钟频率较小的情况下仍能稳定提供所需电压。以上提到的误差放大器与电荷泵电路为常用普通电路结构,相较其他方案并无创新,所以此专利将对混合调制偏置电流产生电路以及低功耗振荡器进行重点描述。
具体的所述混合偏置电流产生电路包括:静态偏置直流电流源IBIAS,功率管MNP,NMOS管MN0,MN1,MN2,MN3,MN4,MN5,MN6,MN7,MN8,MN9,MN10,MN11,PMOS管MP1,MP2,MP3,MP4,MP5,MP6,MP7,MP8,MP9,负载电容C1,用作表示负载电流的直流电流源ILOAD,以及该电路最终产生的通过电流镜复制到误差放大器和振荡器的偏置电流IB1和IB2(用电流源IB1和IB2表示)。MN1作为采样管,与功率管MNP的栅端都接误差放大器的输出VG,漏端都接输入电压VIN,功率管MNP源端接负载电容C1和负载电流源ILOAD的上端,此源极电压作为LDO的输出电压VOUT,C1与ILOAD下端都接地电位。MP1源端接MN1源端,MP2源端接MNP源端,MP2栅漏短接并与MP1栅端相连,MN5漏端接MP1栅端,源端接地,栅端接短脉冲电压VSTART,作为启动电路。MN2,MN3构成电流镜,MN2栅漏短接并与MP1漏端以及MN3栅端相连,MN3漏极接MP2栅/漏端,MN2、MN3源端接地电位。IBIAS通过电流镜MN0为其他支路提供静态电流。直流电流源IBIAS上端接输入电压VIN,下端接MN0栅/漏端,MN0与MN6构成一组电流镜,MN0栅漏短接并与MN6栅端相连,MN0、MN6源端接地电位,MN6漏端接MP3栅/漏端,MP3栅漏短接并与MP4栅极相连,MP3源端接输出电压VOUT,MP4源端接基准电压VREF,漏端接MN7栅/漏端,MN7与MN8构成一组电流镜,MN7栅漏短接并与MN8栅端相连,MN7与MN8源端接地电位,MN8漏端接MP5栅/漏端,MN4栅端接MN2栅/漏端,漏端接MP5栅/漏端,MP5与MP6、MP7构成两组电流镜,MP5栅漏短接并与MP6、MP7栅端相连,MP5、MP6、MP7源端都接输入电压VIN,MP6与MP7的漏端都接电流镜,用于将MP6和MP7的漏电流输出作为其他模块的偏置电流,此处用电流源IB1和IB2表示相应的电流镜。MP8源端接基准电压VREF,MP9源端接输出电压VOUT,MP8栅漏短接并与MP9栅端相连,MP8栅/漏端接MN9漏端,MP9漏端接MN10漏端,MN9、MN10与MN0构成一组电流镜,MN9、MN10栅端均与MN0栅/漏端相连,且源端均接地电位。MN11栅端接MN10漏端,源端接低电位,MN11漏端接输出电压VOUT。
具体的所述的低功耗振荡器包括:作为充电电流的直流电流源IB2,电容C0,C1,NMOS管MN0,MN1,MN2,MN3,PMOS管MP1,MP2,由一个PMOS管和一个NMOS管构成的反向器INV1,INV2,INV3和INV4,以及D触发器DFF。电流源IB2上端接输入电压VIN,下端接MN0漏端,MN0栅端接基准电压VREF,源端接电容C0的上端,C0下端接地电位。C1上端与IB2下端相连,下端接地电位。MP1源端接输入电压VIN,漏端接MP2源端,MP2漏端接C1上端,并于MN1漏端相连,MN1源端与MN2漏端相连,MN2源端接地电位。反向器INV1输入端接C1上端,输出端接INV2输入端,INV2输出端接触发器DFF的CLK端,MP2与MN1栅端均接INV1输出端,MP1与MN2栅端均接INV2输出端。INV3输入端接INV2输出端,INV3输出端接INV4输入端,INV4输出端接MN3栅端,MN3漏端接C0上端,源端接地电位。触发器DFF的D端与输出反相端Q-相连,Q端输出作为电荷泵电路所用时钟信号。
本发明的优点在于:混和偏置电流产生电路在空载至满载跳变时可快速监测输出电压变化,产生可随负载电流动态调整和适应性变化的偏置电流,从而有效提高压摆率以及在输出电压过冲时快速拉低输出电压,此外,由于在轻载时输出纳安级的偏置电流,误差放大器和振荡器两个模块的静态电流也为纳安级,因此可获得很低的静态功耗;低功耗振荡器可根据偏置电流产生频率正比于负载电流的时钟信号,用于为电荷泵电路周期性充电,相较于恒定电流的固定频率的振荡器电,整体功耗更低。
附图说明
图1NMOS功率管LDO的基本结构图
图2本发明提出的基于混合调制偏置电流产生电路的NMOS LDO电路框架图。
图3本发明中的混合调制偏置电流产生电路的工作原理图。
图4本发明中的混合调制偏置电流产生电路的仿真曲线。
图5本发明中的低功耗振荡器电路的工作原理图。
图6本发明中的低功耗振荡器电路的仿真曲线。
注:名字以MP开头的晶体管为PMOS管;名字以MN开头的晶体管为NMOS管;名字为MNP的器件为NMOS功率管,名字以C开头的器件为电容,名字以INV开头的器件为反相器,名字为DFF的器件为D触发器,名字以I开头的为直流电流源。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提出的基于混合偏置电流产生电路的NMOS LDO结构如图2所示,包括误差放大器(EA),NMOS功率管,混合调制偏置电流产生电路(BIAS),低功耗振荡器(OSC)以及动态频率电荷泵电路(CP)。NMOS管输出负载电流,源端电位为输出电压VOUT,误差放大器EA根据两输入端电压差的改变而调整功率管栅极电位VG,通过由此建立的环路,将VOUT钳位在基准电压VREF附近;电荷泵电路产生输出2倍于VIN的电压用于为EA供电,以提供足够的驱动能力驱动NMOS功率管栅极;混合调制的偏置电流产生电路根据负载电流ILOAD相应调整偏置电流水平,并在负载瞬态变化时动态调节偏置电流,从而为误差放大器和低功耗振荡器提供快速可调的偏置电流;低功耗振荡器产生频率与负载电流正比的时钟信号用于为电荷泵电路周期性充电。
混合偏置电流产生电路的原理图如图3所示,采样管MN1镜像流过功率管MNP的一部分电流(1:2000),通过MN2与MN3构成的电流镜以及MP1与MP2构成的电流镜,使得MN1的源端电压与MNP源端电压即VOUT相等,从而使采样电流实现对负载电流的精确复制。当负载电流ILOAD增加导致MN1漏电流增加,MN2与MN3构成的电流镜使两支路电流相等,即MP1和MP2有相同的栅源电压,由于MP1与MP2栅端相连,保证了MP1的源端电位与MP2源端电位即VOUT相等。MN4的漏电流即为从MN2复制的采样电流IS。MN5为启动管,上电时通过其栅端施加的短脉冲VSTART,使MP1和MP2的栅端放电至地电位,从而脱离简并点,避免了上电后MP1和MP2可能保持关断的情况。工作在亚阈值区的MP3和MP4源端分别接VOUT和VREF,构成源端输入的共栅差分对,从而快速监测VOUT的变化情况,当LDO负载电流稳定时,VOUT被EA钳位至VREF,MP3、MP4、MN7、MN8的漏电流均为从MN0复制的静态偏置电流,当负载电流突然增加导致输出电压下冲发生时(VOUT<VREF),即二极管连接的MP3管的源端电压下降,其栅极电压也降低,使得MP4栅源电压VGS增加,偏置在亚阈值区的MP4的漏电流指数级增加,通过电流镜复制,使得MN8的漏电流即动态调整电流ID指数级增加。采样电流IS和动态调整电流ID在MP5漏端相加,并通过MP5,MP6,MP7构成的电流镜复制,产生用于误差放大器EA和振荡器OSC的偏置电流IB1和IB2。MP8,MP9,MN9,MN10,MN11构成电流比较型下拉电路,当输出电压过冲发生时对负载电容快速放电。其中,MP8和MP9源端分别接VREF和VOUT,类似MP3和MP4构成的源端输入的共栅差分对,通过设置宽长比使MN10漏电流为MN9漏电流的4倍,负载稳定状态下MN11栅极电压低于阈值电压所以关断,避免造成额外漏电流流过MN11,当输出电压过冲时,MP9栅源电压增加,MN10上电流也增加,使得MN11栅极电压升高,MN11导通提供了对负载电容的快速放电通路。
图4为整体NMOSLDO的瞬态响应的仿真结果及电流产生电路的响应情况。图中,从上到下,第一条绿色曲线为负载电流变化曲线,表示负载电流从0A和20mA之间切换,切换时间为100ns;第二条红色曲线为输出电压VOUT变化曲线,负载稳定状态时输出电压1.5V,当负载电流突然变化时输出电压会产生下冲和过冲电压,分别为1.08V和1.83V,下冲恢复时间为500ns,上冲恢复时间为1μs;第三条曲线为MN8的漏电流变化曲线,当负载电流突增引起VOUT下冲时,MN8电流从106nA快速增加到1.26μA;第四条曲线为MN4漏电流即采样电流IS变化曲线,与负载电流同步成比例变化;第五条曲线为MN11的漏电流变化曲线,当负载电流突降引起VOUT上冲时,MN11从关断状态快速打开,为负载电容提供放电通路,将上冲的输出电压快速下拉。第六条曲线为MP5管的源电流即输出的偏置电流的变化曲线,当空载时此支路电流为3.47μA,负载电流为20mA时此支路电流为6.74μA,可见此模块输出的偏置电流根据负载情况变化。
低功耗振荡器电路的原理图如图5所示,混合调制的偏置电流IB2作为充电电流。前一放电周期结束后,电容C0电压VC和MN0漏端电压VD均为零,此时,反相器INV1输出高电平,INV2输出低电平,MN2和MP2均关断。当IB2对电容C0充电时,VC电压线性增加,MN0进入亚阈值区且VDS和VGS均下降,由于亚阈值区MOS管漏电流与漏源电压和栅源电压成指数关系,所以MN0的漏电流指数下降,充电电流IB2恒定时,对C1的充电电流指数增加,VD电压快速上升,反相器INV1输出低电平打开MP2,INV2输出变高电平。由于反相器电平翻转存在延迟,所以某一瞬间MP1和MP2都开启,此时VIN对C1快速充电,使得充电电流IB2较小时也能加速VD电平翻转。INV2输出高电平后,经过INV3和INV4缓冲,打开MN3管对C0放电。当VC电压因为C0放电而下降,MN0重新打开,MN0和MN3,MN1和MN2都构成对C1的放电通路,使VD电位快速拉低至零。此过程循环反复,经D触发器DFF输出时钟信号。此时钟信号频率与充电电流IB2成正比,IB2随负载电流改变,从而获得频率与负载相关的时钟用于动态频率电荷泵电路。
图6为此模块的充电电流与输出时钟的仿真曲线,图中可以看出充电电流IB2从2μA增加至5μA时,输出时钟信号频率明显增加。
本领域的普通技术人员将会意识到,这里所述的实施例是为了帮助读者理解本发明的原理,应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。
Claims (2)
1.一种基于混合调制偏置电流产生电路的NMOS LDO,其电路包括误差放大器,NMOS功率管,混合调制偏置电流产生电路,低功耗振荡器以及动态频率电荷泵电路。误差放大器用于对LDO输出电压与基准电压的差值放大从而改变对功率管的驱动能力;NMOS功率管提供负载电流,负载变化时通过环路的调整使其源极电压即LDO输出电压维持相对稳定;混合调制偏置电流产生电路中的NMOS采样管可以成比例复制负载电流从而反映负载电流的变化,根据采样电流对偏置电流同时进行动态和适应性调节,产生两路偏置电流,一路用于为误差放大器提供电流偏置,一路为低功耗振荡器提供充电电流;低功耗振荡器产生用于电荷泵的时钟信号,该时钟频率与充电电流成正比,而充电电流因负载电流改变,所以时钟信号频率随负载电流成正比变化;动态频率电荷泵电路产生两倍于输入电压的用于误差放大器的供电电压,以满足其对NMOS功率管栅极的驱动能力。
2.根据权利要求1所述一种基于混合调制偏置电流产生电路的NMOS LDO,其特征在于所述混合偏置电流产生电路,电路构成包括:静态偏置直流电流源IBIAS,功率管MNP,NMOS管第一NMOS管MN1,第二NMOS管MN2,第三NMOS管MN3,第四NMOS管MN4,第五NMOS管MN5,第六NMOS管MN6,第七NMOS管MN7,第八NMOS管MN8,第九NMOS管MN9,第十NMOS管MN10,第十一NMOS管MN11,第十二NMOS管MN0,第一PMOS管MP1,第二PMOS管MP2,第三PMOS管MP3,第四PMOS管MP4,第五PMOS管MP5,第六PMOS管MP6,第七PMOS管MP7,第八PMOS管MP8,第九PMOS管MP9,负载电容C1,作为负载电流的直流电流源ILOAD,以及该电路最终产生的通过电流镜复制到误差放大器和振荡器的偏置电流IB1和IB2(用电流源IB1和IB2表示)。MN1作为采样管,与功率管MNP的栅端都接误差放大器的输出VG,漏端都接输入电压VIN,功率管MNP源端接负载电容C1和负载电流源ILOAD的上端,此源极电压作为LDO的输出电压VOUT,C1与ILOAD下端都接低电位。MP1源端接MN1源端,MP2源端接MNP源端,MP2栅漏短接并与MP1栅端相连,MN5漏端接MP1栅端,源端接地,栅端接短脉冲电压VSTART。MN2,MN3构成电流镜,MN2栅漏短接并与MP1漏端以及MN3栅端相连,MN3漏极接MP2栅/漏端,MN2、MN3源端接地电位。IBIAS为该电路提供静态的基准电流,通过作为电流镜的MN0为其他支路提供静态电流。直流电流源IBIAS上端接输入电压VIN,下端接MN0栅/漏端,MN0与MN6构成一组电流镜,MN0栅漏短接并与MN6栅端相连,MN0、MN6源端接地电位,MN6漏端接MP3栅/漏端,MP3栅漏短接并与MP4栅极相连,MP3源端接输出电压VOUT,MP4源端接基准电压VREF,漏端接MN7栅/漏端,MN7与MN8构成一组电流镜,MN7栅漏短接并与MN8栅端相连,MN7与MN8源端接地电位,MN8漏端接MP5栅/漏端,MN4栅端接MN2栅/漏端,漏端接MP5栅/漏端,MP5与MP6、MP7构成两组电流镜,MP5栅漏短接并与MP6、MP7栅端相连,MP5、MP6、MP7源端都接输入电压VIN,MP6与MP7的漏端都接电流镜,用于将MP6和MP7的漏电流输出作为其他模块的偏置电流,此处表示为MP6漏端接直流电流源IB1上端,MP7漏端接直流电流源IB2上端,IB1与IB2下端接地电位。MP8源端接基准电压VREF,MP9源端接输出电压VOUT,MP8栅漏短接并与MP9栅端相连,MP8栅/漏端接MN9漏端,MP9漏端接MN10漏端,MN9、MN10与MN0构成一组电流镜,MN9、MN10栅端均与MN0栅/漏端相连,且源端均接地电位。MN11栅端接MN10漏端,源端接低电位,MN11漏端接输出电压VOUT。
所述低功耗振荡器电路包括:偏置电流IB2(用直流电流源IB2表示),第一电容C0,第二电容C1,第一NMOS管MN0,第二NMOS管MN1,第三NMOS管MN2,第四NMOS管MN3,第一PMOS管PMOS管MP1,第二PMOS管MP2,由一个PMOS管和一个NMOS管构成的反向器INV1,INV2,INV3和INV4,以及D触发器DFF。电流源IB2上端接输入电压VIN,下端接MN0漏端,MN0栅端接基准电压VREF,源端接电容C0的上端,C0下端接地电位。C1上端与IB2下端相连,下端接地电位。MP1源端接输入电压VIN,漏端接MP2源端,MP2漏端接C1上端,并于MN1漏端相连,MN1源端与MN2漏端相连,MN2源端接地电位。反向器INV1输入端接C1上端,输出端接INV2输入端,INV2输出端接触发器DFF的CLK端,MP2与MN1栅端均接INV1输出端,MP1与MN2栅端均接INV2输出端。INV3输入端接INV2输出端,INV3输出端接INV4输入端,INV4输出端接MN3栅端,MN3漏端接C0上端,源端接地电位。触发器DFF的D端与输出端相连,Q端输出作为电荷泵电路所用时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210034569.4A CN114610107A (zh) | 2022-01-13 | 2022-01-13 | 一种基于混合调制偏置电流产生电路的nmos ldo |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210034569.4A CN114610107A (zh) | 2022-01-13 | 2022-01-13 | 一种基于混合调制偏置电流产生电路的nmos ldo |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114610107A true CN114610107A (zh) | 2022-06-10 |
Family
ID=81857808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210034569.4A Pending CN114610107A (zh) | 2022-01-13 | 2022-01-13 | 一种基于混合调制偏置电流产生电路的nmos ldo |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114610107A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115097894A (zh) * | 2022-07-08 | 2022-09-23 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
CN115657780A (zh) * | 2022-12-26 | 2023-01-31 | 江苏长晶科技股份有限公司 | 一种纳安级别消耗的低功耗ldo电路 |
CN117130421A (zh) * | 2023-10-20 | 2023-11-28 | 江苏帝奥微电子股份有限公司 | 适用于双轨输入的nldo功率管电流采样电路及方法 |
CN118276629A (zh) * | 2024-05-30 | 2024-07-02 | 华南师范大学 | 低压轨对轨缓冲器和低功耗快速响应线性稳压器芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080169795A1 (en) * | 2006-08-31 | 2008-07-17 | Texas Instruments Incorporated | Compensating nmos ldo regulator using auxiliary amplifier |
CN107357351A (zh) * | 2017-08-15 | 2017-11-17 | 电子科技大学 | 一种基于自供电电荷泵架构的nmos ldo |
US20200081470A1 (en) * | 2016-11-30 | 2020-03-12 | Nordic Semiconductor Asa | Voltage regulator |
CN214954726U (zh) * | 2021-07-16 | 2021-11-30 | 中微半导体(深圳)股份有限公司 | 一种ldo电路及使用该电路的设备 |
-
2022
- 2022-01-13 CN CN202210034569.4A patent/CN114610107A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080169795A1 (en) * | 2006-08-31 | 2008-07-17 | Texas Instruments Incorporated | Compensating nmos ldo regulator using auxiliary amplifier |
US20200081470A1 (en) * | 2016-11-30 | 2020-03-12 | Nordic Semiconductor Asa | Voltage regulator |
CN107357351A (zh) * | 2017-08-15 | 2017-11-17 | 电子科技大学 | 一种基于自供电电荷泵架构的nmos ldo |
CN214954726U (zh) * | 2021-07-16 | 2021-11-30 | 中微半导体(深圳)股份有限公司 | 一种ldo电路及使用该电路的设备 |
Non-Patent Citations (1)
Title |
---|
RAVEESH MAGOD等: "A 1.24 μA Quiescent Current NMOS Low Dropout Regulator With Integrated Low-Power Oscillator-Driven Charge-Pump and Switched-Capacitor Pole Tracking Compensation", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115097894A (zh) * | 2022-07-08 | 2022-09-23 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
CN115097894B (zh) * | 2022-07-08 | 2023-05-30 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
CN115657780A (zh) * | 2022-12-26 | 2023-01-31 | 江苏长晶科技股份有限公司 | 一种纳安级别消耗的低功耗ldo电路 |
CN115657780B (zh) * | 2022-12-26 | 2023-03-10 | 江苏长晶科技股份有限公司 | 一种纳安级别消耗的低功耗ldo电路 |
CN117130421A (zh) * | 2023-10-20 | 2023-11-28 | 江苏帝奥微电子股份有限公司 | 适用于双轨输入的nldo功率管电流采样电路及方法 |
CN117130421B (zh) * | 2023-10-20 | 2023-12-29 | 江苏帝奥微电子股份有限公司 | 适用于双轨输入的nldo功率管电流采样电路及方法 |
CN118276629A (zh) * | 2024-05-30 | 2024-07-02 | 华南师范大学 | 低压轨对轨缓冲器和低功耗快速响应线性稳压器芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10915121B2 (en) | Low dropout regulator (LDO) with frequency-dependent resistance device for pole tracking compensation | |
Magod et al. | A 1.24$\mu $ A Quiescent Current NMOS Low Dropout Regulator With Integrated Low-Power Oscillator-Driven Charge-Pump and Switched-Capacitor Pole Tracking Compensation | |
CN114610107A (zh) | 一种基于混合调制偏置电流产生电路的nmos ldo | |
CN112256081B (zh) | 一种带自适应电荷泵的低压差线性稳压器 | |
CN113050750B (zh) | 一种能够实现宽输入范围和快速稳态的低压差线性稳压器 | |
CN113721688B (zh) | 一种能快速稳定的高psrr、高瞬态响应低压差线性稳压器 | |
CN113703510B (zh) | 一种低功耗的带隙基准电路 | |
CN213934662U (zh) | 一种无片外电容线性稳压电路 | |
CN110794907A (zh) | 瞬态增强型ldo电路、cmos驱动器电源电路及激光器*** | |
CN112860002B (zh) | 一种瞬时响应线性稳压器 | |
CN111290460A (zh) | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 | |
CN114967811B (zh) | 一种提高psr性能的无片外电容ldo | |
CN112987841A (zh) | 一种新型线性稳压器 | |
CN114510112A (zh) | 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路 | |
CN114564067A (zh) | 一种具有高电源抑制比的低压差线性稳压器 | |
CN117539311A (zh) | 具有自偏置电荷泵结构的nmos低压差线性稳压器 | |
CN116225134B (zh) | 具有瞬态响应增强的低静态功耗ldo电路 | |
CN115268554B (zh) | 一种低压差线性稳压器 | |
CN111930167A (zh) | 一种应用于超低静态电流ldo的输出级泄放电路 | |
CN113970949B (zh) | 一种快速响应的高速线性稳压器 | |
US20230088617A1 (en) | Constant voltage circuit | |
CN114840051A (zh) | 低功耗高瞬态响应无片外电容低压差线性稳压器 | |
CN113377152B (zh) | 一种快速响应无外接电容型线性稳压器 | |
US11271476B2 (en) | Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit | |
CN117970990B (zh) | 多环路全集成式低压降线性稳压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220610 |
|
WD01 | Invention patent application deemed withdrawn after publication |