TW201828296A - 半導體記憶體裝置及其操作方法 - Google Patents
半導體記憶體裝置及其操作方法 Download PDFInfo
- Publication number
- TW201828296A TW201828296A TW106111805A TW106111805A TW201828296A TW 201828296 A TW201828296 A TW 201828296A TW 106111805 A TW106111805 A TW 106111805A TW 106111805 A TW106111805 A TW 106111805A TW 201828296 A TW201828296 A TW 201828296A
- Authority
- TW
- Taiwan
- Prior art keywords
- array
- memory
- cells
- current
- impedance state
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims abstract description 113
- 238000012935 Averaging Methods 0.000 claims abstract description 12
- 238000013459 approach Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000011017 operating method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 101100322581 Caenorhabditis elegans add-1 gene Proteins 0.000 description 1
- 101100322583 Caenorhabditis elegans add-2 gene Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
Landscapes
- Dram (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
半導體記憶體裝置包括：一記憶體陣列，包括複數個記憶體晶胞，該些記憶體晶胞處於一高阻抗狀態或一低阻抗狀態之任一者；一參考陣列，包括複數個參考晶胞，該些記憶體晶胞與該些參考晶胞具有相同的阻抗-溫度關係，且該些參考晶胞處於一中阻抗狀態，該中阻抗狀態介於該高阻抗狀態與該低阻抗狀態之間；一平均電路，耦接至該參考陣列，用以平均由該參考陣列的該些參考晶胞所輸出的個別參考電流成一平均參考電流；以及一比較器，耦接至該參考陣列與該平均電路，比較該平均參考電流與該記憶體陣列的該些記憶體晶胞所輸出的複數個個別記憶體電流，以得到複數個輸出資料以及判斷該記憶體陣列的該些記憶體晶胞的個別阻抗狀態。
Description
本發明是有關於一種半導體記憶體裝置及其操作方法。
目前許多公司正在發展可變電阻式記憶體(Resistive random-access memory，ReRAM)技術，因為ReRAM的優點在於消耗電力較低，且存取速度較快。
ReRAM的阻值有關於溫度。故而，如果溫度變化的話，ReRAM的阻值亦隨之變化。通常，以固定電阻來產生固定參考電流。當ReRAM的阻值隨溫度變化時，由ReRAM所輸出的電流亦隨溫度變化。故而，不易判斷ReRAM處於高阻狀態(high resistance state, HRS)或低阻狀態(low resistance state, LRS)，亦即，不易判斷ReRAM所儲存的資料是邏輯1或邏輯0。
故而，需要產生可隨溫度變化的參考電流。即便溫度有大範圍變化，仍有可能正確地判斷ReRAM處於高阻狀態或低阻狀態，以正確判讀ReRAM的儲存資料。
根據本發明一實施例，提出一種半導體記憶體裝置，包括：一記憶體陣列，包括複數個記憶體晶胞，該些記憶體晶胞處於一高阻抗狀態或一低阻抗狀態之任一者；一參考陣列，包括複數個參考晶胞，該些記憶體晶胞與該些參考晶胞具有相同的阻抗-溫度關係，且該些參考晶胞處於一中阻抗狀態，該中阻抗狀態介於該高阻抗狀態與該低阻抗狀態之間；一平均電路，耦接至該參考陣列，用以平均由該參考陣列的該些參考晶胞所輸出的個別參考電流成一平均參考電流；以及一比較器，耦接至該參考陣列與該平均電路，比較該平均參考電流與該記憶體陣列的該些記憶體晶胞所輸出的複數個個別記憶體電流，以得到複數個輸出資料以及判斷該記憶體陣列的該些記憶體晶胞的個別阻抗狀態。
根據本發明另一實施例，提出一種半導體記憶體裝置之操作方法，包括：由一記憶體陣列的複數個記憶體體晶胞輸出複數個個別記憶體電流，以及由一參考陣列的複數個參考晶胞輸出個別參考電流；平均由該參考陣列的該些參考晶胞所輸出的該些個別參考電流成一平均參考電流；以及比較該平均參考電流與該記憶體陣列的該些記憶體晶胞所輸出的該些個別記憶體電流，以得到該記憶體陣列的該些記憶體晶胞的複數個輸出資料以及判斷該記憶體陣列的該些記憶體晶胞的個別阻抗狀態。該記憶體陣列的該些記憶體晶胞處於一高阻抗狀態或一低阻抗狀態之任一者。該記憶體陣列的該些記憶體晶胞與該參考陣列的該些參考晶胞具有相同的阻抗-溫度關係，且該參考陣列的該些參考晶胞處於一中阻抗狀態，該中阻抗狀態介於該高阻抗狀態與該低阻抗狀態之間。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
在本案實施例中，利用ReRAM來當成參考晶胞，由複數個ReRAM參考晶胞所產生的參考電流，再經過運算(例如但不受限於，平均)以得到平均參考電流。該平均參考電流可隨溫度而變化。故而，在本案實施例中，即便當溫度變化時，由於平均參考電流亦隨溫度變化，仍可判斷ReRAM處於高阻狀態或低阻狀態。
現請參考第1圖，其顯示根據本案一實施例之半導體記憶體裝置100之功能方塊圖。半導體記憶體裝置100包括：記憶體陣列110、參考陣列120、行解碼器130A與130B、列解碼器140A與140B、平均電路150、比較器160與控制器170。
記憶體陣列110包括複數個記憶體晶胞，該些記憶體晶胞例如排列成陣列。記憶體陣列110耦接至行解碼器130A、列解碼器140A與比較器160。記憶體陣列110的該些記憶體晶胞處於高阻抗狀態或低阻抗狀態之任一者。
參考陣列120包括複數個參考晶胞，該些參考晶胞例如排列成陣列。參考陣列120耦接至行解碼器130B、列解碼器140B與平均電路150。在本案實施例中，記憶體陣列110的該些記憶體晶胞與參考陣列120的該些參考晶胞使用相同的半導體晶胞。在此，以該些記憶體晶胞與該些參考晶胞皆由ReRAM實施為例做說明，但當知本案並不受限於此。在本案其他可能實施例中，所用的該些記憶體晶胞與該些參考晶胞的記憶體元件(memory element)的記憶體狀態依著溫度而變化(亦即，其記憶體元件具有溫度相關阻抗狀態(impedance state)/記憶體狀態(memory state))，此亦在本案精神範圍內，而且，所用的該些記憶體晶胞與該些參考晶胞基本上具有相同的電路架構與操作。
行解碼器130A以及列解碼器140A對記憶體位址Add_1解碼以定址記憶體陣列110的該些記憶體晶胞。行解碼器130A以及列解碼器140A的電路架構與操作在此可不特別限定之。
同樣地，行解碼器130B以及列解碼器140B對參考位址Add_2解碼以定址參考陣列120的該些參考晶胞。行解碼器130B以及列解碼器140B的電路架構與操作在此可不特別限定之。
平均電路150用以將由參考陣列120的該些參考晶胞所輸出的複數個個別參考電流REF(由參考晶胞所輸出的電流稱為參考電流)給予平均後，得到平均參考電流REF_AVG。在本案實施例中，由於該記憶體陣列110的該些記憶體晶胞與參考陣列120的該些參考晶胞皆包括ReRAM晶胞，故而，該些記憶體晶胞與該些參考晶胞的記憶體狀態依著溫度而變化，該些參考晶胞的所輸出的該些參考電流REF亦依著溫度而變化，該平均參考電流REF_AVG亦依著溫度而變化。
比較器160比較平均參考電流REF_AVG與記憶體陣列110的該些記憶體晶胞所輸出的個別記憶體電流I_MEM，以得到輸出資料Dout，以及判定記憶體陣列110的該些記憶體晶的記憶狀態。比較器160的電路架構與操作在此可不特別限定之。
控制器170耦接至參考陣列120。控制器170用以控制參考陣列120，以產生所需的參考電流REF與平均參考電流REF_AVG。
為得到所需的參考電流REF與平均參考電流REF_AVG，在本案實施例中，例如但不受限於，於半導體記憶體裝置100製造完畢並測試通過後，在出廠之前，控制器170可控制及/或改變施加至參考陣列120的操作電壓Vin及/或操作電流Iin，以調整參考陣列120的該些參考晶胞所產生的該些參考電流REF及平均參考電流REF_AVG，直到平均參考電流REF_AVG接近目標電流Icon(其為固定電流，且可由電流產生器所產生)，而且，在此情況下，該些參考晶胞所產生的該些參考電流REF基本上彼此十分接近(可能未必完全相同，但彼此之間的差異值不大)。
由於施加及/或改變操作電壓Vin與操作電流Iin至參考陣列120的該些參考晶胞，參考陣列120的該些參考晶胞的各別阻抗狀態將被改變，例如，由高阻抗狀態變成中阻抗狀態，或者是由低阻抗狀態變成中阻抗狀態。當平均參考電流REF_AVG接近目標電流Icon時，實質上，參考陣列120的所有該些參考晶胞都會處於中阻抗狀態。亦即，於出廠之前的初始設定之後，參考陣列120的所有該些參考晶胞都會處於中阻抗狀態，中阻抗狀態介於高阻抗狀態與低阻抗狀態之間。亦即，在本案實施例中，當在存取半導體記憶體裝置100時，參考陣列120的所有該些參考晶胞都會處於中阻抗狀態。
此外，於本案實施例中，如果選擇適當數量的參考晶胞，則該些適當數量的參考晶胞所輸出的該些參考電流之間的差異性亦可有效縮小，更降低於平均參考電流的差異性。
當然，第1圖所示之半導體記憶體裝置100的功能方塊乃是為方便解釋而做簡化，實際上，本領域具有通常知識者可知，本案實施例之半導體記憶體裝置100可以更包括其他元件。
現請參考第2圖，其顯示根據本案實施例之半導體記憶體裝置之操作方法。於步驟210中，由該記憶體陣列110的該些記憶體晶胞輸出複數個個別記憶體電流I_MEM，以及由該參考陣列120的該些參考晶胞輸出個別參考電流REF。
於步驟220中，平均由該參考陣列120的該些參考晶胞所輸出的個別參考電流REF成該平均參考電流REF_AVG。
於步驟230中，比較該平均參考電流REF_AVG與該記憶體陣列110的該些記憶體晶胞所輸出的該些個別記憶體電流I_MEM，以得到該記憶體陣列110的該些記憶體晶胞的複數個輸出資料Dout以及判斷該記憶體陣列110的該些記憶體晶胞的個別阻抗狀態。
在現有技術中，由於參考電流是固定的，故而，如果溫度變化時，ReRAM記憶晶胞輸出的記憶體電流隨之變化，不易正確判讀ReRAM記憶晶胞的資料。
相反地，在本案實施例中，利用ReRAM所組成的參考陣列來產生複數個參考電流，且該些參考電流經平均後得到平均參考電流。如果溫度變化時，雖然從記憶體陣列(由ReRAM所組成)的該些ReRAM的輸出電流隨之變化，但由於平均參考電流亦隨溫度變化，而且，記憶體陣列的該些ReRAM的該些輸出電流對溫度之間的關係原則上相同於平均參考電流對溫度之間的關係(亦即，記憶體陣列110的該些ReRAM與參考陣列120的該些ReRAM具有相同的阻抗-溫度關係)。所以，在本案實施例中，即便溫度在大範圍內變動，仍可以判讀ReRAM的資料。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體記憶體裝置
110‧‧‧記憶體陣列
120‧‧‧參考陣列
130A與130B‧‧‧行解碼器
140A與140B‧‧‧列解碼器
150‧‧‧平均電路
160‧‧‧比較器
170‧‧‧控制器
210-230‧‧‧步驟
第1圖顯示根據本案一實施例之半導體記憶體裝置之功能方塊圖。 第2圖顯示根據本案實施例之半導體記憶體裝置之操作方法。
Claims (10)
- 一種半導體記憶體裝置，包括： 一記憶體陣列，包括複數個記憶體晶胞，該些記憶體晶胞處於一高阻抗狀態或一低阻抗狀態之任一者； 一參考陣列，包括複數個參考晶胞，該些記憶體晶胞與該些參考晶胞具有相同的阻抗-溫度關係，且該些參考晶胞處於一中阻抗狀態，該中阻抗狀態介於該高阻抗狀態與該低阻抗狀態之間； 一平均電路，耦接至該參考陣列，用以平均由該參考陣列的該些參考晶胞所輸出的個別參考電流成一平均參考電流；以及 一比較器，耦接至該參考陣列與該平均電路，比較該平均參考電流與該記憶體陣列的該些記憶體晶胞所輸出的複數個個別記憶體電流，以得到該記憶體陣列的該些記憶體晶胞的複數個輸出資料以及判斷該記憶體陣列的該些記憶體晶胞的個別阻抗狀態。
- 如申請專利範圍第1項所述之半導體記憶體裝置，其中，該記憶體陣列的該些記憶體晶胞與該參考陣列的該些參考晶胞具有相同架構。
- 如申請專利範圍第1項所述之半導體記憶體裝置，其中，該記憶體陣列的該些記憶體晶胞與該參考陣列的該些參考晶胞包括複數個可變電阻式記憶體(Resistive random-access memory，ReRAM)晶胞。
- 如申請專利範圍第1項所述之半導體記憶體裝置，其中， 該記憶體陣列的該些記憶體晶胞與該些參考晶胞的記憶體狀態依著溫度而變化； 該些參考晶胞的所輸出的該些參考電流依著溫度而變化；以及 該平均參考電流依著溫度而變化。
- 如申請專利範圍第1項所述之半導體記憶體裝置，更包括： 一控制器，耦接至該參考陣列，該控制器用以控制該參考陣列，以產生該些參考電流與該平均參考電流。
- 如申請專利範圍第5項所述之半導體記憶體裝置，其中， 該控制器控制及/或改變施加至該參考陣列的一操作電壓及/或一操作電流，以調整該參考陣列的該些參考晶胞所產生的該些參考電流及該平均參考電流，直到該平均參考電流接近一固定目標電流。
- 如申請專利範圍第6項所述之半導體記憶體裝置，其中， 該控制器控制及/或改變施加至該參考陣列的該操作電壓及/或該操作電流，以使得該參考陣列的該些參考晶胞的各別阻抗狀態變成該中阻抗狀態。
- 一種半導體記憶體裝置之操作方法，包括： 由一記憶體陣列的複數個記憶體體晶胞輸出複數個個別記憶體電流，以及由一參考陣列的複數個參考晶胞輸出複數個個別參考電流； 平均由該參考陣列的該些參考晶胞所輸出的該些個別參考電流成一平均參考電流；以及 比較該平均參考電流與該記憶體陣列的該些記憶體晶胞所輸出的該些個別記憶體電流，以得到該記憶體陣列的該些記憶體晶胞的複數個輸出資料以及判斷該記憶體陣列的該些記憶體晶胞的個別阻抗狀態， 其中，該記憶體陣列的該些記憶體晶胞處於一高阻抗狀態或一低阻抗狀態之任一者， 該記憶體陣列的該些記憶體晶胞與該參考陣列的該些參考晶胞具有相同的阻抗-溫度關係，以及 該參考陣列的該些參考晶胞處於一中阻抗狀態，該中阻抗狀態介於該高阻抗狀態與該低阻抗狀態之間。
- 如申請專利範圍第8項所述之半導體記憶體裝置之操作方法，更包括： 控制及/或改變施加至該參考陣列的一操作電壓及/或一操作電流，以調整該參考陣列的該些參考晶胞所產生的該些參考電流及該平均參考電流，直到該平均參考電流接近一固定目標電流。
- 如申請專利範圍第9項所述之半導體記憶體裝置之操作方法，更包括： 控制及/或改變施加至該參考陣列的該操作電壓及/或該操作電流，以使得該參考陣列的該些參考晶胞的各別阻抗狀態變成該中阻抗狀態。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762448399P | 2017-01-20 | 2017-01-20 | |
| US62/448,399 | 2017-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201828296A true TW201828296A (zh) | 2018-08-01 |
| TWI645402B TWI645402B (zh) | 2018-12-21 |
Family
ID=61872588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106111805A TWI645402B (zh) | 2017-01-20 | 2017-04-07 | 半導體記憶體裝置及其操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9947398B1 (zh) |
| CN (1) | CN108335713B (zh) |
| TW (1) | TWI645402B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11551731B2 (en) * | 2020-05-28 | 2023-01-10 | Stmicroelectronics International N.V. | Memory circuit arrangement for accurate and secure read |
| US11749372B2 (en) * | 2020-12-18 | 2023-09-05 | Ememory Technology Inc. | Memory device having reference memory array structure resembling data memory array structure, and methods of operating the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735750B1 (ko) * | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
| KR101194933B1 (ko) * | 2010-12-08 | 2012-10-25 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| JP2014032724A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 半導体記憶装置 |
| KR102060488B1 (ko) * | 2012-12-27 | 2019-12-30 | 삼성전자주식회사 | 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법 |
| US9165629B2 (en) * | 2013-03-12 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for MRAM sense reference trimming |
| KR102049258B1 (ko) * | 2013-03-15 | 2019-11-28 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 불휘발성 메모리 장치 및 그것의 데이터 관리 방법 및 |
| CN105448331B (zh) * | 2014-08-22 | 2017-12-01 | 华邦电子股份有限公司 | 电阻式随机存取存储器电路以及读取方法 |
| US9805777B2 (en) * | 2016-02-24 | 2017-10-31 | Arm Ltd. | Sense amplifier |
-
2017
- 2017-04-07 TW TW106111805A patent/TWI645402B/zh active
- 2017-04-10 US US15/482,978 patent/US9947398B1/en active Active
- 2017-04-12 CN CN201710237921.3A patent/CN108335713B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI645402B (zh) | 2018-12-21 |
| US9947398B1 (en) | 2018-04-17 |
| CN108335713B (zh) | 2021-01-26 |
| CN108335713A (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2653320C2 (ru) | Уменьшение разрушения током считывания в памяти с узлами пересечения | |
| US20130250657A1 (en) | System and Method for Writing Data to an RRAM Cell | |
| US9502132B2 (en) | Multi level antifuse memory device and method of operating the same | |
| TWI514384B (zh) | 半導體記憶體裝置與其驅動方法 | |
| TWI645402B (zh) | 半導體記憶體裝置及其操作方法 | |
| JP2016522956A (ja) | 抵抗可変メモリセンシング | |
| TWI608484B (zh) | 電阻式記憶胞的操作方法及電阻式記憶體 | |
| TWI545565B (zh) | 靜態記憶體裝置及其資料讀取方法 | |
| US20190221260A1 (en) | Power on reset method for resistive memory storage device | |
| US10388383B2 (en) | EPROM device for storing multi-bit data and read circuit of EPROM device | |
| KR20120044787A (ko) | 커런트 제어 장치 및 이를 포함하는 상변화 메모리 | |
| US10783962B2 (en) | Resistive memory storage apparatus and writing method thereof including disturbance voltage | |
| CN112863572B (zh) | 具有自终止控制功能的电阻内存以及自终止控制方法 | |
| TWI529716B (zh) | 電阻式隨機存取記憶體電路以及讀取方法 | |
| JP5715306B2 (ja) | クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出 | |
| CN109391259B (zh) | 可编程阵列逻辑电路及其操作方法 | |
| JP4632920B2 (ja) | オフチップドライバ制御用カウンタ回路およびこれを用いたオフチップドライバの出力電流値変更方法 | |
| US20160111151A1 (en) | Resistance variable memory apparatus, read/write circuit unit and operation method thereof | |
| JP2010282317A (ja) | 内部電源回路、半導体装置、及び半導体装置の製造方法 | |
| US9412445B1 (en) | Resistive memory apparatus and reading method thereof | |
| CN112017715B (zh) | 阻变存储器及其保护电路 | |
| JP6047188B2 (ja) | クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出 | |
| US9589662B2 (en) | Resistive memory device with variable cell current amplification | |
| TWI751537B (zh) | 電阻式記憶體儲存裝置及其操作方法 | |
| US9659647B1 (en) | Systems and methods for programming a memory cell having a programmable resistance |