TW201818562A - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TW201818562A
TW201818562A TW105136453A TW105136453A TW201818562A TW 201818562 A TW201818562 A TW 201818562A TW 105136453 A TW105136453 A TW 105136453A TW 105136453 A TW105136453 A TW 105136453A TW 201818562 A TW201818562 A TW 201818562A
Authority
TW
Taiwan
Prior art keywords
layer
light
conductive
semiconductor
emitting element
Prior art date
Application number
TW105136453A
Other languages
English (en)
Other versions
TWI720053B (zh
Inventor
柯竣騰
陳昭興
王佳琨
郭彥良
陳誌濠
鍾偉榮
王志銘
彭韋智
洪詳竣
林予堯
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW105136453A priority Critical patent/TWI720053B/zh
Priority to US15/800,537 priority patent/US10153398B2/en
Priority to CN202111149489.5A priority patent/CN114005915A/zh
Priority to CN201711089661.6A priority patent/CN108063173B/zh
Publication of TW201818562A publication Critical patent/TW201818562A/zh
Priority to US16/189,540 priority patent/US10559717B2/en
Application granted granted Critical
Publication of TWI720053B publication Critical patent/TWI720053B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一發光元件，包含：一半導體疊層具有一第一半導體層，一第二半導體層，以及一活性層位於第一半導體層及第二半導體層之間；一環繞暴露區，位於半導體疊層之週圍，暴露出第一半導體層之一表面；一導電層，位於第二半導體層上，具有一第一導電區延伸接觸環繞暴露區內之表面；一電極層，位於環繞暴露區上環繞半導體疊層並接觸導電層，包含一電極墊與半導體疊層不重疊；一外側絕緣層，覆蓋導電層之一部份及電極層，且包含一第一開口暴露導電層之另一部份；一接合層，覆蓋外側絕緣層，並經由第一開口與導電層之另一部份電性連接；以及一導電基板，其中半導體疊層位於接合層之一側，導電基板位於接合層相對於半導體疊層之另一側。

Description

發光元件及其製造方法
本發明係關於一種發光元件及其製造方法，更詳言之，係關於一種具有高亮度之發光元件。
發光二極體(light-emitting diode, LED)為P型半導體與N型半導體所組成之光電元件，透過P-N接面上載子的結合放出光線，加上具有體積小、低耗電量、壽命長、反應速度快等優點，廣泛地使用於光學顯示裝置、交通號誌、資料儲存裝置、通訊裝置、照明裝置與醫療器材等。
一發光元件，包含：一半導體疊層具有一第一半導體層，一第二半導體層，以及一活性層位於第一半導體層及第二半導體層之間；一環繞暴露區，位於半導體疊層之週圍，暴露出第一半導體層之一表面；一導電層，位於第二半導體層上，具有一第一導電區延伸接觸環繞暴露區內之表面；一電極層，位於環繞暴露區上環繞半導體疊層並接觸導電層，包含一電極墊與半導體疊層不重疊；一外側絕緣層，覆蓋導電層之一部份及電極層，且包含一第一開口暴露導電層之另一部份；一接合層，覆蓋外側絕緣層，並經由第一開口與導電層之另一部份電性連接；以及一導電基板，其中半導體疊層位於接合層之一側，導電基板位於接合層相對於半導體疊層之另一側。
本申請案之實施例會被詳細地描述，並且繪製於圖式中，相同或類似的部分會以相同的號碼在各圖式以及說明出現。
第11B係本申請案一實施例中所揭示之一發光元件1；第1A~11B圖係揭示本申請案發光元件1的製造方法。
如第1A圖之上視圖及第1B圖沿第1A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一平台形成步驟，其包含提供一成長基板11；以及形成一半導體疊層10於成長基板11上。其中半導體疊層10包含一第一半導體層101、一第二半導體層102，以及一活性層103位於第一半導體層101及第二半導體層102之間。半導體疊層10藉由微影、蝕刻之方式移除部分的第二半導體層102及活性層103，以暴露出第一半導體層101及第二半導體層102及活性層103之側壁，形成複數個暴露區。其中，暴露區包含位於半導體疊層10週圍的環繞暴露區15，以及位於半導體疊層10內部的一或多個孔部暴露區17。由上視觀之，其中環繞暴露區15中寬度較寬之區域為一區域E1。於本實施例中，除部分區域之第二半導體層102及活性層103被移除外，還更進一步移除部分第一半導體層101，在環繞暴露區15內形成一第一表面S1及在孔部暴露區17形成一第二表面S2。其中，第一半導體層101、第二半導體層102及活性層103之側壁構成環繞暴露區15及一或多個孔部暴露區17之側壁；第一半導體層101次露出的第一表面S1構成環繞暴露區15之底面，第二表面S2構成孔部暴露區17之底面。由上視觀之，環繞暴露區15圍繞所有活性層103及第二半導體層102。第一表面S1與第二表面S2可於相同的蝕刻製程中形成，因此第一表面S1與第二表面S2相對於半導體疊層10之頂面102s具有相同的深度。孔部暴露區17的形狀包含圓形、橢圓形、矩形、多邊形、或是任意形狀，於本實施例中，包含多個孔部暴露區17，其形狀呈條狀，其中，多個孔部暴露區17的配置、數量及大小可依電流分佈的需求及發光元件之大小而有不同的設計。
於本申請案之一實施例中，半導體疊層10可僅包含環繞暴露區15而不包含孔部暴露區17。
於本申請案實施例中成長基板11之尺寸包含晶圓級基板或晶粒級基板，半導體疊層10包含晶圓級半導體疊層或晶粒級半導體疊層。此處所指的晶圓不限於圓形，包含多邊形或不規則形狀。此處所指的晶圓，可於後續製程中分割成複數個晶粒等級的發光元件；亦可以不進行分割直接形成發光元件。於本申請案之各實施例中，為方便說明，圖式中所繪示之各步驟之結構，例如成長基板11、半導體疊層10係以單一發光元件表示，但本實施例並不限於此，平台形成步驟與後續各製程皆可在晶圓等級下完成。
於本申請案之一實施例中，成長基板11包括用以成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化銦鎵(InGaN)之藍寶石(Al2 O3 )晶圓、氮化鎵(GaN)晶圓或碳化矽(SiC)晶圓。在成長基板11欲形成半導體疊層10之表面上，可具有圖案化結構(圖未示)。此外，於此成長基板11上可利用有機金屬化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、蒸鍍法或離子電鍍方法形成具有光電特性之半導體疊層10，例如發光(light-emitting)疊層。
於本申請案之一實施例中，在形成半導體疊層10之前，可在成長基板11上先形成一緩衝層(圖未示)。緩衝層可減緩成長基板11與半導體疊層10之間晶格常數的不匹配，以改善磊晶品質。
於本申請案之一實施例中，第一半導體層101與第二半導體102層具有不同之導電性、電性、極性或摻雜物以分別提供電洞與電子。極性可為n型或p型，使得電子與電洞可於活性層103中複合以產生光線。舉例而言，第一半導體層101可為n型半導體層，第二半導體層102可為p型半導體層。半導體疊層10之材料包含Ⅲ-Ⅴ族半導體材料，例如Alx Iny Ga(1-x-y) N或Alx Iny Ga(1-x-y) P，其中0≦x，y≦1；(x+y)≦1。依據活性層之材料，當半導體疊層10材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光，波長介於530 nm及570 nm之間的綠光，當半導體疊層10材料為InGaN系列材料時，可發出波長介於450 nm及490 nm之間的藍光，或是當半導體疊層10材料為AlGaN、AlGaInN系列材料時，可發出波長介於400 nm及250 nm之間的紫外光。活性層103可為單異質結構(single heterostructure, SH )，雙異質結構(double heterostructure, DH)，雙側雙異質結構( double-side double heterostructure, DDH)，多層量子井結構(multi-quantum well, MQW)。活性層材料可為不摻雜摻雜物、摻雜p型摻雜物或摻雜n型摻雜物的半導體。
接續平台形成步驟，如第2A圖之上視圖及第2B圖係為沿著第2A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一第一絕緣層20形成步驟。第一絕緣層20可藉由蒸鍍或沉積等方式形成一絕緣材料層於半導體疊層10上，再藉由微影、蝕刻之方式圖案化絕緣材料層，得到第一絕緣層20覆蓋環繞暴露區15之底面S1及孔部暴露區17之底面S2，並包覆半導體疊層10之側壁。其中第一絕緣層20包含一第一絕緣層環繞區20a，覆蓋環繞暴露區15的第一半導體層101之第一表面S1及半導體疊層10之側壁；以及一第一絕緣層覆蓋區20b，覆蓋孔部暴露區17的第一半導體層101之第二表面S2及半導體疊層10之側壁。第一絕緣層覆蓋區20b係彼此分離且分別對應多個孔部暴露區17。第一絕緣層20可為單層或多層之構造。當第一絕緣層20為單層膜時，第一絕緣層20可保護半導體疊層10之側壁以避免活性層103被後續製程所破壞。當第一絕緣層20為多層膜時，第一絕緣層20除了可保護半導體疊層10之側壁外，更可包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。第一絕緣層20係為非導電材料所形成，包含有機材料，例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、或氟碳聚合物(Fluorocarbon Polymer)，或是無機材料，例如矽膠(Silicone)、玻璃(Glass)，或是介電材料，例如氧化鋁(Al2 O3 )、氮化矽(SiNx )、氧化矽(SiOx )、氧化鈦(TiOx )，或氟化鎂(MgFx )。
於本發明之一實施例中，接續第一絕緣層形成步驟，如第3A圖之上視圖及第3B圖係為沿著第3A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一電流分散層18形成步驟。電流分散層18可藉由蒸鍍或沉積等方式形成於未被第一絕緣層20覆蓋的第二半導體層102上，且與第二半導體層102電性接觸，電流分散層18可以是金屬或是透明導電材料，其中金屬可選自具有透光性的薄金屬層，透明導電材料對於活性層103所發出的光線為透明，包含銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、或銦鋅氧化物(IZO)等材料。
於本申請案之一實施例中，於平台形成步驟之後，可先進行電流分散層18形成步驟，再進行第一絕緣層20形成步驟。
於本申請案之一實施例中，於平台形成步驟之後，可省略第一絕緣層20之形成步驟，直接進行電流分散層18形成步驟。
接續電流分散層形成步驟，如第4A圖之上視圖及第4B係為沿著第4A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一反射結構16形成步驟。反射結構16可由一反射層(圖未示)及/或一阻障層(圖未示)所組成，可藉由蒸鍍或沉積等方式直接形成於電流分散層18上，其中反射層位於電流分散層18及阻障層(圖未示)之間。於本申請案實施例中，於第4A圖上視圖，反射結構16的外緣可設置於電流分散層18的外緣之內側、外側、或者與電流分散層18的外緣重合對齊，阻障層的外緣可設置於反射層的外緣之內側、外側、或者設置成與反射層的外緣重合對齊。於本申請案之另一實施例中，可省略電流分散層18，以反射結構16直接形成於第二半導體層102上。
反射層可為一或多層之結構，多層結構例如為一布拉格反射(DBR)結構。反射層之材料包含反射率較高的金屬材料，例如銀(Ag)、鋁(Al)、金(Au)、鈦(Ti)、銅(Cu)、鉑(Pt)、鎳(Ni)或銠(Rh)等金屬或上述材料之合金。在此所述具有較高的反射率係指對於活性層103所發出光線的波長具有80%以上的反射率。於本申請案之一實施例中，阻障層包覆反射層以避免反射層表面氧化而使反射層之反射率劣化。阻障層之材料包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、鉻(Cr)、或鋅(Zn)等金屬或上述材料之合金。阻障層可為一或多層之結構，多層結構例如為鈦(Ti)/鋁(Al)，及/或鈦(Ti)/鎢(W)。
接續反射結構形成步驟，如第5A之上視圖、第5B係為第5A圖沿著A-A’之剖面圖所示，發光元件1的製造方法包含一第二絕緣層50形成步驟。第二絕緣層50可藉由蒸鍍或沉積等方式形成一絕緣材料層於半導體疊層10上，再藉由微影、蝕刻之方式圖案化絕緣材料層，以形成第二絕緣層50，其包含一第一群組的第二絕緣層開口501以裸露出第一半導體層101，以及一第二群組的第二絕緣層開口502以裸露出反射結構16。其中在圖案化的過程中，於前述第一絕緣層20形成步驟中覆蓋於環繞暴露區15的第一絕緣層環繞區20a及孔部暴露區17內的第一絕緣層覆蓋區20b被部分蝕刻移除，以裸露出第一半導體層101之第一表面S1與第二表面S2，以形成一第一群組的第二絕緣層開口501、第一絕緣層環繞區20a’及第一絕緣層覆蓋區20b’。於本實施例中，於第5A圖上視圖所示，第一群組的第二絕緣層開口501及第二群組的第二絕緣層開口502具有不同的寬度、數目。第一群組的第二絕緣層開口501及第二群組的第二絕緣層開口502形狀包含圓形、橢圓形、矩形、多邊形、環形或是任意形狀。於本實施例中，如第5A圖所示，第一群組的第二絕緣層開口501為長條狀，彼此分離且分別對應多個孔部暴露區17，第二群組的第二絕緣層開口502為圓形，彼此分離且分佈於第一群組的第二絕緣層開口501週圍，呈矩陣式排列。
當第二絕緣層50為單層膜時，第二絕緣層50可保護半導體疊層10之側壁以避免活性層103被後續製程所破壞。當第二絕緣層50為多層膜時，第二絕緣層50可保護半導體疊層10之側壁，且可包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。第二絕緣層50係為非導電材料所形成，包含有機材料，例如Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、或氟碳聚合物(Fluorocarbon Polymer)，或是無機材料，例如矽膠(Silicone)、玻璃(Glass)，或是介電材料，例如氧化鋁(Al2 O3 )、氮化矽(SiNx )、氧化矽(SiOx )、氧化鈦(TiOx )、氧化鈮(Nb2 O5 )，或氟化鎂(MgFx )。
接續第二絕緣層形成步驟，如第6A圖之上視圖、第6B圖係為沿著第6A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一導電層60形成步驟。導電層60可藉由蒸鍍或沉積等方式於第一半導體層101及第二半導體層102上形成一導電材料層，再藉由微影、蝕刻之方式圖案化導電材料層形成導電層60。如第6A圖所示，導電層60包含一第一導電區60a與一第二導電區60b，彼此藉由一環形縫隙60c在空間上相互分離。導電層60之第一導電區60a接觸環繞暴露區15內的第一半導體層101(即第一表面S1)，同時透過第一群組的第二絕緣層開口501與所有孔部暴露區17內的第一半導體層101(即第二表面S2)接觸，並延伸覆蓋環繞暴露區15與孔部暴露區17之側壁至一部份第二絕緣層50上表面。其中，區域E1的第一表面S1包含部份表面未被第一導電區60a覆蓋，為一區域S3。於本實施例中，由上視觀之，半導體疊層10之輪廓為一矩形，區域S3沿矩形之一邊設置。於本申請案另一實施例中，區域E1及區域S3可位於矩形之一或多個角落。導電層60之第二導電區60b分別填入各第二群組的第二絕緣層開口502，以接觸反射結構16，於本實施例中第二導電區60b與反射結構16之阻障層接觸，並覆蓋另一部份第二絕緣層50上表面。如此一來，第一導電區60a與第一半導體層101形成電性連接，並藉由第二絕緣層50與第二半導體層102電性絕緣，而第二導電區60b與第二半導體層102形成電性連接。導電層60之材料包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、或鉑(Pt)等金屬或上述材料之合金或疊層。
於本申請案之一實施例中，由上視觀之，導電層60之面積大於所有活性層103之面積。
於本申請案之一實施例中，當發光元件1同時具有環繞暴露區15與一或多個孔部暴露區17，一外部電流注入發光元件1時，電流藉由第一導電區60a同時傳導至環繞暴露區15內與孔部暴露區17內的第一半導體層101，藉由將一或多個孔部暴露區17分散配置，以及將環繞暴露區15圍繞孔部暴露區17，可使發光元件1的光場分佈均勻化，並可降低發光元件的正向電壓。
於本申請案之一實施例中，當半導體疊層10不具有一或多個孔部暴露區17，第一導電區60a仍可藉由接觸環繞暴露區15內的第一半導體層101與其達成電性連接。當一外部電流注入發光元件1時，電流藉由第一導電區60a傳導至環繞暴露區15內的第一半導體層101，亦即電流的注入區域相當於環繞半導體疊層10，可使發光元件1的光場分佈均勻化，並可降低發光元件的正向電壓。
接續導電層形成步驟，如第7A圖之上視圖、第7B圖係為沿著第7A圖線段A-A’之剖面圖所示，發光元件1的製造方法包含一電極層30形成步驟。電極層30可藉由蒸鍍或沉積等方式於第一半導體層101及第二半導體層102上形成一導電材料層，再藉由微影、蝕刻之方式圖案化導電材料層以形成電極層30。如第7A圖所示，電極層30包含一電極墊30a、一由電極墊延伸出之環形電極層30b，以及一與電極墊30a和環形電極層30b在空間上皆相互分離之連接電極層30c。電極墊30a及環形電極層30b係沿著環繞暴露區15設置，其形狀大致上對應於環繞暴露區15。更詳言之，環形電極層30b形成於環繞暴露區15內的第一導電區60a上，並接觸第一導電區60a，亦即，由上視觀之，環形電極層30b接觸第一導電區60a的週圍；電極墊30a形成於區域S3上，並接觸區域S3的第一半導體層101。電極墊30a鄰近半導體疊層10之一側與第一導電區60a的邊緣接觸並重疊。如此一來，電極墊30a與環形電極層30b與第一半導體層101達成電性連接。於本實施例中，由上視觀之，電極墊30a為單一長條矩形並設置於基板11之一邊，電極墊30a與環形電極層30b構成一封閉圖案，此封閉圖案即對應環繞暴露區15。多個連接電極層30c對應形成於各第二導電區60b上，連接電極層30c之面積小於第二導電區60b之面積，且不超出各第二導電區60b範圍。電極層30之材料包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、或鉑(Pt)等金屬或上述材料之合金或疊層。
於本申請案一實施例中，電極層30可包含一或多個電極墊30a，一或多個電極墊30a可設置於基板11之一或多個角落。
於本申請案一實施例中，電極墊30a、環形電極層30b與連接電極層30c可同時形成，且電極墊30a、環形電極層30b與連接電極層30c具有相同材料。
於本申請案一實施例中，可先形成電極墊30a與環形電極層30b，再形成連接電極層30c；亦可先形成連接電極層30c，再形成電極墊30a與環形電極層30b，且電極墊30a、環形電極層30b與連接電極層30c可具有不同材料。
接續電極層形成步驟，發光元件1的製造方法包含一第三絕緣層70形成步驟，在第三絕緣層70形成步驟完成後，則形成如第8A圖之上視圖及第8B圖係為沿著第8A圖線段A-A’之剖面圖所示之疊層1’。第三絕緣層70可藉由蒸鍍或沉積等方式於疊層1’上形成一絕緣材料層，並覆蓋電極層30及導電層60，再藉由微影、蝕刻之方式圖案化絕緣材料層，以形成第三絕緣層70中的第一群組的第三絕緣層開口701。第一群組的第三絕緣層開口701對應形成於第二群組的第二絕緣層開口502與第二導電區60b上，以裸露出連接電極層30c與第二導電區60b。第一群組的第三絕緣層開口701之寬度不大於第二導電區60b之寬度，且不小於連接電極層30c之寬度，使得各連接電極層30c可藉由第一群組的第三絕緣層開口701完整裸露出。如同第二絕緣層50，第三絕緣層70可為單層或多層之構造。當第三絕緣層70為多層膜時，可包含不同折射率的兩種以上之材料交替堆疊以形成一布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。
於本申請案一實施例中，電極層可不具有連接電極層30c。當電極層30不具有連接電極層30c時，第一群組的第三絕緣層開口701裸露出各第二導電區60b。
接續第三絕緣層形成步驟，發光元件1的製造方法包含一接合步驟，如第9A圖與第9B圖之之剖面圖所示，形成一第一金屬層26a於第三絕緣層70上，接著形成一第一接合層28a於第一金屬層26a上；以及提供一導電基板12，形成一第二金屬層26b於導電基板12上，接著形成一第二接合層28b於第二金屬層26b上。於高於室溫之加熱溫度下，接合第一接合層28a及第二接合層28b，於本實施例中，加熱溫度低於200℃。其中導電基板12之材料可包含半導體材料例如矽(Si)，或金屬材料例如銅(Cu)、鉬(Mo)、鎢(W)或前述材料之合金或複合材料。第一金屬層26a材料包含具有較高熔點之金屬材料，例如鎳(Ni)、鈦(Ti)、銅(Cu)、金(Au)、鉑(Pt)、銠(Rh)。第二金屬層26b材料包含具有較低熔點之金屬材料，例如鎘(Cd)、錫(Sn)、銦(In)。於本申請案之一實施例中，所述具有較低熔點之金屬材料係指熔點低於200 ℃之金屬材料，例如銦(In)。所述具有較高熔點之金屬材料係指熔點高於200 ℃之金屬材料，例如鈦(Ti)、金(Au)。接合方式可倒置疊層1’於導電基板12上對位接合，或者倒置導電基板12於疊層1’上對位接合。當接合步驟完成後，第一金屬層26a、第一接合層28a、第二金屬層26b及第二接合層28b形成一接合結構28’，如第9B圖所示。接合結構28’填入第一群組的第三絕緣層開口701，與連接電極層30c及第二導電區60b接觸。如此一來，導電基板12經由第一群組的第三絕緣層開口701，與第二導電區60b及第二半導體層102達成電性連接。
於本申請案之一實施例中導電基板12之尺寸包含晶圓級基板或晶粒級基板。此處所指的晶圓不限於圓形，包含多邊形或不規則形狀。此處所指的晶圓，可於後續製程中分割成複數個晶粒等級的發光元件；亦可以不進行分割直接形成發光元件。
當形成第一金屬層26a及第一接合層28a時，連接電極層30c可減緩因第三絕緣層70的厚度在第一群組的第三絕緣層開口701內所形成的高低落差，以提升接合的良率。於本申請案一實施例中，電極層30不具有連接電極層30c，第一金屬層26a填入第一群組的第三絕緣層開口701，與第二導電區60b接觸。當接合步驟完成後，導電基板12可同樣與第二導電區60b及第二半導體層102達成電性連接。
於本申請案一實施例中，在第一金屬層26a之形成步驟中，可藉由分次在疊層1’上不同區域形成金屬材料來達成。例如，如第18圖所示，當疊層1’中各層結構之厚度差異太大時，特別是在環繞暴露區15之邊緣以及電極墊30a之鄰近區域，易發生第一金屬層26a高低落差大的問題；因此，可先在整個第三絕緣層70上形成一厚金屬材料261，接著在厚金屬材料261高低落差大之區域，再分次形成金屬材料262與263，以形成一較平坦之第一金屬層26a，提升接合步驟的良率。分次形成的金屬材料可為相同材料或不同材料。
接續接合步驟，發光元件1的製造方法包含一移除成長基板11步驟，如第10A圖之剖面圖所示，於本實施例中，疊層1’倒置接合於導電基板12後，接著利用例如雷射剝離(Laser Lift-Off)製程，自成長基板11的背面，即成長基板11遠離導電基板12之表面提供一雷射(圖未示)，以移除成長基板11並裸露出半導體疊層10之表面10s。
於本申請案一實施例中，接續移除成長基板步驟，發光元件1的製造方法可包含一粗化步驟。如第10B圖之剖面圖所示，提供一蝕刻液對半導體疊層10的表面10s進行蝕刻，以在表面10s形成粗化結構TS，可增進發光元件之出光效率。粗化結構TS可以是規則或不規則的粗糙面。蝕刻液之材料可包含鹼性溶液，例如氫氧化鉀(KOH)或是氫氧化鈉(NaOH)。
於本申請案一實施例中，在移除成長基板11後，可進一步利用乾式蝕刻、濕式蝕刻或兩者搭配來移除殘留在表面10s之緩衝層(圖未示)，再進行粗化步驟。
於本申請案一實施例中，在移除殘留在表面10s之緩衝層(圖未示)之同時，可藉由調整蝕刻的製程條件來形成粗化結構TS。
接續粗化步驟，發光元件1的製造方法包含一打線墊36形成步驟。首先，如第11A圖之剖面圖所示，可在粗化步驟前或後，利用乾蝕刻及/或濕蝕刻之方式，由半導體疊層10之表面10s或粗化結構TS移除電極墊30a上方局部的第一半導體層101，使得電極墊30a裸露出來。此裸露區域可視為一非封閉式開口38，其形狀由上視觀之，大致上對應於電極墊30a。在非封閉式開口38未形成之前，環繞暴露區15內第一表面S1具有一寛度W1。W1大於非封閉式開口38之一寛度W2，因此環繞暴露區15及非封閉式開口38先後形成後，電極墊30a連接於第一表面S1側，且形成於環繞暴露區15中而與非封閉式開口38對應，電極墊30a並具有一寬度W3大於W2，由上視觀之，電極墊30a設置於發光元件1之一邊；當電極層30包含一或多個電極墊30a，電極墊30a可設置於發光元件1之一或多個角落。電極墊30a之上表面301具有一接觸區域301a連接第一半導體層101之第一表面S1，於一實施例中，接觸區域301a經由第一導電區60a連接於第一半導體層101之第一表面S1；於另一實施例中，接觸區域301a除了經由第一導電區60a電性連接於第一表面S1外，更可包含一區域直接連接第一半導體層101之第一表面S1；電極墊30a之上表面301另具有一被非封閉式開口38所暴露之暴露區域301b，與半導體疊層10不重疊。第一半導體層101之厚度可為3~4μm之間，可區分為第一部分101a與第二部分101b。第一部分101a之厚度與非封閉式開口38深度相當，約為1.5~3μm，第二部分101b之厚度對應環繞暴露區15，約為1~1.5μm。電極墊30a可電性連接於第一半導體層101但並非形成於出光面上，因此不會對發光元件1的光線產生遮光效應。
於本申請案一實施例中，在移除電極墊30a上方局部的第一半導體層101以形成非封閉式開口38的同時，可進一步蝕刻移除其他部分的第一半導體層101，暴露出部分第三絕緣層70，做為後續切割步驟之切割道。藉由複數個切割道定義出各發光元件1的位置及尺寸。
接著，如第11B圖所示，在暴露區域301b上形成一打線墊36，打線墊36與相鄰的半導體疊層10之間具有一間隙而不直接接觸半導體疊層10。由上視觀之，打線墊36的形狀大致上與電極墊30a相同，打線墊36的寬度及面積小於電極墊30a的寬度及面積。在後續打線作業中，可將焊球(圖未示)設置於打線墊36上方，使發光元件1與外部電源或其他電子元件連接。
接續打線墊形成步驟，如第11B圖之剖面圖所示，發光元件1的製造方法包含一保護層80形成步驟。保護層80可藉由蒸鍍或沉積等方式形成於發光元件1上，覆蓋發光元件1相對於導電基板12之表面，再藉由微影、蝕刻之方式進行圖案化，以形成保護層開口801，裸露出打線墊36。保護層80覆蓋半導體疊層10之表面及側壁，並覆蓋打線墊36與半導體疊層10之間隙，可對發光元件1提供保護作用，避免外在環境的溫度、溼度及靜電等對發光元件1之效能產生不良影響。於本申請案一實施例中，導電基板12及半導體疊層10為晶圓級，在保護層80形成步驟後，可對晶圓級的導電基板12進行切割，切割步驟包含經由切割道對保護層80、導電基板12與接合結構28’進行切割，以形成複數個發光元件1。切割道是在上述非封閉式開口38形成步驟中，藉由蝕刻移除第一半導體層101而形成。切割方式包含切割刀或雷射切割。
第12圖為本申請案一實施例中所揭示之一發光元件1a之剖面圖，其與發光元件1之差異在保護層80形成步驟之後，可選擇性地形成一波長轉換層42在保護層80上，波長轉換層42可為螢光粉層或量子點材料，半導體疊層10所發出的光之波長可經由波長轉換層42轉換為不同波長的光。波長轉換層42形成步驟係於切割步驟之前完成。
經本實施例製造方法所形成之發光元件1中，如第11B圖所示，當外部電流由打線墊36及導電基板12注入發光元件1時，電流首先傳遞至電極墊30a以及環型電極層30b，再經由第一導電區60a擴散開來，同時傳導至環繞暴露區15內與孔部暴露區17內的第一半導體層101。如此一來，電流可在半導體疊層10內均勻散佈，進而使得發光元件1的光場分佈均勻化，並可降低發光元件1的正向電壓。此外，第三絕緣層70可將電極墊30a與環型電極層30b絕緣於第二半導體層102及活性層103，且電極墊30a及環型電極層30b與活性層103位於發光元件1水平方向之不同區域，而由第11B圖觀之，半導體疊層10倒置於導電基板12上，因此活性層103整體位於反射結構16及第二導電區60b上方；打線墊36設置於非封閉式開口38中，對應於電極墊30a的位置，在發光元件1對應活性層103的出光面無設置任何的電極結構；因此活性層103所發出的光線不會被發光元件1之電極結構所遮蔽，提升發光效率。
第17B係本申請案一實施例中所揭示之一發光元件2；第13A~第17B圖係本申請案發光元件2的製造方法。
發光元件2的製造方法包含平台形成步驟、第一絕緣層20形成步驟、電流分散層18形成步驟以及反射結構16形成步驟。上述步驟與各層結構與前述發光元件1之製造方法中所述相同，因此不再贅述。
如第13A之上視圖、第13B係為第13A圖沿著A-A’之剖面圖所示，發光元件2的製造方法在完成上述反射結構形成步驟後，包含一第二絕緣層50’形成步驟。第二絕緣層50’形成步驟與前述發光元件1之製造方法相似，差別在於，第二絕緣層50’更包含一第二絕緣層突出部503朝環繞暴露區15之區域E1延伸突出，形成於環繞暴露區15之第一表面S1上。多了兩個第二絕緣層突出部503的第二絕緣層50’所覆蓋環繞暴露區15之第一表面S1的面積，相較於無第二絕緣層突出部503的矩形輪廓的第二絕緣層覆蓋環繞暴露區15之第一表面S1的面積來得大。其中，環繞暴露區15之區域E1具有較寬的的寬度，其第一表面S1包含一區域S3，其表面未被第一絕緣層20及第二絕緣層50’所覆蓋。於本實施例中，半導體疊層10為一矩形，區域S3沿矩形之一邊設置。於本申請案另一實施例中，區域S3可位於矩形之一或多個角落。
如同發光單元1之製造方法，其中在第二絕緣層50’圖案化的過程中，於前述第一絕緣層20形成步驟中，覆蓋於環繞暴露區15的第一絕緣層環繞區20a及孔部暴露區17內的第一絕緣層覆蓋區20b被部分蝕刻移除，以裸露出第一半導體層101之第一表面S1與第二表面S2，形成一第一群組的第二絕緣層開口501、第一絕緣層環繞區20a’及第一絕緣層覆蓋區20b’。第二絕緣層突出部503正下方的第一絕緣層環繞區20a’被保留，如第13B圖所示。
接續第二絕緣層50’形成步驟，如第14A圖之上視圖、第14B圖係為沿著第14A圖線段A-A’之剖面圖所示，發光元件2的製造方法包含一導電層60’形成步驟。導電層60’形成步驟與前述發光元件1之製造方法相似，差別在於，如第14A圖所示，導電層60’包含第一導電區60a’、第二導電區60b’以及一第三導電區60d’，彼此藉由一縫隙60c’在空間上相互分離。在本實施例中，第一導電區60a’呈不連續的環型條狀圖案，包含環繞半導體疊層10三個側邊的U型條狀圖案以及鄰近環繞暴露區15中區域E1的直條狀圖案。第一導電區60a’接觸環繞暴露區15內的第一半導體層101(即第一表面S1)，與第一半導體層101電性連接，並覆蓋第二絕緣層50’的週圍，與第二半導體層102電性絕緣。第二導電區60b’位於第二半導體層102上方，覆蓋第二絕緣層50’上表面並填入各第二群組的第二絕緣層開口502，以接觸反射結構16，與第二半導體層102電性連接。其中，如第14A圖所示，第二導電區60b’包含一與第二絕緣層突出部503對應的第二導電區突出部603，第二導電區突出部603自第二導電區60’延伸出，覆蓋並接觸第二絕緣層突出部503，如此一來，第二導電區突出部603與第一表面S1之間具有第二絕緣層突出部503，因此第二導電區突出部603與第一半導體層101為電性絕緣。由上視觀之，除了第二導電區突出部603的區域以外，第二導電區60b’之邊緣不會超出第二半導體層102之範圍；在本實施例中，兩個第二導電區突出部603設置於第一導電區60a’的不連續處，即U型條狀圖案的第一導電區60a’與直條狀圖案的第一導電區60a’之間。第三導電區60d’對應孔部暴露區17，並經由第一群組的第二絕緣層開口501與第一半導體層101之第二表面S2接觸，與第一半導體層101電性連接，並覆蓋孔部暴露區17附近的第二絕緣層50’。導電層60’之材料與前述發光元件1的導電層60之材料相同，因此不再贅述。
於本申請案之一實施例中，由上視觀之，導電層60’之面積大於所有活性層103之面積。
於本申請案之一實施例中，當發光元件2同時具有分散配置的孔部暴露區17以及環繞暴露區15圍繞孔部暴露區17的結構配置，當一外部電流注入發光元件2時，電流可藉由第一導電區60a’分別與環繞暴露區15內的第一半導體層101，以及孔部暴露區17內的第一半導體層101接觸形成多個電流注入區，可使注入電流均勻分散，進而降低發光元件2的正向電壓，並可使發光元件2的光場分佈均勻化。
於本申請案之一實施例中，當半導體疊層10不具有一或多個孔部暴露區17，第一導電區60a’仍可藉由接觸環繞暴露區15內的第一半導體層101與其達成電性連接。當一外部電流注入發光元件1時，電流藉由第一導電區60a’傳導至環繞暴露區15內的第一半導體層101，亦即電流的注入區域相當於環繞半導體疊層10，可使發光元件2的光場分佈均勻化，並可降低發光元件2的正向電壓。
接續導電層形成步驟，如第15A圖之上視圖、第15B圖係為沿著第15A圖線段A-A’之剖面圖所示，發光元件2的製造方法包含一電極層30’形成步驟。電極層30’形成步驟與前述發光元件1之製造方法相似，差別在於，如第15A圖所示，電極層30’包含彼此在空間上皆為相互分離一電極墊30a’、一環形電極層30b’以及一連接電極層30c’。環形電極層30b’係沿著環繞暴露區15設置，形成於環繞暴露區15內的第一導電區60a’上，並接觸第一導電區60a’，亦即，由上視觀之，環形電極層30b’與第一導電區60a’同樣呈不連續的環型條狀圖案，包含環繞半導體疊層10三個側邊的U型條狀圖案以及鄰近環繞暴露區15中區域E1的直條狀圖案。環形電極層30b’之線寬小於第一導電區60a’之線寬。電極墊30a’形成於區域S3上，並接觸區域S3的第一半導體層101。電極墊30a’鄰近半導體疊層10之一側具有電極墊突出部303，與第二導電區突出部603之突出方向相對並與其重疊且接觸。於本實施例中，由上視觀之，電極墊30a’設置鄰近於環繞暴露區15中區域E1。多個連接電極層30c’對應形成於各第二導電區60d’上，連接電極層30c’之面積小於第二導電區60d’之面積，且不超出各第二導電區60d’範圍。電極層30’之材料包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、或鉑(Pt)等金屬或上述材料之合金或疊層。
於本申請案一實施例中，電極層30’可包含一或多個電極墊30a’，一或多個電極墊30a’可設置於基板11之一或多個角落。
於本申請案一實施例中，電極墊30a’、環形電極層30b’與連接電極層30c’可同時形成，且電極墊30a’、環形電極層30b’與連接電極層30c’具有相同材料。
於本申請案一實施例中，可先形成電極墊30a’與環形電極層30b’，再形成連接電極層30c’；亦可先形成連接電極層30c’，再形成電極墊30a’與環形電極層30b’，且電極墊30a’、環形電極層30b’與連接電極層30c’可具有不同材料。
接續電極層形成步驟，發光元件2的製造方法包含一第三絕緣層70’形成步驟。在第三絕緣層70’形成步驟完成後，則形成如第16A圖之上視圖、第16B圖係為沿著第16A圖線段A-A’之剖面圖所示之疊層2’，第三絕緣層70’形成步驟與前述發光元件1之製造方法相似，差別在於，如第16A圖所示，第三絕緣層70’包含相互分離的第一群組的第三絕緣層開口701’與第二群組的第三絕緣層開口702。第一群組的第三絕緣層開口701’對應形成於第一導電區60a’上，在本實施例中，由上視觀之，第一群組的第三絕緣層開口701’與第一導電區60a’同樣具有不連續的環型條狀圖案，且第一群組的第三絕緣層開口701’之開口寬度可小於第一導電區60a’之寬度，以裸露出部份第一導電區60a’與環型電極層30b’。於本申請案另一實施例中，第一群組的第三絕緣層開口701’可對應形成於環型電極層30b’上以裸露出環形電極層30b’；於本申請案另一實施例中，第一群組的第三絕緣層開口701’裸露出第一導電區60a’。第二群組的第三絕緣層開口702對應形成於孔部暴露區17上，裸露出部份第三導電區60d’與電極連接層30c’。
於本申請案一實施例中，電極層30’可不具有連接電極層30c’。當電極層30’不具有連接電極層30c’時，第二群組的第三絕緣層開口702裸露出各第三導電區60d’。
接續第三絕緣層70’形成步驟，發光元件2的製造方法包含接合步驟、移除成長基板11步驟與粗化步驟。上述步驟與接合結構與前述發光元件1之製造方法中所述相同，因此不再贅述。於本申請案之一實施例中導電基板12之尺寸包含晶圓級基板或晶粒級基板。此處所指的晶圓不限於圓形，包含多邊形或不規則形狀。此處所指的晶圓，可於後續製程中分割成複數個晶粒等級的發光元件；亦可以不進行分割直接形成發光元件。當上述步驟完成後，如第17A圖所示，接合結構28’填入第一群組的第三絕緣層開口701’，與環型電極層30b’及/或第一導電區60a’接觸，以及填入第二群組的第三絕緣層開口702，與連接電極層30c’及/或第三導電區60d’接觸。如此一來，導電基板12與第一半導體層101達成電性連接。
其中當形成接合結構28’時，連接電極層30c’可減緩因第三絕緣層70’、導電層60’、第二絕緣層50’以及反射結構16的厚度在第二群組的第三絕緣層開口702所形成的高低落差，以提升接合的良率。於本申請案一實施例中，電極層30’不具有連接電極層30c’，接合結構28’填入第二群組的第三絕緣層開口702，與第三導電區60d’直接接觸。當接合步驟完成後，導電基板12同樣與第一半導體層101達成電性連接。
如同前述發光元件1製造方法，於本申請案一實施例中，在發光元件2製造方法中第一金屬層26a之形成步驟，亦可藉由分次在疊層2’上不同區域形成金屬材料來達成。
如同前述發光元件1製造方法，於本申請案一實施例中，接合方式可倒置疊層2’於導電基板12上對位接合，或者倒置導電基板12於疊層2’上對位接合。
接續粗化步驟，如第17A圖之剖面圖所示，發光元件2的製造方法包含一打線墊36’形成步驟。首先，如同前述發光單元1製造方法，先形成非封閉式開口38，其形狀由上視觀之，大致上對應於電極墊30a’中電極墊突出部303以外的區域。在非封閉式開口38未形成之前，環繞暴露區15內第一表面S1具有一寛度W1。W1大於非封閉式開口38之一寛度W2，因此環繞暴露區15及非封閉式開口38先後形成後，電極墊30a’連接於第一表面S1，且形成於環繞暴露區15中而與非封閉式開口38對應，電極墊30a’在電極突出部303具有一寬度W3大於W2。電極墊突出部303直接接觸並連接第二導電區突出部603，與第二半導體層102電性連接；電極墊30a’之上表面301’具有一被非封閉式開口38所暴露之暴露區域301b’，與半導體疊層10不重疊。第一半導體層101之厚度可為3~4μm之間，可區分為第一部分101a與第二部分101b。第一部分101a之厚度與非封閉式開口38深度相當，約為1.5~3μm，第二部分101b之厚度對應環繞暴露區15，約為1~1.5μm。電極墊30a’可電性連接於第二半導體層102但並非形成於出光面上，因此不會對發光元件2的光線產生遮光效應。於本申請案一實施例中，電極層30’可包含一或多個電極墊30a’，一或多個電極墊30a’可設置於基板11之一或多個角落。
於本申請案一實施例中，在移除電極墊30a’上方局部的第一半導體層101以形成非封閉式開口38的同時，可進一步蝕刻移除其他部分的第一半導體層101，暴露出部分第三絕緣層70’，做為後續切割步驟之切割道。藉由複數個切割道定義出各發光元件2的位置及尺寸。
接著，如第17B圖所示，在暴露區域301b’上形成一打線墊36，打線墊36之結構、位置、功能與在發光元件1中所述相同，因此不再贅述。
接續打線墊36形成步驟，發光元件2製造方法同樣包含保護層80形成步驟，接續保護層80形成步驟，可對晶圓級的導電基板12進行切割，切割步驟包含經由切割道對保護層80、導電基板12與接合結構28’進行切割，以形成複數個發光元件2。切割道是在上述非封閉式開口38形成步驟中，藉由蝕刻移除第一半導體層101而形成。切割方式包含切割刀或雷射切割。此外，亦可在切割步驟之前，選擇性地形成波長轉換層42在保護層80上。
經本實施例製造方法所形成之發光元件2中，如第17B圖所示，當外部電流由打線墊36及導電基板12注入發光元件2時，電流首先傳遞至電極墊30a’，再經由電極墊突出部303與第二導電區突出部603的接觸，在第二導電區60b’擴散開來，傳導至第二半導體層102。此外，利用環型第一導電區60a’包圍配置在其中的第三導電區60d’，可使得電流同時傳導至環繞暴露區15內與孔部暴露區17內的第一半導體層101。如此一來，電流可在半導體疊層10內均勻散佈，進而使得發光元件2的光場分佈均勻化，並可降低發光元件2的正向電壓。第三絕緣層70’可將電極墊30a’與第二導電區60b’絕緣於第一半導體層102，且電極墊30a’及環型電極層30b’與活性層103位於發光元件2水平方向之不同區域，而由第17B圖觀之，半導體疊層10倒置於導電基板12上，因此活性層103整體位於反射結構16與第二導電區60b’之上方；打線墊36設置於非封閉式開口38中，對應於電極墊30a’的位置，在發光元件2對應活性層103的出光面無設置任何的電極結構；因此活性層103所發出的光線不會被發光元件2之電極結構所遮蔽，提升發光效率。
惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。因此本申請案之權利保護範圍如後述之申請專利範圍所列。
1、2‧‧‧發光元件
1’、2’‧‧‧疊層
10‧‧‧半導體疊層
11‧‧‧成長基板
12‧‧‧導電基板
101‧‧‧第一半導體層
102‧‧‧第二半導體層
103‧‧‧活性層
10s‧‧‧半導體疊層之表面
15‧‧‧環繞暴露區
16‧‧‧反射結構
17‧‧‧孔部暴露區
18‧‧‧電流分散層
20‧‧‧第一絕緣層
20a、20a’‧‧‧第一絕緣層環繞區
20b、20b’‧‧‧第一絕緣層覆蓋區
26a‧‧‧第一金屬層
261、262、263‧‧‧金屬材料
26b‧‧‧第二金屬層
28a‧‧‧第一接合層
28b‧‧‧第二接合層
28’‧‧‧接合結構
30、30’‧‧‧電極層
30a、30a’‧‧‧電極墊
30b、30b’‧‧‧環形電極層
30c、30c’‧‧‧連接電極層
301、301’‧‧‧上表面
301a‧‧‧接觸區域
301b、301b’‧‧‧暴露區域
303‧‧‧電極墊突出部
36‧‧‧打線墊
38‧‧‧開口
42‧‧‧波長轉換層
50、50’‧‧‧第二絕緣層
501‧‧‧第一群組的第二絕緣層開口
502‧‧‧第二群組的第二絕緣層開口
503‧‧‧第二絕緣層突出部
60、60’‧‧‧導電層
60a、60a’‧‧‧第一導電區
60b、60b’‧‧‧第二導電區
60c、60c’‧‧‧縫隙
60d’‧‧‧第三導電區
603‧‧‧第二導電區突出部
70、70’‧‧‧第三絕緣層
701、701’‧‧‧第一群組的第三絕緣層開口
702‧‧‧第二群組的第三絕緣層開口
80‧‧‧保護層
S1‧‧‧第一表面
S2‧‧‧第二表面
S3‧‧‧區域
E1‧‧‧環繞暴露區之一區域
TS‧‧‧粗化結構
［第1A圖至第12圖］係本發明一實施例中所揭示之發光元件1的製造方法。 ［第13圖至第17B圖］係本發明一實施例中所揭示之發光元件2的製造方法。 ［第18圖］係本發明另一實施例中所揭示之發光元件1的製造方法。

Claims (18)

  1. 一發光元件，包含： 一半導體疊層具有一第一半導體層，一第二半導體層，以及一活性層位於該第一半導體層及該第二半導體層之間； 一環繞暴露區，位於該半導體疊層之週圍，暴露出該第一半導體層之一表面； 一導電層，位於該第二半導體層上，具有一第一導電區延伸接觸該環繞暴露區內之該表面； 一電極層，位於該環繞暴露區上，環繞該半導體疊層並接觸該導電層，包含一電極墊與該半導體疊層不重疊； 一外側絕緣層，覆蓋該導電層之一部份及該電極層，且包含一第一開口暴露該導電層之另一部份； 一接合層，覆蓋該外側絕緣層，並經由該第一開口與該導電層之該另一部份電性連接；以及 一導電基板，其中該半導體疊層位於該接合層之一側，該導電基板位於該接合層相對於該半導體疊層之另一側。
  2. 如申請專利範圍第1項所述的發光元件，另包含一或多個孔部暴露區位於該半導體疊層內，暴露出該第一半導體層，且該導電層與該一或多個孔部暴露區內之該第一半導體層接觸。
  3. 如申請專利範圍第1項所述的發光元件，其中該導電層另包含與該第一導電區在空間上相互分離的一第二導電區，該第二導電區與該第二半導體層電性連接。
  4. 如申請專利範圍第3項所述的發光元件，其中該導電層之該另一部份為該第二導電區，且該第一開口暴露該第二導電區。
  5. 如申請專利範圍第3項所述的發光元件，其中該接合層電性連接該第二導電區。
  6. 如申請專利範圍第1項所述的發光元件，更包含一內側絕緣層位於該導電層與該半導體疊層之間。
  7. 如申請專利範圍第1項所述的發光元件，其中該電極層另包含一與該電極墊相連接之環形電極層，該環形電極層接觸該第一導電區。
  8. 如申請專利範圍第7項所述的發光元件，其中該電極層另包含一與該電極墊在空間上相互分離之連接電極層，位於該第一開口內。
  9. 如申請專利範圍第2項所述的發光元件，其中該第一導電區為環形，該導電層另包含與該第一導電區在空間上相互分離的一第二導電區以及一第三導電區，該第二導電區與與該第二半導體層電性連接，該第三導電區與該一或多個孔部暴露區內之該第一半導體層接觸。
  10. 如申請專利範圍第9項所述的發光元件，其中該電極層另包含一與該電極墊在空間上相互分離之環形電極層，該環形電極層接觸該第一導電區，該電極墊接觸部份該第二導電區。
  11. 如申請專利範圍第10項所述的發光元件，其中該第一開口暴露該環形電極層及/或該第一導電區。
  12. 如申請專利範圍第9項所述的發光元件，其中該外側絕緣層另包含一第二開口，該第二開口暴露該第三導電區。
  13. 如申請專利範圍第12項所述的發光元件，其中該電極層另包含一與該電極墊及該環形電極層在空間上皆相互分離之連接電極層，位於該第二開口內。
  14. 如申請專利範圍第1項所述的發光元件，更包含一反射結構位於該第二半導體層上。
  15. 如申請專利範圍第1項所述的發光元件，更包含一電流分散層位於該第二半導體層上。
  16. 如申請專利範圍第1項所述的發光元件，其中該電極墊位於該發光元件之一邊。
  17. 如申請專利範圍第1項所述的發光元件，其中該電極墊位於該發光元件之一角落。
  18. 如申請專利範圍第1項所述的發光元件，更包含一打線墊位於該電極墊上。
TW105136453A 2016-11-09 2016-11-09 發光元件及其製造方法 TWI720053B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW105136453A TWI720053B (zh) 2016-11-09 2016-11-09 發光元件及其製造方法
US15/800,537 US10153398B2 (en) 2016-11-09 2017-11-01 Light-emitting device and manufacturing method thereof
CN202111149489.5A CN114005915A (zh) 2016-11-09 2017-11-08 发光元件及其制造方法
CN201711089661.6A CN108063173B (zh) 2016-11-09 2017-11-08 发光元件及其制造方法
US16/189,540 US10559717B2 (en) 2016-11-09 2018-11-13 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105136453A TWI720053B (zh) 2016-11-09 2016-11-09 發光元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201818562A true TW201818562A (zh) 2018-05-16
TWI720053B TWI720053B (zh) 2021-03-01

Family

ID=62064482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136453A TWI720053B (zh) 2016-11-09 2016-11-09 發光元件及其製造方法

Country Status (3)

Country Link
US (2) US10153398B2 (zh)
CN (2) CN108063173B (zh)
TW (1) TWI720053B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728270B (zh) * 2018-09-28 2021-05-21 晶元光電股份有限公司 半導體元件以及其相關之製造方法
TWI752755B (zh) * 2020-12-11 2022-01-11 友達光電股份有限公司 半導體元件的承載結構、顯示面板、半導體元件的承載結構形成方法以及半導體元件之容置結構的修補方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
KR102588170B1 (ko) * 2016-11-16 2023-10-13 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
KR20180076066A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 발광소자 패키지
KR102468815B1 (ko) * 2018-04-04 2022-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102573271B1 (ko) * 2018-04-27 2023-08-31 삼성전자주식회사 반도체 발광소자
CN110797444B (zh) * 2018-08-03 2022-10-28 新世纪光电股份有限公司 发光二极管芯片与发光二极管装置
JP7096489B2 (ja) 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
CN110739376B (zh) * 2019-10-23 2021-06-18 东莞市中晶半导体科技有限公司 一种led芯片、显示屏模组及其制作方法
TW202143511A (zh) * 2020-05-04 2021-11-16 晶元光電股份有限公司 發光元件
KR20210143452A (ko) * 2020-05-20 2021-11-29 삼성전자주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지
EP3944344B1 (en) * 2020-07-21 2022-10-19 Nichia Corporation Light emitting element and method of manufacturing light emitting element
CN113903836B (zh) * 2021-09-07 2022-11-22 厦门三安光电有限公司 倒装发光二极管和发光装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087997B2 (en) * 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
ATE489724T1 (de) * 2003-07-09 2010-12-15 Nikon Corp Belichtungsvorrichtung und verfahren zur bauelementherstellung
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
KR101916144B1 (ko) * 2012-05-16 2018-11-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP6028597B2 (ja) * 2013-01-31 2016-11-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP6024506B2 (ja) * 2013-02-18 2016-11-16 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子およびその製造方法
US9761774B2 (en) * 2014-12-16 2017-09-12 Epistar Corporation Light-emitting element with protective cushioning
JP2015188050A (ja) * 2014-03-12 2015-10-29 株式会社東芝 発光装置
JP6302303B2 (ja) * 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
JP2016054260A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体発光素子
KR102255305B1 (ko) * 2014-10-14 2021-05-24 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
JP2016134422A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子およびその製造方法
JP6545981B2 (ja) * 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置
JP2016174018A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
DE212016000126U1 (de) * 2015-06-26 2018-01-29 Seoul Semiconductor Co., Ltd Hintergrundbeleuchtungseinheit unter Verwendung von Mehrzellen-Leuchtdioden
JP6555043B2 (ja) * 2015-09-18 2019-08-07 日亜化学工業株式会社 発光素子及び発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728270B (zh) * 2018-09-28 2021-05-21 晶元光電股份有限公司 半導體元件以及其相關之製造方法
TWI752755B (zh) * 2020-12-11 2022-01-11 友達光電股份有限公司 半導體元件的承載結構、顯示面板、半導體元件的承載結構形成方法以及半導體元件之容置結構的修補方法

Also Published As

Publication number Publication date
US20180130924A1 (en) 2018-05-10
US20190103515A1 (en) 2019-04-04
TWI720053B (zh) 2021-03-01
CN114005915A (zh) 2022-02-01
US10559717B2 (en) 2020-02-11
CN108063173A (zh) 2018-05-22
US10153398B2 (en) 2018-12-11
CN108063173B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
TWI720053B (zh) 發光元件及其製造方法
US10749075B2 (en) Semiconductor light-emitting device
US10950758B2 (en) Light-emitting device with reflective layer
US10297723B2 (en) Light emitting device
US11764332B2 (en) Semiconductor light-emitting device
TWI718358B (zh) 發光元件
TWI799231B (zh) 發光元件及其製造方法
TWI764528B (zh) 發光元件及其製造方法
TWI832768B (zh) 發光元件
TWI807850B (zh) 發光元件
TWI804437B (zh) 發光元件
TWI781867B (zh) 發光元件
TWI690093B (zh) 發光元件
TW202141814A (zh) 發光元件及其製造方法