TW201807746A - 在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法 - Google Patents

在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法 Download PDF

Info

Publication number
TW201807746A
TW201807746A TW106108307A TW106108307A TW201807746A TW 201807746 A TW201807746 A TW 201807746A TW 106108307 A TW106108307 A TW 106108307A TW 106108307 A TW106108307 A TW 106108307A TW 201807746 A TW201807746 A TW 201807746A
Authority
TW
Taiwan
Prior art keywords
gate structure
layer
gate
etching process
recess
Prior art date
Application number
TW106108307A
Other languages
English (en)
Inventor
金賢在
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201807746A publication Critical patent/TW201807746A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種方法，其包含形成嵌入在一基板上面之一介電層中的一閘極結構。進行第一凹陷蝕刻製程以移除該閘極結構之第一部份。在移除該第一部份後，進行氧化處理以氧化該閘極結構之第二部份。進行第二凹陷蝕刻製程以至少移除該第二部份以在該閘極結構上面的介電層中界定一帽蓋凹部。在該帽蓋凹部中形成一帽蓋層。

Description

在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法
本揭示內容大體有關於積體電路的製造，且更特別的是，有關於在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之各種方法。
在例如微處理器、儲存裝置及其類似者的現代積體電路產品中，在有限的晶片面積上形成極多的電路元件，特別是電晶體。在使用金屬氧化物半導體(MOS)技術製成的積體電路中，提供通常以切換模式操作的場效電晶體(FET)(NMOS及PMOS電晶體兩者)。亦即，這些電晶體裝置呈現高度導電狀態(ON狀態)與高阻抗狀態(OFF狀態)。FET可採用各種形式及組態。例如，在其他組態中，FET可為所謂的平面FET裝置或者是三維(3D)裝置，例如FinFET裝置。
場效電晶體(FET)，不論考量的是NMOS電晶體還是PMOS電晶體，以及不論是平面還是3D FinFET裝 置，通常包含形成於半導體基板中的摻雜源極區與獨立摻雜汲極區。源極區及汲極區用通道區分離。閘極絕緣層位在通道區上方以及導電閘極電極位在閘極絕緣層上方。閘極絕緣層與閘極電極有時可稱為裝置的閘極結構。藉由施加適當的電壓至閘極電極，通道區變成導電且允許電流從源極區流到汲極區。用於此類平面FET裝置的閘極結構可使用所謂的“先閘極(gate-first)”或“取代閘極”(後閘極)製造技術製成。
通常，由於有例如電晶體的大量電路元件，以及現代積體電路的必要複雜佈局，在電路元件製造於其上的相同裝置層次內無法建立個別電路元件的電性連接，而是需要一或更多附加的金屬化層，這通常包括含提供層內(intra-level)電性連接的金屬線，以及也包括複數個層間(inter-level)連接或垂直連接，它們也被稱為通孔(via)。這些垂直互連結構包含適當的金屬且提供各種堆疊的金屬化層的電性連接。
此外，為了實際連接該等電路元件(亦即，電晶體)與該等金屬化層，形成接到電晶體裝置的適當垂直接觸結構，其中垂直接觸結構的第一端各自連接至電路元件的接觸區，例如電晶體的閘極電極及/或汲極/源極區，以及第二端各自用導電通孔連接至金屬化層中的金屬線。隨著裝置尺寸減少及封裝密度(packing density)增加，毗鄰閘極結構之間的物理空間小到使用傳統遮罩及蝕刻技術很難在絕緣材料層中準確地定位、對齊及形成接觸開口。因此， 已開發出接觸形成技術，其中藉由從在緊密間隔閘極電極結構之間的空間選擇性地移除例如二氧化矽的介電材料，以自對準方式形成接觸開口。亦即，在完成電晶體結構後，毗鄰閘極結構的閘極帽蓋層及側壁間隔體有效地充當用於選擇性移除二氧化矽材料的蝕刻遮罩以便暴露電晶體的源極/汲極區，從而提供橫向實質由毗鄰閘極結構之間隔體結構界定的自對準溝槽。
不過，形成自對準接觸的上述方法造成不合意地損失保護導電閘極電極的材料，亦即，閘極帽蓋層及側壁間隔體，這會用第1A圖至第1B圖解釋。第1A圖的橫截面圖示意圖示在先進製造階段的積體電路產品100。如圖示，產品100包含形成於例如矽基板之基板110上方的複數個示意的閘極結構105。閘極結構105由使用後閘極(gate-last)加工技術形成於閘極空腔125中的示意閘極絕緣層115及示意閘極電極120，示意閘極帽蓋層130及側壁間隔體135構成。閘極帽蓋層130及側壁間隔體135囊封與保護閘極電極120及閘極絕緣層115。也圖示於第1A圖的是複數個升高的源極/汲極區140與一絕緣材料層145，例如，二氧化矽。
第1B圖圖示在進行接觸蝕刻製程以在絕緣材料層145中形成用於自對準接觸之接觸開口150後的產品100。雖然進行該接觸蝕刻製程以形成開口150主要是為了移除絕緣材料層145的所欲部份，然而保護閘極帽蓋層130及保護側壁間隔體135在接觸蝕刻製程期間部份會 被消耗掉，如虛線區域155所示意圖示的。通常，當絕緣材料層145由二氧化矽製成和間隔體135及閘極帽蓋層130由氮化矽製成時，接觸蝕刻製程可為乾式非等向性(有向)電漿蝕刻製程，其旨在相對於閘極結構105的氮化矽間隔體135/閘極帽蓋層130選擇性地移除二氧化矽層145。隨著裝置尺寸繼續縮小，用於此一乾式蝕刻製程的製程界限(process margin)減少。例如，如果間隔體135在接觸蝕刻製程期間失去足夠的厚度，則所得裝置100可能無法接受，因為許多裝置規格規定，在進行接觸蝕刻製程後，最終間隔體必須有最小厚度或寬度。如果閘極電極120暴露，會導致接觸至閘極短路(contact-to-gate short)，導致裝置100不良。
閘極電極120的高度及帽蓋層130的厚度的變動可能加劇與閘極帽蓋層130及間隔體135之侵蝕有關的問題。在相同產品上的不同電晶體可能有不同的閘極長度。此外，閘極輪廓(亦即，上部開口徑(top CD)與下部開口徑)可能因製程變動而有所不同。閘極長度及輪廓影響閘極空腔的長寬比。接著，長寬比影響取代閘極金屬沉積及騰出空間給閘極帽蓋層的後續定時凹陷蝕刻。由於這些變動來源，閘極電極120不完全有相同的高度以及閘極帽蓋層130不完全有相同的厚度。
用於減少閘極電極在自對準接觸蝕刻期間暴露之可能性的技術之一是要凹陷閘極電極以及形成有較大厚度的帽蓋層。一般而言，使用取代技術可形成閘極結構， 在此係形成犧牲閘極材料以及隨後用金屬閘極結構取代。
第1C圖更詳細地圖示產品100在第1B圖之自對準接觸蝕刻之前的閘極結構105。第1C圖圖示在形成取代閘極結構160之後的裝置100。取代閘極結構160包括閘極介電層165(例如，高k介電材料)，功函數材料(work function material；WFM)層170或由WFM層組成的堆疊，以及填充層180(例如，鎢)。由於形成取代閘極結構160於其中之閘極空腔的長寬比(aspect ratio)高，在填充材料形成時可能存在空隙185。由於取代閘極結構160中的不同材料及可能的空隙185，當凹陷閘極結構160以騰出空間給較厚的帽蓋層190(第1D圖)時，閘極結構160的中間區域可能以較快的速率蝕刻而在空腔側壁上留下縱梁(stringer)195，如第1D圖所示。縱梁195的存在增加接觸至閘極短路的可能性。
本揭示內容針對形成接觸結構於半導體裝置上的各種方法以及所得的半導體裝置，其可避免或至少減少上述問題中之一或更多的影響。
以下提出本發明的簡化概要以提供本發明之一些方面的基本理解。此概要並非本發明的窮舉式總覽。它不是旨在確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
本揭示內容大體針對在凹陷蝕刻製程期間使 用氧化處理凹陷閘極結構之各種方法。揭示於本文的方法之一主要包括：形成嵌入在一基板上面之一介電層中的一閘極結構。進行第一凹陷蝕刻製程以移除該閘極結構之第一部份。在移除該第一部份後，進行氧化處理以氧化該閘極結構之第二部份。進行第二凹陷蝕刻製程以至少移除該第二部份以在該閘極結構上面的介電層中界定一帽蓋凹部。在該帽蓋凹部中形成一帽蓋層。
100‧‧‧產品、積體電路產品或裝置
105‧‧‧閘極結構
110‧‧‧基板
115‧‧‧閘極絕緣層
120‧‧‧閘極電極
125‧‧‧閘極空腔
130‧‧‧帽蓋層或閘極帽蓋層
135‧‧‧間隔體、側壁間隔體或氮化矽間隔體
140‧‧‧升高的源極/汲極區
145‧‧‧絕緣材料層或二氧化矽層
150‧‧‧開口或接觸開口
155‧‧‧虛線區域
160‧‧‧閘極結構或取代閘極結構
165‧‧‧閘極介電層
170‧‧‧功函數材料(WFM)層
180‧‧‧填充層
185‧‧‧空隙
190‧‧‧帽蓋層
195‧‧‧縱梁
200‧‧‧產品或積體電路產品
205‧‧‧鰭片或第一鰭片
210‧‧‧基板
215‧‧‧閘極結構
220‧‧‧間隔體
225‧‧‧介電層或介電材料
230‧‧‧空腔或閘極空腔
235‧‧‧閘極介電層
240‧‧‧功函數材料(WFM)層或功函數材料
245‧‧‧導電材料層
250‧‧‧氧化區
255‧‧‧凹部或帽蓋凹部
260‧‧‧帽蓋層
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件以相同的元件符號表示。
第1A圖至第1D圖圖示形成自對準接觸的一示意的先前技術方法以及使用此類先前加工技術可能遭遇的一些問題；以及第2A圖至第2F圖圖示在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構的各種示意揭示方法。
儘管揭示於本文的專利標的容易做成各種修改及替代形式，然而本文仍以附圖為例圖示本發明的幾個特定具體實施例且詳述其中的細節。不過，應瞭解本文所描述的特定具體實施例並非旨在把本發明限定成本文所揭示的特定形式，反而是，本發明是要涵蓋落在如隨附的申請專利範圍所界定之本發明精神及範疇內的所有修改、等價及替代性陳述。
以下描述本發明的各種示意具體實施例。為 了清楚說明，本專利說明書沒有描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，決不是本技藝一般技術人員在閱讀本揭示內容後即可實作的例行工作。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖用來描述及解釋本揭示內容的示意實施例。應使用與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解之普通慣用意思不同的定義)是想要用術語或片語的一致用法來暗示。在這個意義上，希望術語或片語具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
本揭示內容大體有關於在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之各種方法。此外，在熟諳此藝者讀完本申請案時會輕易明白，本方法可應用於各種裝置，包括但不限於：平面電晶體裝置、FinFET裝置、奈米線裝置，以及揭示於本文的方法可用來形成N型或P型半導體裝置。揭示於本文的方法及裝置可使用各種技術來製 造產品，例如NMOS、PMOS、CMOS等等，以及它們可用來製造各種不同產品，例如，記憶體產品、邏輯產品、ASIC等等。當然，揭示於本文的發明不應被視為受限於圖示及描述於本文的示意實施例。參考附圖，此時會更詳細地描述揭示於本文之方法及裝置的示意具體實施例。
第2A圖至第2F圖圖示揭示於本文用於形成積體電路產品200的各種示意方法。在圖示具體實施例中，該產品包括finFET電晶體裝置，但是描述於本文的技術不因此受限，而且彼等可應用於其他類型的裝置，例如平面裝置。第2A圖至第2F圖為形成於基板210中的第一鰭片205中之一者的長軸繪出的產品200的橫截面圖。該橫截面圖的繪製方向對應至產品200的閘極長度方向。可進行磊晶成長製程以提供與基板210不同的鰭片205材料。例如，鰭片205可包括摻硼SiGe(例如，用於PFET)或摻磷矽(例如，用於NFET)。
形成於圖示於此之產品200中的電晶體裝置可為NMOS或者是PMOS電晶體、或彼等之組合。另外，可形成但未於附圖的各種摻雜區，例如源極區及汲極區、暈圈佈植區(halo implant region)、井區(well region)等等。基板210可具有各種組態，例如圖示的塊矽組態。基板210也可具有包括塊矽層、埋藏(buried)絕緣層及主動層的絕緣體上覆矽(silicon-on-insulator；SOI)組態，其中在該主動層中及上方形成半導體裝置。基板210可由矽或矽鍺形成或由除矽以外的材料(例如鍺)製成。因此，應瞭解，用語“基 板”或“半導體基板”涵蓋所有半導體材料以及此類材料的所有形式。基板210可具有不同的層。例如，鰭片205可形成於基板210之基底層上方的製程層(process layer)中。
在圖示具體實施例中，取代閘極技術用來在產品200中形成閘極結構215。形成佔位器(placeholder)閘極結構(未圖示)，以及形成毗鄰犧牲閘極結構的間隔體220(例如，氮化矽)。在犧牲閘極結構上方形成及平坦化介電層225。在圖示具體實施例中，介電層225可為二氧化矽，有約3.0或更小之電介質常數的低k介電材料或有約2.5或更小之電介質常數的超低k(ultra-low-k；ULK)材料。移除該犧牲閘極結構以及在所得閘極空腔230中形成取代閘極結構215。
在空腔230中形成閘極介電層235(例如，高k材料，例如摻雜或未摻雜氧化鉿)。在閘極介電層235上方形成功函數材料(WFM)層240。在圖示具體實施例中，功函數材料層240包括由數層組成的堆疊，例如TiN/TiAlC/TiN。在一些具體實施例中，由數層組成的該堆疊在該等TiN層之間可包括其他的材料，例如碳化鈦、矽化鈦鋁或鉭(titanium aluminum or tantalum silicide)。在功函數材料240上方形成導電材料層245(例如，鎢、鈷、鋁)以填充閘極空腔的剩餘部份。隨後，進行平坦化製程以移除導電材料層245的多餘部份與其他層235、240在閘極空腔外及介電層225之上表面上方延伸的多餘數量。
進行多步驟蝕刻製程以凹陷閘極結構215和減少縱梁的存在。一般而言，該蝕刻製程包括蝕刻縱梁的迭代蝕刻及氧化步驟。
第2B圖圖示在進行第一凹陷蝕刻製程以凹陷閘極結構215之後的產品200。在一些具體實施例中，該第一凹陷蝕刻製程為塊體蝕刻製程(bulk etch process)，其使用包括氬/氯及/或氯/三氯化硼之物理相(phase)的電漿以凹陷導電材料層245及WFM層240。示範蝕刻參數包括有射頻偏壓(RF bias)的氬80-120毫升/分鐘/氯5-120毫升/分鐘或氯5-30毫升/分鐘/三氯化硼150-250毫升/分鐘。在一些具體實施例中，可使用無偏壓的氯/三氯化硼物理相。氯/三氯化硼物理相也使閘極介電層235凹陷。
第2C圖圖示在進行氧化電漿處理以形成氧化區250於閘極結構215上之後的產品200。該氧化電漿處理包括氧與氯。示範電漿參數包括氧5-20毫升/分鐘/氯150-250毫升/分鐘。氧組份氧化金屬表面，從而與導電材料層245關連的縱梁。氯組份氧化與WFM層240關連的縱梁。
第2D圖圖示在繼續凹陷蝕刻製程(例如，用氯/三氯化硼電漿及偏壓功率)以移除氧化區250和WFM層240與導電材料層245之額外部份之後的產品200。在蝕刻製程期間，偏壓功率也促進閘極介電層235的蝕刻。應注意，該凹陷蝕刻製程無法沿著均勻的蝕刻前沿(etch front)繼續前進，因此縱梁在凹陷蝕刻製程期間變得更明顯。
重覆氧化及蝕刻的循環以凹陷閘極結構215及減少任何縱梁的存在。在一具體實施例中，進行氧化電漿處理的時間約為蝕刻製程的4到15倍。在一些具體實施例中，凹陷蝕刻製程可包括替代反應劑。例如，氮/氧/三氟化氮電漿也用來凹陷導電材料層245。在一具體實施例中，此一電漿在最終氧化處理後用來設定導電材料層245的最終高度。
第2E圖圖示在進行凹陷蝕刻製程及氧化電漿處理之迭代循環以界定帽蓋凹部255之後的產品200。相較於無氧化電漿處理的凹陷蝕刻，該等氧化電漿處理允許閘極結構215沿著更均勻的蝕刻前沿凹陷。
第2F圖圖示在進行多個製程之後的產品200。進行沉積製程以沉積帽蓋層260以填充凹部255。進行平坦化製程以移除帽蓋層260在介電材料225上方延伸到帽蓋凹部255外的部份。
可進行附加加工以完成產品200的製造。例如，可進行自對準接觸蝕刻。由於移除閘極結構中之縱梁而建立的額外界限減少接觸至閘極短路的可能性。可形成額外金屬化層以促進互連及佈線。
以上所揭示的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等價的方式來修改及實施本發明。例如，可用不同的順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍有提及，不希望本發明受限於本文所示之構造或設 計的細節。因此，顯然可改變或修改以上所揭示的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。應注意，在本專利說明書及隨附申請專利範圍中使用例如“第一”、“第二”、“第三”或“第四”的用語描述各種製程或結構只是用來作為該等步驟/結構的簡寫參考而且不一定暗示該等步驟/結構的進行/形成按照該有序序列。當然，取決於確切的申請專利範圍語言，可能需要或不需要該等製程的有序序列。因此，本文提出隨附的申請專利範圍尋求保護。

Claims (20)

  1. 一種方法，其包含：形成嵌入在一基板上面之一介電層中的一閘極結構；進行一第一凹陷蝕刻製程以移除該閘極結構之一第一部份；在移除該第一部份後，進行一氧化處理以氧化該閘極結構之一第二部份；進行一第二凹陷蝕刻製程以至少移除該第二部份以在該閘極結構上面的該介電層中界定一帽蓋凹部；以及在該帽蓋凹部中形成一帽蓋層。
  2. 如申請專利範圍第1項所述之方法，更包含：重覆該氧化處理與該第二凹陷蝕刻製程以增加該帽蓋凹部的深度。
  3. 如申請專利範圍第2項所述之方法，更包含：在進行該氧化處理的最終迭代後，使用包含氮、氧及三氟化氮的一電漿，進行一第三凹陷蝕刻製程以移除該閘極結構的一第三部份。
  4. 如申請專利範圍第1項所述之方法，其中，該第二凹陷蝕刻製程也移除該閘極結構的一第三部份。
  5. 如申請專利範圍第1項所述之方法，其中，該閘極結構包含一閘極介電層、位於該閘極介電層上面的一功函數材料層、以及位於該功函數材料層上面的一導電材料 層，以及其中，進行該氧化處理包含：提供一第一反應氣體用於氧化該導電材料層之材料以及提供一第二反應氣體用於氧化該功函數材料層之材料。
  6. 如申請專利範圍第5項所述之方法，其中，該第一反應氣體包含氧，以及該第二反應氣體包含氯。
  7. 如申請專利範圍第1項所述之方法，其中，進行該第二凹陷蝕刻製程包含：提供至少包括三氯化硼的一反應氣體。
  8. 如申請專利範圍第7項所述之方法，其中，進行該第二凹陷蝕刻製程包含：提供還包括氯的一反應氣體。
  9. 如申請專利範圍第1項所述之方法，其中，進行該氧化處理包含：進行不施加一偏壓功率的該氧化處理。
  10. 如申請專利範圍第1項所述之方法，其中，該閘極結構包含一閘極介電層，以及進行該第二凹陷蝕刻製程包含：移除該閘極介電層的至少一部份。
  11. 如申請專利範圍第10項所述之方法，其中，進行該第二凹陷蝕刻包含：施加一偏壓功率。
  12. 一種方法，其包含：形成嵌入在一基板上面之一介電層中的一閘極結構；進行一第一凹陷蝕刻製程以移除該閘極結構之一第一部份；在移除該第一部份後，進行一氧氣電漿處理以氧化該閘極結構的一第二部份； 進行一第二凹陷蝕刻製程以至少移除該第二部份以在該閘極結構上面的該介電層中界定一帽蓋凹部；迭代重覆該氧氣電漿處理與該第二凹陷蝕刻製程以增加該帽蓋凹部的深度；以及在該帽蓋凹部中形成一帽蓋層。
  13. 如申請專利範圍第12項所述之方法，更包含：在進行該氧化處理的最終迭代後，使用包含氮、氧及三氟化氮的一電漿，進行一第三凹陷蝕刻製程以移除該閘極結構的一第三部份。
  14. 如申請專利範圍第12項所述之方法，其中，該第二凹陷蝕刻製程也移除該閘極結構的一第三部份。
  15. 如申請專利範圍第12項所述之方法，其中，該閘極結構包含一閘極介電層、位於該閘極介電層上面的一功函數材料層、以及位於該功函數材料層上面的一導電材料層，以及其中，進行該氧電漿氧化處理包含：提供一第一反應氣體用於氧化該導電材料層之材料以及提供一第二反應氣體用於氧化該功函數材料層之材料。
  16. 如申請專利範圍第15項所述之方法，其中，該第一反應氣體包含氧，以及該第二反應氣體包含氯。
  17. 如申請專利範圍第12項所述之方法，其中，進行該第二凹陷蝕刻製程包含：提供至少包括三氯化硼的一反應氣體。
  18. 如申請專利範圍第17項所述之方法，其中，進行該第二凹陷蝕刻製程包含：提供還包括氯的一反應氣體。
  19. 如申請專利範圍第12項所述之方法，其中，進行該氧化處理包含：進行不施加一偏壓功率的該氧化處理。
  20. 如申請專利範圍第12項所述之方法，其中，該閘極結構包含一閘極介電層，以及進行該第二凹陷蝕刻製程包含：施加一偏壓功率以及移除該閘極介電層的至少一部份。
TW106108307A 2016-05-26 2017-03-14 在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法 TW201807746A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/165,014 US20170345912A1 (en) 2016-05-26 2016-05-26 Methods of recessing a gate structure using oxidizing treatments during a recessing etch process
US15/165,014 2016-05-26

Publications (1)

Publication Number Publication Date
TW201807746A true TW201807746A (zh) 2018-03-01

Family

ID=60421076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108307A TW201807746A (zh) 2016-05-26 2017-03-14 在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法

Country Status (3)

Country Link
US (1) US20170345912A1 (zh)
CN (1) CN107437502A (zh)
TW (1) TW201807746A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US9929046B2 (en) * 2016-07-21 2018-03-27 International Business Machines Corporation Self-aligned contact cap
US10164111B2 (en) * 2016-08-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10361200B1 (en) 2018-03-07 2019-07-23 International Business Machines Corporation Vertical fin field effect transistor with integral U-shaped electrical gate connection
US10276391B1 (en) * 2018-06-13 2019-04-30 Globalfoundries Inc. Self-aligned gate caps with an inverted profile

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
US8617973B2 (en) * 2011-09-28 2013-12-31 GlobalFoundries, Inc. Semiconductor device fabrication methods with enhanced control in recessing processes
US9147680B2 (en) * 2013-07-17 2015-09-29 GlobalFoundries, Inc. Integrated circuits having replacement metal gates with improved threshold voltage performance and methods for fabricating the same

Also Published As

Publication number Publication date
US20170345912A1 (en) 2017-11-30
CN107437502A (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
TWI710013B (zh) 使用單元隔離柱對主動奈米結構間的 n-p 空間之功函數金屬圖案化
US9640535B2 (en) Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques and the resulting semiconductor devices
US10249726B2 (en) Methods of forming a protection layer on a semiconductor device and the resulting device
KR102467848B1 (ko) 집적회로 소자 및 그 제조 방법
US9553028B2 (en) Methods of forming reduced resistance local interconnect structures and the resulting devices
CN104835838B (zh) 具有不同宽度的栅极结构及其制造方法
KR102073398B1 (ko) 반도체 장치 및 이의 제조 방법
US8575727B2 (en) Gate structures
US8846513B2 (en) Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill
US9824920B2 (en) Methods of forming self-aligned contact structures by work function material layer recessing and the resulting devices
TW201807746A (zh) 在凹陷蝕刻製程期間使用氧化處理凹陷閘極結構之方法
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
US8946075B2 (en) Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US9184095B2 (en) Contact bars with reduced fringing capacitance in a semiconductor device
CN103165466A (zh) 包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法
US9461171B2 (en) Methods of increasing silicide to epi contact areas and the resulting devices
US8940633B2 (en) Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
CN110718521A (zh) 对接接触结构
US20110101426A1 (en) Semiconductor device comprising replacement gate electrode structures with an enhanced diffusion barrier
CN109300780B (zh) 形成栅极接触点的导电间隔物的方法以及所得装置
US20160181390A1 (en) Semiconductor devices having low contact resistance and low current leakage
TWI508296B (zh) 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
US20230246083A1 (en) Protective liner for source/drain contact to prevent electrical bridging while minimizing resistance
CN110660854A (zh) 半导体装置的制造方法
TW201903892A (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物