TW201803164A - 用以使底部電極與垂直磁性穿隧接面(pmtj)裝置解耦的紋理斷裂層 - Google Patents
用以使底部電極與垂直磁性穿隧接面(pmtj)裝置解耦的紋理斷裂層 Download PDFInfo
- Publication number
- TW201803164A TW201803164A TW106106237A TW106106237A TW201803164A TW 201803164 A TW201803164 A TW 201803164A TW 106106237 A TW106106237 A TW 106106237A TW 106106237 A TW106106237 A TW 106106237A TW 201803164 A TW201803164 A TW 201803164A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- buffer layer
- magnetic layer
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一種裝置,其包含在由大致相對於彼此垂直的字線和位元線定義的網格中配置的記憶體單元陣列、記憶體單元,其包含電阻式記憶體部件和存取電晶體,其中,存取電晶體該包含相對於相關的字線在銳角設置的擴散區。一種方法,其包含蝕刻基板以形成複數個鰭,各包含具有包含複數個第一接面區和複數個第二接面區的長度尺寸,其一般彼此平行,並在長度尺寸中移位的成角度的通道區從第二接面區的起始處偏移第一接合區的端部;去除該間隔件材料;以及在該複數個鰭之各者的該通道區上引入閘極電極。
Description
磁性穿隧接面(MTJ)記憶體裝置。
磁性穿隧接面(MTJ)記憶體裝置通常包含記憶體單元陣列,其中每一者通常由藉由介電層分離的兩層磁性材料構成。磁性層之一的磁化是可改變的,並且另一層的磁化在特定方向上是固定的或“釘扎的”(pinned)。具有可變磁化的磁性層通常稱作資料儲存層,並且被釘扎的磁性層通常稱作參考層。導電跡線通常跨越記憶體單元陣列而佈線,因為字線和位元線彼此垂直定向。位於字線和位元線的每個交叉點處,每個記憶體單元儲存一位元的資訊作為磁化的取向。
磁阻隨機存取記憶體(MRAM)是以磁性儲存元件(例如MTJ記憶體單元)的形式儲存資料的非揮發性記憶體。在MRAM操作中,釘扎的磁體被設置為特定極性,而可變磁體的磁場可以被改變以與外部場的磁場
匹配來儲存記憶體。代表性地,包含這種磁性儲存的單元可以藉由對於相關的電晶體供電來選擇,其切換從電源線穿過單元到地的電流。由於磁時間效應,單元的電阻由於兩個磁體中的場的取向而改變。藉由測量所得到的電流,可以確定特定單元內部的電阻(單元可以被讀取)。
自旋轉移力矩(STT)MRAM使用自旋對準的電子來影響流入層中的電子以改變它們的自旋。在電流穿過MTJ裝置或單元(固定磁性層)的磁化層的情況下,電流將出現自旋極化。隨著每個電子的通過,其自旋(角動量)將被轉移到自由磁性層中的磁化並將致使其磁化的變化。實際上,這是致使力矩的磁化進動。由於電子的反射,力矩也施加在相關的固定磁性層的磁化上。最後,如果該電流超過一定的臨界值(由磁性材料及其環境致使的阻尼給定),自由磁性層的磁化將由通常約在1至10奈秒的電流脈衝切換。固定磁性層的磁化可以保持不變,因為由於幾何結構或者由於相鄰的反鐵磁層,相關的電流低於其閾值。相較於使用磁場來翻轉活動元件的傳統MRAM,STT-MRAM具有較低功率消耗和更好的可擴展性的優點。
100‧‧‧位元單元
110‧‧‧STT-MRAM記憶體元件或部件
120‧‧‧存取電晶體
130‧‧‧接面區
140‧‧‧接面區
150‧‧‧閘極電極
155‧‧‧字線
160‧‧‧位元線
170‧‧‧電源線
1101‧‧‧垂直MTJ裝置
1102‧‧‧底部電極
1103‧‧‧緩衝層
1104‧‧‧合成反鐵磁(SAF)層
1105‧‧‧固定磁性層
1116‧‧‧頂部電極
1118‧‧‧自由磁性層
1122‧‧‧穿隧屏障或介電層
200‧‧‧結構
210‧‧‧基板
220‧‧‧電晶體
230‧‧‧接面區
235‧‧‧通道
240‧‧‧接面區
245‧‧‧層間介電質
250‧‧‧閘極電極
255‧‧‧電源線
258‧‧‧導電通孔
259‧‧‧層間介電質
260‧‧‧第二金屬線
270‧‧‧位元線
275‧‧‧STT-MRAM記憶體元件
280‧‧‧再分配層
285‧‧‧支柱接點
400‧‧‧電子系統
402‧‧‧微處理器
404‧‧‧處理器
406‧‧‧控制單元
408‧‧‧記憶體裝置
410‧‧‧輸入/輸出裝置
500‧‧‧計算裝置
501‧‧‧積體電路晶粒
502‧‧‧板
504‧‧‧處理器
506‧‧‧晶粒上記憶體
508‧‧‧通訊晶片
510‧‧‧揮發性記憶體
512‧‧‧非揮發性記憶體
514‧‧‧圖形處理單元
516‧‧‧數位訊號處理器
520‧‧‧晶片組
522‧‧‧天線
524‧‧‧觸控螢幕顯示器
526‧‧‧觸控螢幕控制器
528‧‧‧電池
514‧‧‧全球定位系統(GPS)裝置
532‧‧‧運動感測器
534‧‧‧揚聲器
536‧‧‧相機
538‧‧‧輸入裝置
540‧‧‧大容量儲存裝置
542‧‧‧密碼處理器
圖1顯示STT-MRAM記憶體位元單元的示意圖。
圖2顯示包含多個STT-MRAM記憶體位元單
元的積體電路基板的一部分的橫截面側視圖。
圖3顯示具有底部電極和合成的反鐵磁層之間的緩衝層的MTJ裝置與不具有緩衝層的MTJ裝置之磁化對磁場的圖。
圖4顯示電子系統的實施例的方塊圖。
圖5顯示計算裝置的實施例。
揭露一種磁性穿隧接面(MTJ)裝置,其可操作以用於記憶體裝置,包括但不限於MRAM和STT-MRAM裝置,包括嵌入記憶體、嵌入式非揮發性記憶體(MVM)和非嵌入式或獨立記憶體。在一個實施例中,MTJ裝置使用固定或釘扎磁性層與電極之間的緩衝層來將電極結晶或紋理到MTJ裝置中的傳播解耦。藉由使電極的結晶或紋理從固定或釘扎磁性層解耦,固定磁性層保持其固定或釘扎位置,從而提供改善的垂直磁性各向異性。
圖1顯示為STT-MRAM記憶體位元單元的非揮發性記憶體位元單元的示意圖。在本實施例中,位元單元100包含STT-MRAM記憶體元件或部件110。如插圖中所示,其中STT-MRAM記憶體部件110是包含MTJ裝置的自旋轉移力矩元件,這樣的元件代表性地包含底部電極1102和頂部電極1116之間的垂直MTJ裝置1101。配置在底部電極1102上的是緩衝層1103。配置在緩衝層1103上的是合成反鐵磁(SAF)層104。SAF層104的材
料包含但並不限於鉑和鈷與釕或銠。配置在SAF層1104上的是例如鈷-鐵-硼(CoFeB)的固定磁性層1105。配置在固定磁性層1105上的是例如氧化鎂(MgO)的穿隧屏障或介電層1122。配置在介電層1122上的是例如CoFeB的自由磁性層1118。最後,配置在自由磁性層1118上的是頂部電極1116。
如上所述,緩衝層1103係配置在底部電極1102和SAF層1104之間。在一個實施例中,緩衝層1103是具有抑制底部電極1102的結晶結構或紋理傳播到SAF層1104和到固定磁性層1105的性質的材料。藉由抑制底部電極的結晶結構或紋理的傳播穿過MTJ裝置到MTJ裝置1101的固定磁性層,該固定磁性層具有較少移動的趨勢(即,改變磁化)和較大保持固定或釘扎的趨勢。用於緩衝層1103的合適材料是氧化的鋁層。代表性地,氧化的鋁層具有三個埃(Å)到10Å量級的代表性厚度,例如5Å。
STT-MRAM記憶體部件110被連接至位元線160。頂部電極1116可以電連接至位元線160。STT-MRAM記憶體部件110也被連接到與位元單元100相關的存取電晶體120。存取電晶體120包括含有接面區130(源極)、接面區140(汲極)、該些接面區之間或將該些接面區分離的通道區之擴散區,以及該通道區上的閘極電極150。如所說明的,STT-MRAM記憶體部件110係連接到存取電晶體120的接面區140。底部電極1102係連
接到該接面區。在位元單元100中的接面區130係連接到電源線170。最後,閘極電極150係電連接到字線155。
圖2顯示包含多個STT-MRAM記憶體位元單元的積體電路基板的一部分的橫截面側視圖。在一個實施例中,積體電路的結構是內置STT-MRAM記憶體單元的格柵的記憶體裝置。參見圖2,結構200包含例如諸如矽的單晶半導體材料的基板210。基板210具有多個形成在其上包含由電晶體220表示的電晶體裝置。例如,這樣的電晶體可以是單一閘極或多閘極裝置或兩者。如圖所示,電晶體220包括含有接面區230(源極)和接面區240(汲極)與該些接面區之間的通道235的擴散區。電晶體220還包含例如,多晶矽材料、金屬材料或矽化物的閘極電極250。
將圖2中的基板210上的裝置(例如,電晶體220)覆蓋的是層間介電質245。層間介電質245上的是圖案化的金屬線(M1),在本實施例中是電源線255。如圖所示,設置在電源線255和接面區230之間的是導電通孔258。代表性地,導電通孔258例如是鎢,並且電源線255例如是銅。在一個實施例中,導電通孔258和電源線255可以例如藉由鑲嵌技術來形成。
圖2還顯示覆蓋該第一金屬線(電源線255)的層間介電質259,以及形成在層間介電質259的表面上的圖案化的第二金屬線260。圖2還顯示延伸穿過層間介電質259和層間介電質245到電晶體220的接面區240
的支柱接點285。在一個實施例中,支柱接點285是導電材料,如銅或鎢,其被配置在介電材料(層間介電質245和層間介電質259)中,並且不與第一金屬層(電源線255)接觸。代表性地,支柱接點285係自對準到電源線255。代表性地,支柱接點285和第二金屬線260係藉由鑲嵌技術來形成。
此外,在結構200中的第二金屬線層處設置在層間介電質259的表面上的是可選的再分配層280。在一個實施例中,再分配層280具有由長度1和進出大於穿過支柱接點285的端部的橫截面面積的頁面的寬度限定的區域。如圖所示,支柱接點285的端部接觸於再分配層280的基底的區域,而相對端部接觸於存取電晶體220的接面區域240。連接到再分配層280的相對側的是STT-MRAM記憶體元件275。在一個實施例中,STT-MRAM記憶體元件275是如上面參考圖1描述的STT-MRAM位元單元內的磁性穿隧接面(MTJ)記憶體裝置。覆蓋STT-MRAM記憶體元件275的是包含位元線270的第三層金屬,例如,銅。
為了形成圖1和圖2中所示的MTJ裝置(MTJ裝置1101),裝置的各個層可以藉由,例如,沉積程序(例如,物理氣相沉積(PVD))被引入到基板210上。沉積程序開始於例如緩衝材料(緩衝層1103)的沉積。一種合適的緩衝材料是鋁,其可藉由PVD的方式,在約1毫托(mtorr)的代表性沉積壓力下沉積到3Å
至10Å的量級(例如,5Å)的厚度。在鋁的沉積之後,藉由將鋁層暴露於氧來將鋁氧化。代表性的氧化程序為在2毫托的量級的氧氣中兩分鐘。沉積的鋁是非晶的,意味著其缺乏晶體的特性。
在非晶鋁緩衝層的沉積和氧化之後,合成反鐵磁性層、固定磁性層、穿隧或介電層和自由磁性層依序地沉積。
圖3顯示***緩衝層,例如,底部電極和合成反鐵磁性層之間的氧化的非晶鋁致使MTJ裝置的合成反鐵磁性層的垂直磁性各向異性相較於沒有緩衝層的類似裝置增加大約20%。增加垂直磁性各向異性致使裝置切換產率增加約30%至80%。
圖4顯示電子系統400的實施例的方塊圖。電子系統400可對應於,例如,可攜式系統、電腦系統、程序控制系統,或利用處理器和相關記憶體的任何其他系統。在此實施例中,電子系統400可以包含微處理器402(具有處理器404和控制單元406)、記憶體裝置408,以及輸入/輸出裝置140(應理解的是,電子系統400在各種實施例中可具有複數個處理器、控制單元、記憶體裝置單元和/或輸入/輸出裝置)。在一個實施例中,電子系統400具有限定將由處理器404對資料執行的操作,以及處理器404、記憶體裝置408和輸入/輸出裝置410之間的交易之一組指令。控制單元406藉由通過一組致使指令從記憶體裝置408被檢索並執行的操作之循環來協調處理器
404、記憶體裝置408和輸入/輸出裝置410的操作。如本文所述,記憶體裝置408可包含諸如STT-MRAM元件的元件,或者其他類型的揮發性和非揮發性記憶體部件。在實施例中,記憶體裝置408被嵌入在微處理器402之中。
圖5顯示根據本發明的一種實施例的計算裝置500。計算裝置500容納板502。板502可以包括多個部件,包含但不限於處理器504和至少一個通訊晶片508。處理器504可以被物理地和電性地連接到板502。在一些實現中,至少一個通訊晶片508也可以被物理地和電性地耦接到板502。在另外的實現中,通訊晶片508可以是處理器504的一部分。
取決於其應用,計算裝置500可以包括可以或可以不被物理地和電性地耦接到板502的其他部件。這些其他部件可以包括但不限於揮發性記憶體510(例如,DRAM)、非揮發性記憶體512(例如,ROM)、快閃記憶體、圖形處理器(圖形處理單元514)、數位訊號處理器516、密碼處理器542、晶片組520、天線522、顯示器、觸控螢幕顯示器524、觸控螢幕控制器526、電池528、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置514、羅盤、加速計、運動感測器542、陀螺儀、揚聲器534、相機536、輸入裝置538和大容量儲存裝置540(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片508可以致使用於資料傳送往來於
計算裝置500的無線通訊。用語“無線”及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊通道等,其可藉由非固態媒體、藉由使用調製的電磁輻射來傳送資料。該用語不暗示相關的裝置不包含任何導線,儘管在一些實施例中它們可能沒有。通訊晶片508可以實現任何數目的無線標準或協議,其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物,以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算裝置500可以包括複數個通訊晶片508。例如,第一通訊晶片可專用於短範圍無線通訊,例如Wi-Fi和藍芽,並且第二通訊晶片可專用於長範圍無線通訊如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他。
計算裝置500的處理器504包含在處理器504內封裝的積體電路晶粒。在一些實現中,處理器的積體電路晶粒包含一或多個裝置,諸如晶粒上記憶體506(例如,非揮發性記憶體(例如,STT-MRAM記憶體))。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料,以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的一部分。
通訊晶片508也包含在通訊晶片508內封裝的積體電路晶粒。根據本發明的另一種實現,通訊晶片的
積體電路晶粒包含一或多個裝置,諸如根據實現建立的自旋轉移力矩記憶體。
在進一步的實現中,收納在計算裝置500之內的另一個部件可以含有積體電路晶粒,其包含一或多個裝置,諸如根據實現建立的非揮發性記憶體(例如,STT-MRAM記憶體)。
在各種實現中,計算裝置500可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、行動電話、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中,計算裝置500可以是處理資料的任何其它電子裝置。
因此,一或多個實施例一般關於製造微電子記憶體。該微電子記憶體可以是非揮發性的,其中該記憶體甚至可以在不通電時保留所儲存的資訊。本發明的一或多個實施例關於用於非揮發性微電子記憶體裝置的自旋轉移力矩記憶體元件的製造。這種元件可以用在嵌入式或獨立非揮發性記憶體中,無論其非揮發性,或作為嵌入式與獨立動態隨機存取記憶體(DRAM)的替代品。例如,這種元件可用在給定技術節點內的具競爭性的單元尺寸之1T-1X記憶體(X=電容器或電阻器)。
範例1是一種磁性穿隧接面(MTJ)裝置,包含自由磁性層;固定磁性層;設置在該自由磁性層和該固定磁性層之間的穿隧層;以及設置在該固定磁性層與該穿隧層相對的一側上的緩衝層。
在範例2中,範例1的MTJ進一步包含在該固定磁性層和該緩衝層之間的合成反鐵磁層。
在範例3中,範例1或2的MTJ裝置的該緩衝層包含氧化的鋁層。
在範例4中,範例3的MTJ裝置的該緩衝層為非晶的。
在範例5中,範例3或4的MTJ裝置的該緩衝層的厚度在3埃和10埃之間。
在範例6中,範例1至5的MTJ裝置係耦接到電極,使得該緩衝層係設置在該合成反鐵磁層和該電極之間,且該緩衝層包含抑制該電極的晶體結構傳播進入該反鐵磁層的性質。
在範例7中,範例6的MTJ裝置的該電極為第一電極,且其中該MTJ裝置係耦接到第二電極,使得該MTJ裝置位於該第一電極和該第二電極之間。
範例8是一種非揮發性記憶體裝置,包含第一電極;設置在該第一電極上的固定磁性層;設置在該固定磁性層上的自由磁性層;設置在該自由磁性層和該固定磁性層之間的穿隧層;包含設置在該固定磁性層與該穿隧層相對的一側上的材料層的緩衝層;設置在該緩衝層上的
第二電極;以及電連接到該第一電極或該第二電極、電源線和字線的電晶體。
在範例9中,範例8的非揮發性記憶體裝置還包含在該固定磁性層和該緩衝層之間的合成反鐵磁層。
在範例10中,範例8的非揮發性記憶體裝置的該緩衝層包含氧化的鋁層。
在範例11中,範例10的非揮發性記憶體裝置的該緩衝層為非晶的。
在範例12中,範例10的非揮發性記憶體裝置的該緩衝層的厚度在3埃和10埃之間。
在範例13中,一種行動計算平台,包含如範例8的非揮發性記憶體裝置、顯示螢幕;以及無線收發器。
範例14是一種形成磁性穿隧接面(MTJ)的方法,包含在第一電極上沉積緩衝層,其中該緩衝層包含抑制該第一電極的晶體結構傳播進入該反鐵磁層的性質;在該緩衝層上沉積固定磁性層;在該固定磁性層上沉積穿隧層;以及在該穿隧層上沉積自由磁性層。
在範例15中,在沉積該固定磁性層之前,範例14的方法包含在該緩衝層上沉積合成反鐵磁層。
在範例16中,範例14或15的方法中的該緩衝層包含鋁。
在範例17中,範例16的方法中的該鋁為非晶的。
在範例18中,沉積範例16或17的方法中的該緩衝層包含沉積含有鋁的層並氧化該層。
在範例19中,範例16至18中任一者的方法中的該緩衝層被沉積為3埃至10埃的厚度。
在範例20中,範例14至19中任一者的方法,還包含將該自由磁性層耦接到第二電極。
在範例21中,一種磁性穿隧接面(MTJ)裝置藉由範例14至20中任一者的方法來製備。
在上面的描述中,為了說明的目的,已經闡述了許多具體細節以便提供對實施例的透徹理解。然而,對於本領域技術人員顯而易見的是,可以在沒有這些具體細節中的一些的情況下實踐一或多個其他實施例。所描述的特定實施例不是為了限制本發明而是為了說明。本發明的範圍不由上面提供的具體實施例來確定,而僅由下面的申請專利範圍來確定。在其他實例中,眾所皆知的結構、裝置和操作已經用方塊圖形式或沒有詳細地顯示,以避免模糊對描述的理解。在認為適當的情況下,在附圖之間的參考符號或參考符號的末端部分已被重複以指示對應或類似的元件,其可以可選地具有類似的特性。
還應當理解,例如,貫穿本說明書對“一個實施例”、“實施例”、“一或多個實施例”或“不同實施例”的引用意味著特定特徵可以包含在發明的實踐中。類似地,應當理解,在說明書中,為了簡化揭露內容和幫助理解各種發明態樣的目的,各種特徵有時在單一實施例、圖或其描
述中被群組在一起。然而,本發明的方法不應被解釋為反映本發明需要比每個申請專利範圍中明確記載的特徵更多的特徵的意圖。相對地,如以下申請專利範圍所反映的,發明態樣可以在於少於單一揭露的實施例的所有特徵。因此,具體說明之後的申請專利範圍被明確地併入本具體說明中,其中每個申請專利範圍自身作為本發明的單獨實施例。
200‧‧‧結構
210‧‧‧基板
220‧‧‧電晶體
230‧‧‧接面區
235‧‧‧通道
240‧‧‧接面區
245‧‧‧層間介電質
250‧‧‧閘極電極
255‧‧‧電源線
258‧‧‧導電通孔
259‧‧‧層間介電質
260‧‧‧第二金屬線
270‧‧‧位元線
275‧‧‧STT-MRAM記憶體元件
280‧‧‧再分配層
285‧‧‧支柱接點
M1‧‧‧金屬線
MTJ‧‧‧磁性穿隧接面
Claims (20)
- 一種磁性穿隧接面(MTJ)裝置,包含:自由磁性層;固定磁性層;設置在該自由磁性層和該固定磁性層之間的穿隧層;以及設置在該固定磁性層與該穿隧層相對的一側上的緩衝層。
- 如申請專利範圍第1項的MTJ裝置,還包含在該固定磁性層和該緩衝層之間的合成反鐵磁層。
- 如申請專利範圍第1項的MTJ裝置,其中該緩衝層包含氧化的鋁層。
- 如申請專利範圍第3項的MTJ裝置,其中該緩衝層為非晶的。
- 如申請專利範圍第3項的MTJ裝置,其中該緩衝層的厚度在3埃和10埃之間。
- 如申請專利範圍第1項的MTJ裝置,其中該MTJ裝置係耦接到電極,使得該緩衝層係設置在該合成反鐵磁層和該電極之間,且該緩衝層包含抑制該電極的晶體結構傳播進入該反鐵磁層的性質。
- 如申請專利範圍第6項的MTJ裝置,其中該電極為第一電極,且其中該MTJ裝置係耦接到第二電極,使得該MTJ裝置位於該第一電極和該第二電極之間。
- 一種非揮發性記憶體裝置,包含: 第一電極;設置在該第一電極上的固定磁性層;設置在該固定磁性層上的自由磁性層;設置在該自由磁性層和該固定磁性層之間的穿隧層;包含設置在該固定磁性層與該穿隧層相對的一側上的材料層的緩衝層;設置在該緩衝層上的第二電極;以及電連接到該第一電極或該第二電極、電源線和字線的電晶體。
- 如申請專利範圍第8項的非揮發性記憶體裝置,還包含在該固定磁性層和該緩衝層之間的合成反鐵磁層。
- 如申請專利範圍第8項的非揮發性記憶體裝置,其中該緩衝層包含氧化的鋁層。
- 如申請專利範圍第10項的非揮發性記憶體裝置,其中該緩衝層為非晶的。
- 如申請專利範圍第10項的非揮發性記憶體裝置,其中該緩衝層的厚度在3埃和10埃之間。
- 一種行動計算平台,包含:如申請專利範圍第8項的非揮發性記憶體裝置、顯示螢幕;以及無線收發器。
- 一種形成磁性穿隧接面(MTJ)的方法,包含:在第一電極上沉積緩衝層,其中該緩衝層包含抑制該第一電極的晶體結構傳播進入該反鐵磁層的性質; 在該緩衝層上沉積固定磁性層;在該固定磁性層上沉積穿隧層;以及在該穿隧層上沉積自由磁性層。
- 如申請專利範圍第14項的方法,其中在沉積該固定磁性層之前,該方法包含在該緩衝層上沉積合成反鐵磁層。
- 如申請專利範圍第14項的方法,其中該緩衝層包含鋁。
- 如申請專利範圍第16項的方法,其中該鋁為非晶的。
- 如申請專利範圍第16項的方法,其中沉積該緩衝層包含沉積含有鋁的層並氧化該層。
- 如申請專利範圍第16項的方法,該緩衝層被沉積為3埃至10埃的厚度。
- 如申請專利範圍第14項的方法,還包含將該自由磁性層耦接到第二電極。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??PCT/US16/25709 | 2016-04-01 | ||
PCT/US2016/025709 WO2017171869A1 (en) | 2016-04-01 | 2016-04-01 | Texture breaking layer to decouple bottom electrode from pmtj device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201803164A true TW201803164A (zh) | 2018-01-16 |
Family
ID=59966222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106106237A TW201803164A (zh) | 2016-04-01 | 2017-02-23 | 用以使底部電極與垂直磁性穿隧接面(pmtj)裝置解耦的紋理斷裂層 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10559744B2 (zh) |
TW (1) | TW201803164A (zh) |
WO (1) | WO2017171869A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765528B (zh) * | 2020-01-17 | 2022-05-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3563434A4 (en) * | 2016-12-30 | 2020-07-01 | INTEL Corporation | DEVICES WITH VERTICAL SPINDLE TORQUE MEMORY (PSTTM) WITH INCREASED STABILITY AND METHOD FOR SHAPING THEM |
KR20230043171A (ko) | 2020-07-29 | 2023-03-30 | 이턴 인텔리전트 파워 리미티드 | 인터로크 시스템을 포함하는 커넥터 시스템 |
DE112021003366T5 (de) | 2020-08-21 | 2023-05-04 | Eaton Intelligent Power Limited | Elektrisches verbindersystem mit hoher strombelastbarkeit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303218B1 (en) * | 1998-03-20 | 2001-10-16 | Kabushiki Kaisha Toshiba | Multi-layered thin-film functional device and magnetoresistance effect element |
US6770382B1 (en) * | 1999-11-22 | 2004-08-03 | Headway Technologies, Inc. | GMR configuration with enhanced spin filtering |
KR101042338B1 (ko) * | 2009-10-08 | 2011-06-17 | 한국과학기술연구원 | 자기터널접합 디바이스 및 그 제조 방법 |
US9287321B2 (en) * | 2010-05-26 | 2016-03-15 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy |
US20120068698A1 (en) * | 2010-09-17 | 2012-03-22 | Industrial Technology Research Institute | Structure of tmr and fabrication method of integrated 3-axis magnetic field sensor and sensing circuit |
KR20130008929A (ko) * | 2011-07-13 | 2013-01-23 | 에스케이하이닉스 주식회사 | 개선된 자성층의 두께 마진을 갖는 자기 메모리 디바이스 |
KR20130015927A (ko) | 2011-08-05 | 2013-02-14 | 에스케이하이닉스 주식회사 | 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법 |
US8836056B2 (en) * | 2012-09-26 | 2014-09-16 | Intel Corporation | Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer |
US8901687B2 (en) * | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US9166149B2 (en) * | 2012-11-27 | 2015-10-20 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US9330747B2 (en) * | 2013-05-14 | 2016-05-03 | Intel Corporation | Non-volatile latch using spin-transfer torque memory device |
-
2016
- 2016-04-01 WO PCT/US2016/025709 patent/WO2017171869A1/en active Application Filing
- 2016-04-01 US US16/072,301 patent/US10559744B2/en active Active
-
2017
- 2017-02-23 TW TW106106237A patent/TW201803164A/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765528B (zh) * | 2020-01-17 | 2022-05-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
US11387406B2 (en) | 2020-01-17 | 2022-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic of forming magnetic tunnel junction device using protective mask |
US11968908B2 (en) | 2020-01-17 | 2024-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction device |
Also Published As
Publication number | Publication date |
---|---|
US20190036010A1 (en) | 2019-01-31 |
WO2017171869A1 (en) | 2017-10-05 |
US10559744B2 (en) | 2020-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11640995B2 (en) | Ferroelectric field effect transistors (FeFETs) having band-engineered interface layer | |
US9437808B2 (en) | Electric field enhanced spin transfer torque memory (STTM) device | |
TWI706582B (zh) | 用於垂直磁性穿隧接面之應變工程的方法及所得結構 | |
US9312474B2 (en) | Electronic devices having semiconductor memory units having magnetic tunnel junction element | |
US20200144293A1 (en) | Ferroelectric field effect transistors (fefets) having ambipolar channels | |
US9076953B2 (en) | Spin transistors employing a piezoelectric layer and related memory, memory systems, and methods | |
KR102130054B1 (ko) | 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들 | |
TW201525996A (zh) | 具有耦合的自由磁性層之垂直自旋轉移力矩記憶體(sttm)裝置 | |
US9721634B2 (en) | Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance | |
US20200144330A1 (en) | Multi-channel vertical transistor for embedded non-volatile memory | |
TWI664628B (zh) | 垂直自旋轉移扭矩記憶體(psttm)磁性穿隧接面(mtj)結構中的磁擴散障壁及過濾器 | |
TW201803164A (zh) | 用以使底部電極與垂直磁性穿隧接面(pmtj)裝置解耦的紋理斷裂層 | |
US9818933B2 (en) | 6F2 non-volatile memory bitcell | |
WO2018236356A1 (en) | FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS | |
US20190006417A1 (en) | Unipolar current switching in perpendicular magnetic tunnel junction (pmtj) devices through reduced bipolar coercivity | |
WO2019182589A1 (en) | Interface engineering of a perpendicular magnetic tunnel junction (pmtj) stack to improve retention loss at higher temperature | |
CN106605267B (zh) | 制造用于psttm应用的晶体磁性膜的方法 |