TW201743527A - 使用轉態抑制電路配置的裝置 - Google Patents
使用轉態抑制電路配置的裝置 Download PDFInfo
- Publication number
- TW201743527A TW201743527A TW106116388A TW106116388A TW201743527A TW 201743527 A TW201743527 A TW 201743527A TW 106116388 A TW106116388 A TW 106116388A TW 106116388 A TW106116388 A TW 106116388A TW 201743527 A TW201743527 A TW 201743527A
- Authority
- TW
- Taiwan
- Prior art keywords
- diode
- input terminal
- coupled
- sidactor
- sag
- Prior art date
Links
- 230000001052 transient effect Effects 0.000 title abstract description 21
- 230000002457 bidirectional effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000001960 triggered effect Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Emergency Protection Circuit Devices (AREA)
- Ceramic Engineering (AREA)
Abstract
本發明揭露暫態抑制電路配置。在暫態抑制電路的一個實施中，至少一個突崩二極體與DIAC、交流用矽二極體（SIDAC）器件或SIDACtor串聯耦接。
Description
本發明大體上是有關於暫態抑制電路。更具體言之，本發明大體上是有關於可用以減輕信號線上可能出現的電壓暫態的暫態抑制電路。
電壓暫態為短持續時間的電壓突波或尖峰。不受抑制的電壓暫態可損害電路及組件，從而可能導致澈底的系統故障。
電壓暫態可自許多不同源產生。舉例而言，電感性負載之切換（諸如，隨變壓器、發電機、馬達及繼電器出現之切換）可產生高達數百伏特及安培的暫態，且可持續長達數百毫秒。此等暫態可不利地影響AC電路及DC電路兩者。
電壓暫態亦可藉由雷擊產生。此等雷擊及相關聯電壓暫態可對連接至電子設備之電氣及通信線路產生干擾。電壓暫態之另一來源為汽車負載傾卸（load dump）。負載傾卸是指在移除負載時車輛中的供應電壓發生的變化。若負載被快速移除，諸如當電池在引擎正運轉同時斷開時，電壓可在與車輛相關聯之損害電氣組件穩定之前達到尖峰。
諸如與閘流體串聯的曾納二極體電路結構已用於暫態抑制。然而，當暫態電壓超過150伏特時，此等電路結構並不提供足夠的暫態抑制。
揭露了暫態抑制電路配置。在暫態抑制電路的一個實施中，至少一個突崩二極體與雙向觸發二極體(DIAC)、交流用矽二極體（silicon diode for alternating current；SIDAC）器件或SIDACtor串聯耦接。DIAC、SIDAC及SIDACtor器件中的每一者被視為臨限電壓觸發的開關。詳言之，此器件被視為在臨限電壓經施加時自高阻抗崩潰至低阻抗的矽雙向電壓觸發的開關。在另一實施中，多個突崩二極體與DIAC、SIDAC器件或SIDACtor串聯耦接。在另一實施中，至少一個突崩二極體與SIDACtor串聯耦接。在又一實施中，多個突崩二極體與SIDACtor串聯耦接。
圖1說明根據一實施例的暫態抑制電路100配置。暫態抑制電路100可包含與諸如雙向觸發二極體（DIAC）、交流用矽二極體（SIDAC）器件或SIDACtor的臨限電壓觸發的開關104串聯的突崩二極體102。在一個實施中，臨限電壓觸發的開關104為SIDACtor。
突崩二極體102及SIDACtor 104可串聯耦接在第一輸入端子106與第二輸入端子108之間。在一個實施中，第一輸入端子106或第二輸入端子108耦接至接地。供應電壓可提供至第一輸入端子106及第二輸入端子108中的至少一者。供應電壓可提供電壓至耦接至第一輸入端子106及第二輸入端子108中的至少一者的設備器件（未說明）。提供突崩二極體102與SIDACtor 104的串聯配置，以保護設備器件或類似者不受可能存在於第一輸入端子106及第二輸入端子108中的至少一者處的電壓暫態影響。
在一個實施中，突崩二極體102具有崩潰電壓VZ
，且SIDACtor 104具有崩潰電壓VSO
。在一個實施中，VZ
等於或名義上高於第一輸入端子106及第二輸入端子108中的至少一者提供的供應電壓。在一個實施中，VZ
+VSO
小於與設備器件相關聯的崩潰電壓。在一特定實施中，VZ
+VSO
為大致1000伏特至1500伏特。在另一實施中，VZ
+VSO
為大致3000伏特至3500伏特。
圖2說明根據一實施例的暫態抑制電路200配置。暫態抑制電路200可包含與諸如DIAC、交流用矽二極體（SIDAC）器件或SIDACtor的臨限電壓觸發的開關204串聯的多個突崩二極體202。在一個實施中，臨限電壓觸發的開關204為SIDACtor。多於兩個的突崩二極體202可與SIDACtor 204串聯耦接。
突崩二極體202及SIDACtor 204可串聯耦接在第一輸入端子206與第二輸入端子208之間。在一個實施中，第一輸入端子206或第二輸入端子208耦接至接地。供應電壓可被提供至第一輸入端子206及第二輸入端子208中的至少一者。供應電壓可提供電壓至耦接至第一輸入端子206及第二輸入端子208中的至少一者的設備器件（未說明）。提供突崩二極體202與SIDACtor 204的串聯配置，以保護設備器件或類似者不受可能存在於第一輸入端子206及第二輸入端子208中的至少一者處的電壓暫態影響。
在一個實施中，突崩二極體202分別具有崩潰電壓VZ
及VFB
，且SIDACtor 204具有崩潰電壓VSO
。在一個實施中，VZ
+VFB
+VSO
小於與設備器件相關聯的崩潰電壓。在一特定實施中，VZ
+VFB
+VSO
為大致1000伏特至1500伏特。在另一實施中，VZ
+VFB
+VSO
為大致3000伏特至3500伏特。在一個實施中，器件202為折返（foldback；FB）（例如，foldbak™）二極體。
圖3說明突崩二極體102及202的崩潰特性。參考數字300展示與突崩二極體102及202相關聯的初始崩潰區域。電壓在x軸上予以表示且電流在y軸上予以表示。
圖4說明諸如DIAC、交流用矽二極體（SIDAC）器件或SIDACtor的臨限電壓觸發的開關104或204的崩潰特性。參考數字400展示與諸如DIAC、交流用矽二極體（SIDAC）器件或SIDACtor的臨限電壓觸發的開關104或204相關聯的初始崩潰區域。VZ
+VSO
及VZ
+VFB
+VSO
的崩潰特性類似於圖4中所說明的崩潰特性，但初始崩潰區域將大於以參考400展示的崩潰區域。電壓在x軸上予以表示且電流在y軸上予以表示。
圖5說明實施為折返（例如，foldbak）二極體的器件202的崩潰特性。參考數字500展示與實施為FB（例如，foldbak）二極體的器件202相關聯的初始崩潰區域。電壓在x軸上予以表示且電流在y軸上予以表示。
參考某些實施例揭露了暫態抑制電路配置，但所屬領域中具通常知識者應瞭解，可進行各種變化且可用等效物替代而不背離本申請案的申請專利範圍的精神及範疇。可進行其他修改以使特定情形或材料適於上文所揭露的教示內容而不背離申請專利範圍的範疇。因此，申請專利範圍不應解釋為限於所揭露之特定實施例中的任一者，而是應由屬於申請專利範圍的範疇內的任何實施例限制。
100、200‧‧‧暫態抑制電路
102、202‧‧‧突崩二極體
104、204‧‧‧臨限電壓觸發的開關
106、206‧‧‧第一輸入端子
108、208‧‧‧第二輸入端子
300、400、500‧‧‧曲線
I‧‧‧電流
V‧‧‧電壓
Vz、VSO、VFB‧‧‧崩潰電壓
102、202‧‧‧突崩二極體
104、204‧‧‧臨限電壓觸發的開關
106、206‧‧‧第一輸入端子
108、208‧‧‧第二輸入端子
300、400、500‧‧‧曲線
I‧‧‧電流
V‧‧‧電壓
Vz、VSO、VFB‧‧‧崩潰電壓
圖1說明根據一實施例的暫態抑制電路配置。 圖2說明根據一實施例的暫態抑制電路配置。 圖3至圖5說明用於電路配置中的器件之崩潰特性。
100‧‧‧暫態抑制電路
102‧‧‧突崩二極體
104‧‧‧臨限電壓觸發的開關
106‧‧‧第一輸入端子
108‧‧‧第二輸入端子
Vz、VSO‧‧‧崩潰電壓
Claims (9)
- 一種裝置，其包括： 突崩二極體；以及 與所述突崩二極體串聯耦接的雙向觸發二極體、交流用矽二極體（SIDAC）或SIDACtor。
- 如申請專利範圍第1項所述的裝置，其中所述突崩二極體為多個突崩二極體。
- 如申請專利範圍第1項所述的裝置，其中所述SIDACtor與所述突崩二極體串聯耦接。
- 如申請專利範圍第1項所述的裝置，其中所述突崩二極體為多個突崩二極體，且所述SIDACtor與所述多個突崩二極體串聯耦接。
- 如申請專利範圍第1項所述的裝置，其更包括第一輸入端子及第二輸入端子，所述DIAC、SIDAC或SIDACtor與所述突崩二極體的所述串聯配置耦接在所述第一輸入端子與所述第二輸入端子之間。
- 如申請專利範圍第5項所述的裝置，其中所述第一輸入端子及所述第二輸入端子中的至少一者包含供應電壓，其用於耦接至所述第一輸入端子及所述第二輸入端子中的所述至少一者的設備裝置。
- 如申請專利範圍第5項所述的裝置，其中所述第一輸入端子及所述第二輸入端子中的至少一者耦接至接地。
- 如申請專利範圍第5項所述的裝置，其中所述串聯配置包含耦接在所述第一輸入端子與所述第二輸入端子之間的所述SIDACtor及所述突崩二極體。
- 一種裝置，其包括： 與折返二極體串聯耦接的突崩二極體；以及 與串聯耦接的所述突崩二極體以及所述摺疊式二極體串聯耦接的雙向觸發二極體、交流用矽二極體（SIDAC）或SIDACtor。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662348242P | 2016-06-10 | 2016-06-10 | |
| US15/585,476 US20170358567A1 (en) | 2016-06-10 | 2017-05-03 | Transient suppressing circuit arrangements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201743527A true TW201743527A (zh) | 2017-12-16 |
Family
ID=60573096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106116388A TW201743527A (zh) | 2016-06-10 | 2017-05-18 | 使用轉態抑制電路配置的裝置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20170358567A1 (zh) |
| KR (1) | KR20190015496A (zh) |
| CN (1) | CN109314387A (zh) |
| DE (1) | DE112017002917T5 (zh) |
| TW (1) | TW201743527A (zh) |
| WO (1) | WO2017213841A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3064418A1 (fr) * | 2017-03-27 | 2018-09-28 | Stmicroelectronics (Tours) Sas | Dispositif de protection contre les surtensions |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4677518A (en) * | 1984-06-11 | 1987-06-30 | Power Integrity Corporation | Transient voltage surge suppressor |
| EP0360933A1 (en) * | 1988-09-28 | 1990-04-04 | Semitron Industries Limited | An improved transient suppression device |
| US6226166B1 (en) * | 1997-11-28 | 2001-05-01 | Erico Lighting Technologies Pty Ltd | Transient overvoltage and lightning protection of power connected equipment |
| US7768761B2 (en) * | 2004-11-12 | 2010-08-03 | Bourns, Inc. | Surge protection device |
| WO2006122058A2 (en) * | 2005-05-06 | 2006-11-16 | Fultec Semiconductor, Inc. | Transient blocking apparatus with electrostatic discharge protection |
| US8599528B2 (en) * | 2008-05-19 | 2013-12-03 | Transtector Systems, Inc. | DC and RF pass broadband surge suppressor |
| EP2369725B1 (de) * | 2010-03-25 | 2012-09-26 | ABB Schweiz AG | Überbrückungseinheit |
| US9025296B2 (en) * | 2011-01-06 | 2015-05-05 | Littelfuse, Inc. | Transient voltage suppressor |
| US8854103B2 (en) * | 2012-03-28 | 2014-10-07 | Infineon Technologies Ag | Clamping circuit |
-
2017
- 2017-05-03 US US15/585,476 patent/US20170358567A1/en not_active Abandoned
- 2017-05-18 TW TW106116388A patent/TW201743527A/zh unknown
- 2017-05-23 WO PCT/US2017/034007 patent/WO2017213841A1/en active Application Filing
- 2017-05-23 CN CN201780035893.5A patent/CN109314387A/zh active Pending
- 2017-05-23 KR KR1020197000197A patent/KR20190015496A/ko not_active Application Discontinuation
- 2017-05-23 DE DE112017002917.1T patent/DE112017002917T5/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE112017002917T5 (de) | 2019-02-14 |
| CN109314387A (zh) | 2019-02-05 |
| KR20190015496A (ko) | 2019-02-13 |
| WO2017213841A1 (en) | 2017-12-14 |
| US20170358567A1 (en) | 2017-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0164193A1 (en) | Hybrid ac line transient suppressor | |
| CN101436592A (zh) | 半导体集成电路 | |
| US8913359B2 (en) | Latch-up free RC-based NMOS ESD power clamp in HV use | |
| US20140218829A1 (en) | Electrostatic discharge circuit | |
| US20160336743A1 (en) | Methods and systems of impedance source semiconductor device protection | |
| EP3404713A1 (en) | Electrostatic discharge (esd) protection device and method for operating an esd protection device | |
| JP2017118717A (ja) | ゲートドライブ回路、インバータ回路、及びモータ制御装置 | |
| US5883775A (en) | Overvoltage protector | |
| US20080013243A1 (en) | System and method of surge protection in a powered device | |
| CN107979281B (zh) | 一种输入电压分压模块及过压保护开关 | |
| US3372285A (en) | Transient voltage suppressors | |
| TW201743527A (zh) | 使用轉態抑制電路配置的裝置 | |
| KR20190122712A (ko) | 하이브리드 과전압 보호 장치 및 조립체 | |
| EP3404792A1 (en) | Aerospace lightning protection for electrical devices | |
| US8908340B2 (en) | Switched transient voltage suppression circuit | |
| US9793257B1 (en) | Electrostatic discharge protection device having an adjustable triggering threshold | |
| CN109802374A (zh) | 突波防护电路及具有突波防护电路的电子装置 | |
| EP3282536A1 (en) | Transient voltage protection circuits | |
| CN111130086B (zh) | 一种电源***安全电位保护电路 | |
| EP2054986A1 (en) | Active lightning protection | |
| CN110071494A (zh) | 一种防护电路和电子设备 | |
| US8649149B1 (en) | Dual level surge protector circuit for telecommunication line | |
| US11152783B2 (en) | Circuit of protection against electrostatic discharges | |
| US8427799B2 (en) | ESD clamp for multi-bonded pins | |
| US11444454B2 (en) | Rectifier-based surge protection circuit |