TW201735209A - 半導體製造裝置及半導體裝置的製造方法 - Google Patents

半導體製造裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201735209A
TW201735209A TW105135961A TW105135961A TW201735209A TW 201735209 A TW201735209 A TW 201735209A TW 105135961 A TW105135961 A TW 105135961A TW 105135961 A TW105135961 A TW 105135961A TW 201735209 A TW201735209 A TW 201735209A
Authority
TW
Taiwan
Prior art keywords
die
wafer
illumination
unit
crystal grain
Prior art date
Application number
TW105135961A
Other languages
English (en)
Other versions
TWI624887B (zh
Inventor
小橋英晴
依田光央
大森僚
Original Assignee
捷進科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 捷進科技有限公司 filed Critical 捷進科技有限公司
Publication of TW201735209A publication Critical patent/TW201735209A/zh
Application granted granted Critical
Publication of TWI624887B publication Critical patent/TWI624887B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G02B27/14—Beam splitting or combining systems operating by reflection only
    • G02B27/141—Beam splitting or combining systems operating by reflection only using dichroic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本發明的課題是若以二值化或與良品的畫像差分法的手法來進行半導體晶片(晶粒)的表面上的異常檢測，則無法發現未滿1畫素的寬度的龜裂。其解決手段是半導體製造裝置具備：攝取晶粒的攝像部，及被配置於連結晶粒與攝像部的線上的照明部，以及控制攝像部和照明部的控制部。控制部是使晶粒的外觀檢查時的照明部的照射面積形成比晶粒的定位時的照明部的照射面積更窄，以攝像部來攝取晶粒。

Description

半導體製造裝置及半導體裝置的製造方法
本發明是有關半導體製造裝置，例如可適用在具備晶圓辨識攝影機的黏晶機(die bonder)。
先行切割圓板狀的晶圓來製造半導體晶片時，因切割時的切削抵抗等，有在半導體晶片發生從切剖面延伸至內部的龜裂之情形。個片化後的半導體晶片是被檢測有無龜裂等，進行作為其製品的良否判定(例如日本特開2008-98348號公報)。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2008-98348號公報
[專利文獻2]日本特開2008-66452號公報
若以二值化或與良品的畫像差分法的手法來 進行半導體晶片(晶粒)的表面上的異常檢測，則無法發現未滿1畫素的寬度的龜裂。
本發明的課題是在於提供一種可提升龜裂的辨識精度之技術。
其他的課題及新穎的特徵是可由本說明書的記述及附圖明確得知。
本發明中代表性者的概要若簡單說明則下述般。
亦即，半導體製造裝置是具備：攝取晶粒的攝像部，及被配置於連結前述晶粒與前述攝像部的線上的照明部，以及控制前述攝像部和前述照明部的控制部。前述控制部是使前述晶粒的外觀檢查時的前述照明部的照射面積形成比前述晶粒的定位時的前述照明部的照射面積更窄，以前述攝像部來攝取前述晶粒。
若根據上述半導體製造裝置，則可提升龜裂的辨識精度。
10‧‧‧黏晶機
1‧‧‧晶圓供給部
D‧‧‧晶粒
VSW‧‧‧晶圓辨識攝影機
ID‧‧‧攝像部
LD‧‧‧照明部
2A、2B‧‧‧拾取部
3A、3B‧‧‧對準部
BAS‧‧‧中間平台
VSA‧‧‧平台辨識攝影機
4A、4B‧‧‧接合部
BBH‧‧‧接合頭
42‧‧‧吸盤
BHT‧‧‧接合頭平台
VSB‧‧‧基板辨識攝影機
5‧‧‧搬送部
BS‧‧‧接合平台
P‧‧‧基板
8‧‧‧控制部
圖1是表示實施例的黏晶機的構成的概略上面圖。
圖2是表示圖1的晶粒供給部的構成的外觀立體圖。
圖3是表示圖2的晶粒供給部的主要部的概略剖面圖。
圖4是說明圖1的黏晶機的概略構成及其動作的圖。
圖5是表示控制系的概略構成的方塊圖。
圖6是說明實施例的半導體製造裝置的黏晶工程的流程圖。
圖7是表示對切割膠帶賦予張力的狀態的剖面圖。
圖8是表示吸附切割膠帶的狀態的剖面圖。
圖9是用以說明模仿動作的流程圖。
圖10是表示獨特的部分(選擇領域)的例圖。
圖11是表示登錄畫像及類似畫像的例圖。
圖12是用以說明連續動工動作的流程圖。
圖13是表示有龜裂的晶粒的畫像的圖。
圖14是表示將圖13的畫像予以二值化的畫像的圖。
圖15是表示良品的晶粒的畫像的圖。
圖16是表示圖13的畫像與圖15的畫像的差分的圖。
圖17是表示龜裂粗的情況的畫像的圖。
圖18是表示龜裂細的情況的畫像的圖。
圖19是用以說明龜裂的間接檢測方式的畫像的圖。
圖20是用以說明晶圓供給部的光學系的圖。
圖21是表示晶粒的表面為平面時的攝影機畫像的圖。
圖22是用以說明薄晶粒特有的彎曲所產生的凹凸的剖面圖。
圖23是表示在晶粒的表面有凹凸時的攝影機畫像的圖。
圖24是表示被擴張處理的晶圓的攝影機畫像的圖。
圖25是用以說明同軸照明的光源的圖。
圖26是用以說明同軸照明的發光面面積與攝像範圍的關係的圖。
圖27是用以說明同軸照明的發光面面積與攝像範圍的關係的圖。
圖28是表示擴張處理時的晶圓的狀態的剖面圖。
圖29是表示直接檢測方式的同軸照明的圖。
圖30是表示間接檢測方式的同軸照明的第1例的圖。
圖31是表示間接檢測方式的同軸照明的第2例的圖。
圖32是表示可對應於直接檢測方式及間接檢測方式的雙方的同軸照明的圖。
圖33是表示同軸照明與環照明的組合的圖。
圖34是表示藉由間接檢測方式來攝取無龜裂的晶圓的畫像的圖。
圖35是表示藉由間接檢測方式來攝取有龜裂的晶圓的畫像的圖。
圖36是表示間接檢測方式的同軸照明的第3例的 圖。
圖37是表示圖36的間接檢測方式之畫像的圖。
圖38是表示拾取工程的流程圖。
圖39是表示基板的平面圖。
圖40是在圖39的基板黏接晶粒的平面圖。
圖41是圖40的剖面圖。
圖42是表示具有龜裂的晶粒的畫像的圖。
圖43是表示圖42的箭號方向的明度的圖。
在半導體裝置的製造工程的一部分有將半導體晶片(以下簡稱為晶粒)搭載於配線基板或導線架等(以下簡稱為基板)而組合封裝的工程，組合封裝的工程的一部分有從半導體晶圓(以下簡稱為晶圓)分割晶粒的工程、及將分割後的晶粒搭載於基板上的接合工程。在接合工程所被使用的製造裝置為黏晶機。
黏晶機是以焊錫、鍍金、樹脂作為接合材料，將晶粒接合(搭載黏著)於基板或已被接合的晶粒上之裝置。在將晶粒接合至例如基板的表面之接合裝置中，利用被稱為吸盤(collet)的吸附噴嘴來從晶圓吸附拾取晶粒，搬送至基板上，賦予推壓力，且將接合材加熱，藉此進行接合的動作(作業)會被重複進行。吸盤是具有吸附孔，吸引空氣，吸附保持晶粒的保持具，具有與晶粒同程度的大小。
<實施形態>
以下，說明有關實施形態的半導體製造裝置。另外，在括弧內的符號為例示，並非限於此。
半導體製造裝置(10)是具備：攝取晶粒(D)的攝像部(ID)，及被配置於連結晶粒(D)與攝像部(ID)的線上的照明部(LD)，以及控制攝像部(ID)和照明部(LD)的控制部(8)。控制部(8)是使晶粒的外觀檢查時(工程P4)的照明部(LD)的照射面積形成比晶粒的定位時(工程P5)的照明部(LD)的照射面積更窄，以攝像部(ID)來攝取晶粒(D)。
藉此，可發現無法以二值化或與良品的畫像差分法的手法來進行晶粒的表面上的異常檢測之未滿1畫素的寬度的龜裂，可使龜裂的辨識精度提升。
以下，利用圖面來說明有關實施例、比較例及變形例。但，在以下的說明中，對於同一構成要素附上同一符號而省略重複的說明。另外，圖面為了使說明更明確，而相較於實際的形態，有時針對各部的寬度、厚度、形狀等是模式性地表示，但無論如何為其一例，並非限定本發明的解釋者。
〔實施例〕
圖1是實施例的黏晶機的概略上面圖。黏晶機10大致劃分為具備：晶圓供給部1，拾取部2A、2B， 對準部3A、3B，接合部4A、4B，搬送部5及控制部8(參照圖4)。晶圓供給部1是供給搭載有安裝於基板P的晶粒D之晶圓環14(參照圖2、圖3)。拾取部2A、2B是從晶圓供給部1拾取晶粒D。對準部3A、3B是將所被拾取的晶粒D予以中間性地一度載置。接合部4A、4B是拾取對準部3A、3B的晶粒D，接合至基板P或已被接合的晶粒D上。搬送部5是將基板P搬送至安裝位置。控制部8是監視控制各部的動作。
晶圓供給部1是具備：晶圓卡匣升降機WCL、晶圓修正滑槽WRA、晶圓環支架(晶圓支撐台)WRH、晶粒頂起單元WDE及晶圓辨識攝影機VSW。晶圓卡匣升降機WCL是使儲存複數的晶圓環14的晶圓卡匣上下移動至晶圓搬送高度。晶圓修正滑槽WRA是進行由晶圓卡匣升降機WCL所供給的晶圓環14的對準。晶圓抽出器WRE是從晶圓卡匣取出晶圓環14收納。晶圓環支架WRH是藉由未圖示的驅動手段來移動於X方向及Y方向，使拾取的晶粒D移動至晶粒頂起單元WDE的位置。圖1的2點虛線圓是晶圓環支架WRH的移動範圍。晶粒頂起單元WDE是從被安裝於晶圓膠帶(切割膠帶)16的晶圓11以晶粒單位來突出剝離。晶圓辨識攝影機VSW是攝取在晶圓環支架WRH所被支撐的晶圓11的晶粒D，辨識應拾取的晶粒D的位置。
拾取部2A、2B是分別具備拾取頭BPH及拾取頭平台BPT。拾取頭BPH是具有：將以晶粒頂起單元 WDE所頂起的晶粒D吸附保持於前端的吸盤22(參照圖4)，拾取晶粒D，載置於中間平台BAS。拾取頭平台BPT是使拾取頭BPH移動Z方向、X方向及Y方向。在拾取頭BPH中亦可附加配合晶粒D的角度來使旋轉的機能。拾取是根據表示晶圓11所具有之複數的電氣特性不同的晶粒的等級之分類圖來進行。分類圖是預先被記憶於控制部8。
對準部3A、3B是分別具備暫時性載置晶粒D的中間平台BAS及用以辨識中間平台BAS上的晶粒D的平台辨識攝影機VSA(參照圖4)。晶粒頂起單元WDE是平面視位於對準部3A的中間平台BAS與對準部3B的中間平台BAS的中間，晶粒頂起單元WDE、對準部3A的中間平台BAS及對準部3B的中間平台BAS是沿著X方向來配置。
接合部4A、4B是分別具備接合頭BBH、吸盤42(參照圖4)、接合頭平台BHT及基板辨識攝影機VSB(參照圖4)。接合頭BBH是具有與拾取頭BPH同樣的構造，從中間平台BAS拾取晶粒D，接合於所被搬送而來的基板P。吸盤42是吸附保持被安裝於接合頭BBH的前端的晶粒D。接合頭平台BHT是使接合頭BBH移動於Z方向、X方向及Y方向。基板辨識攝影機VSB是攝取所被搬送而來的基板P的位置辨識標記(未圖示)，辨識應接合的晶粒D的接合位置。
藉由如此的構成，接合頭BBH是根據平台辨 識攝影機VSA的攝像資料來修正拾取位置．姿勢，從中間平台BAS拾取晶粒D，根據基板辨識攝影機VSB的攝像資料來將晶粒D接合至基板P。
搬送部5是具備將載置接合晶粒D的基板P(在圖1是18片)的盒(在圖1是5個)搬送於X方向的第1搬送道51及第2搬送道52。第1搬送道51是具備第1洗淨平台CS1、第1接合平台BS1及第2接合平台BS2。圖1是在第1洗淨平台CS1載置盒91，在第1接合平台BS1載置盒92，在第2接合平台BS2載置盒93。第2搬送道52是具備第2洗淨平台CS2及第3接合平台BS3。圖1是在第2洗淨平台CS2載置盒94，在第3接合平台BS3載置盒95。在第1洗淨平台CS1及第2洗淨平台CS2的預覽點PVP，被附在基板P之基板的不良的記號的辨識及吸引基板P上的異物之洗滌會被進行。在第1接合平台BS1、第2接合平台BS2及第3接合平台BS3的接合點BP是對基板P進行接合。連結對準部3A的中間平台BAS、第1接合平台BS1的接合點BP及第3接合平台BS3的接合點BP的線是沿著Y方向來配置，連結對準部3B的中間平台BAS及第2接合平台BS2的接合點BP的線是沿著Y方向來配置。第1搬送道51及第2搬送道52是分別具備：盒裝載機IMH、進給滑槽FMT、裝載機供給器FIG、主供給器FMG1、主供給器FMG2、主供給器MFG3、卸載機供給器FOG及盒卸載機OMH。盒裝載機IMH是使儲存基板P的盒上下移動至基板搬送高 度，一旦基板P全部藉由推進機供給，則釋出盒，使重新儲存基板P的盒上下移動至基板搬送高度。進給滑槽FMT是按照基板寬度來開閉基板搬送部的滑槽。裝載機供給器FIG是將被供給的基板P夾持搬送至預覽點PVP。主供給器FMG1是將被夾持搬送至預覽點PVP的基板P交接至主供給器FMG2為止夾持搬送。主供給器FMG2是從主供給器FMG1接受基板P，交接至主供給器MFG3為止夾持搬送。主供給器FMG3是從主供給器FMG2接受基板P，夾持搬送至卸載位置。卸載機供給器FOG是將被夾持搬送至卸載位置的基板P夾持搬送至釋出位置。盒卸載機OMH是使被供給的空盒上下移動至基板搬送高度，若盒因被釋出的基板而裝滿，則重新使空盒上下移動至基板搬送高度。
其次，利用圖2及圖3來說明晶圓供給部的詳細的構成。圖2是表示晶圓供給部的主要部的外觀立體圖。圖3是表示晶圓供給部的主要部的概略剖面圖。在晶圓11的背面是貼附有晶粒貼附薄膜(Die Attach Film；DAF)18，更在其背側貼附有切割膠帶16。而且，切割膠帶16的緣邊是被貼附於晶圓環14，被夾入擴張環15而固定。亦即，晶圓環支架WRH是具備：保持晶圓環14的擴張環15、及被保持於晶圓環14將黏有複數的晶粒D(晶圓11)的切割膠帶16水平定位的支撐環17。晶圓供給部1是被配置於支撐環17的內側，具有用以將晶粒D頂起至上方的晶粒頂起單元WDE。晶粒頂起單元WDE是 藉由未圖示的驅動機構來移動於上下方向，晶圓環支架WRH會移動於水平方向。如此，隨著晶粒D的薄型化，黏晶用的黏著劑是從液狀取代成薄膜狀，設為在晶圓11與切割膠帶16之間貼附被稱為晶粒貼附薄膜18的薄膜狀的黏著材料之構造。就具有晶粒貼附薄膜18的晶圓11而言，切割是對於晶圓11與晶粒貼附薄膜18進行。另外，切割膠帶16與晶粒貼附薄膜18亦可為被一體化的膠帶。
晶圓環支架WRH是在晶粒D的頂起時，使保持晶圓環14的擴張環15下降。此時，由於支撐環17不下降，因此被保持於晶圓環14的切割膠帶16會被拉伸，晶粒D彼此間的間隔會擴大，防止各晶粒D彼此間的干涉．接觸，作為各個的晶粒容易分離頂起的條件。合併擴張環15及支撐環17稱為擴張器。晶粒頂起單元WDE是由晶粒下方來頂起晶粒D，藉此使晶粒D的剝離進展，使吸盤之晶粒D的拾取性提升。
圖4是黏晶機的主要部的概略側面圖。黏晶機10是具備3個的接合平台BS1、BS2、BS3，但在圖4是記載接合平台BS。黏晶機10是將以拾取頭BPH所拾取的晶粒D一度載置於中間平台BAS，以接合頭BBH再度拾取所載置的晶粒D，接合於安裝位置，安裝至基板P。
黏晶機10是具有：辨識晶圓11上的晶粒D的姿勢之晶圓辨識攝影機VSW，及辨識被載置於中間平台BAS的晶粒D的姿勢之平台辨識攝影機VSA，以及辨 識接合平台BS上的安裝位置之基板辨識攝影機VSB。在本實施例必須修正辨識攝影機間的姿勢偏移的是參與接合頭BBH的拾取之平台辨識攝影機VSA，及參與接合頭BBH之往安裝位置的接合之基板辨識攝影機VSB。
並且，黏晶機10是具有：被設在中間平台BAS的旋轉驅動裝置25、被設在中間平台BAS與接合平台BS之間的下視攝影機(Under Vision Camera)CUV、被設在接合平台BS的加熱裝置34、及控制部8。旋轉驅動裝置25是在與具有安裝位置的安裝面平行的面使中間平台BAS旋轉，修正平台辨識攝影機VSA以基板辨識攝影機VSB間的轉角偏移等。下視攝影機CUV是由正下方來觀察接合頭BBH移動中吸附的晶粒D的狀態，加熱裝置34是為了安裝晶粒D而加熱接合平台BS。
利用圖5來說明有關控制部8。圖5是表示控制系的概略構成的方塊圖。控制系80是具備控制部8、驅動部86、訊號部87及光學系88。控制部8大致劃分為主要具有：以CPU(Central Processor Unit)所構成的控制．運算部81、記憶裝置82、輸出入裝置83、匯流線84及電源部85。記憶裝置82是具有：記憶處理程式等之以RAM所構成的主記憶裝置82a、及記憶在控制時所必要的控制資料或畫像資料等之以HDD所構成的輔助記憶裝置82b。輸出入裝置83是具有：顯示裝置狀態或資訊等的監視器83a、輸入操作員的指示之觸控面板83b、操作監視器的滑鼠83c、及取入來自光學系88的畫像資料之畫像 取入裝置83d。並且，輸出入裝置83是具有：控制晶圓供給部1的XY平台(未圖示)或接合頭平台BHT的ZY驅動軸等的驅動部86之馬達控制裝置83e、及從各種的感測器訊號或照明裝置等的開關等的訊號部87取入或控制訊號的I/O訊號控制裝置83f。在光學系88中含有晶圓辨識攝影機VSW、平台辨識攝影機VSA、基板辨識攝影機VSB。控制．運算部81是經由匯流線84來取入必要的資料運算，對拾取頭BPH等的控制或監視器83a等傳送資訊。
圖6是說明實施例的半導體製造裝置的黏晶工程的流程圖。
在實施例的黏晶工程中，首先，保持從晶圓卡匣取出的晶圓11之晶圓環14會被載置於晶圓環支架WRH上而被搬送至進行晶粒D的拾取之基準位置(以下將此動作稱為晶圓裝載(工程P1))。其次，以晶圓11的配置位置能夠正確地與其基準位置一致的方式進行微調整(晶圓對準)(工程P2)。
其次，以預定間距來使載置晶圓11的晶圓環支架WRH間距移動(晶圓間距)，保持於水平，藉此將最初被拾取的晶粒D配置於拾取位置(工程P3)。
其次，從藉由晶圓辨識攝影機VSW所取得的畫像來進行晶粒D的外觀檢查(工程P4)。有關晶粒外觀檢查的詳細後述。在此，被判定成晶粒D的外觀無問題時，前進至後述的工程P5，被判定成有問題時，跳過該 晶粒D後再度實施工程P3，藉此使載置晶圓11的晶圓環支架WRH以預定間距來間距移動(晶圓間距)，將其次被拾取的晶粒D配置於拾取位置。
經過上述工程P4而被判定成良品的拾取對象的晶粒D是藉由晶圓辨識攝影機VSW來攝取拾取對象的晶粒D的主面(上面)，從取得的畫像算出來自拾取對象的晶粒D的上述拾取位置的位移量(工程P5)。根據此位移量來使載置晶圓11的晶圓環支架WRH移動，將拾取對象的晶粒D正確地配置於拾取位置。
晶圓11是預先藉由探測器等的檢查裝置，按每個晶粒檢查，產生按每個晶粒顯示良、不良的圖資料，記憶於控制部8的記憶裝置82。拾取對象的晶粒D為良品或不良品的判定是依據圖資料來進行。當晶粒D為不良品時，不實施晶粒的外觀檢查辨識(工程P4)、晶粒定位辨識(工程P5)、拾取(工程P6)及接合(工程P7)，使載置晶圓11的晶圓環支架WRH以預定間距來間距移動(晶圓間距)，將其次被拾取的晶粒D配置於拾取位置。
拾取對象的晶粒D被正確地配置於拾取位置之後，藉由包含吸盤22的拾取頭BPH來從切割膠帶16拾取，載置於中間平台BAS(工程P6)。以平台辨識攝影機VSA來攝像進行被載置於中間平台BAS的晶粒的外觀檢查。藉由包含吸盤42的接合頭BBH來從中間平台BAS拾取，黏晶於基板P或已被接合於基板P的晶粒(工 程P7)。以基板辨識攝影機VSB來攝像進行晶粒的定位辨識後的晶粒的外觀檢查。進行層疊複數的晶粒的黏晶時，在所被拾取的晶粒的接合前，以基板辨識攝影機VSB來攝像進行已被安裝於基板P的下層的晶粒的外觀檢查。
以後，按照同樣的程序，晶粒D會1個1個從切割膠帶16剝離(工程P8)。一旦除去不良品的全部的晶粒D的拾取完了，則將以晶圓11的外形來保持該等晶粒D的切割膠帶16及晶圓環14等卸載至晶圓卡匣(工程P9)。
圖7是表示對切割膠帶賦予張力的狀態的剖面圖。圖8是表示吸附切割膠帶的狀態的剖面圖。另外，在圖7，8中，晶粒貼附薄膜18的顯示是被省略。
如前述般。切割膠帶16是以在拾取工程鬆弛會消失的方式，藉由朝支撐環17推壓來取得張力，維持平面。將該等的處理稱為擴張處理。被擴張處理的晶圓11是近幾年的未滿200~300μm的厚度時，因該擴張張力，如圖7所示般，在晶粒D產生彎曲。晶粒外觀檢查辨識(工程P4)是在圖7的狀態下進行。如圖8所示般，晶粒D的彎曲是藉由在支撐切割膠帶16的下部之拱頂單元19真空吸附於箭號的方向來矯正。晶粒定位辨識(工程P5)及拾取(工程P6)是在圖8的吸附狀態下進行。
利用圖9~12來說明有關晶粒定位的方法。圖9是用以說明模仿動作的流程圖。圖10是表示獨特的部分(選擇領域)的例圖。圖11是表示登錄畫像及類似 畫像的例圖。圖12是用以說明連續動工動作的流程圖。
晶粒定位算法是主要利用樣板匹配，作為一般熟知的正規化相關式的運算。將其結果設為一致率。樣板匹配是有參考學習的模仿動作及連續動工用動作。
首先，說明有關模仿動作。控制部8是將參考樣品搬送至拾取位置(步驟S1)。控制部8是以晶圓辨識攝影機VSW來取得參考樣品的畫像PCr(步驟S2)。黏晶機的操作者會藉由人機介面(觸控面板83b或滑鼠83c)來從畫像內選擇如圖10所示般的獨特的部分UA(步驟S3)。控制部8是將所被選擇的獨特的部分(選擇領域)UA與參考樣品的位置關係(座標)保存於記憶裝置82(步驟S4)。控制部8是將選擇領域的畫像(樣板畫像)PT保存於記憶裝置82(步驟S5)。將成為基準的工件畫像及其座標保存於記憶裝置。
其次，說明有關連續動作。控制部8為了連續動工用將構件(製品用晶圓)搬送至拾取位置(步驟S11)。控制部8是以晶圓辨識攝影機VSW來取得製品用晶粒的畫像PCn(步驟S2)。如圖11所示般，控制部8是比較在模仿動作所保存的樣板畫像PT與在步驟S2所取得的製品用晶粒的畫像PCn，算出最類似的部分的畫像PTn的座標(步驟S13)。比較該座標與在參考樣品所測定的座標，算出製品用晶粒的位置(畫像PTn與樣板(template)畫像PT的偏移(offset))(步驟S14)。
利用圖13~16來說明有關晶粒外觀檢查辨識(龜裂 或異物等的異常檢測)。圖13是表示有龜裂的晶粒的畫像的圖。圖14是表示將圖13的畫像予以二值化後的畫像的圖。圖15是表示良品的晶粒的畫像的圖。圖16是表示圖13的畫像與圖15的畫像的差分的圖。
晶粒表面上的異常檢測是利用二值化或畫像差分法等的手法。產生進行有龜裂CR的晶粒的畫像PCa(圖13)的二值化後的畫像PC2(圖14)，檢測出異常部分(龜裂CR)。產生取得有龜裂CR的晶粒的畫像PCa(圖13)與良品的晶粒的畫像PCn(圖15)的差分之畫像PCa-n，檢測出龜裂CR。
利用圖17、18來說明有關上述的手法的課題。圖17是龜裂粗的情況的畫像。圖18是龜裂細的情況的畫像。上述的手法是直接看龜裂，如圖17所示般，畫像PCa1的龜裂CR1為粗的情況是可檢測出，但如圖18所示般，若畫像PCa2的龜裂CR2變細，顏色變薄，則難以檢測出。亦即，上述手法會有以下的課題。
(1)未滿1畫素的寬度的龜裂是不會被發現。
龜裂寬度為未滿1畫素時，若欲以畫像來映現龜裂，則其像薄無法辨識。考慮龜裂的方向等時，實質上無3畫素以上的寬度，無法確實地檢測出。
(2)容易受晶粒的表面模樣的影響。
在晶粒表面有複雜的模樣時，難以和走行於其表面的龜裂進行識別。
(3)難以控制龜裂的明亮度。
難以只將龜裂明亮乃至昏暗映現出。
上述的課題是與晶粒定位辨識時同樣因為進行龜裂的直接觀察產生的問題，製品不良是以龜裂的有無而定，其寬度是無須考慮，因此設計出龜裂的間接檢測方式。圖19是用以說明龜裂的間接檢測方式的畫像。龜裂的間接檢測方式是當有龜裂時掌握在周圍發生的變化的方式。例如圖19所示般，以龜裂CR為境界，若晶粒的畫像PC的明亮度改變，則可無關龜裂CR的寬度來掌握龜裂。在圖19中，龜裂CR的右側的畫像暗，左側的畫像亮。以下，說明有關龜裂的間接檢測方式的具體的手段。
首先，利用圖20來說明有關晶圓辨識攝影機。圖20是用以說明晶圓供給部的光學系的圖，表示晶圓辨識攝影機及對拾取對象的晶粒照射畫像攝影用的光的照明部的配置。
晶圓辨識攝影機VSW的攝像部ID是與鏡筒BT的一端連接，在鏡筒BT的另一端是安裝有對物透鏡(圖示是省略)，成為經由此對物透鏡來攝取晶粒D的主面的畫像之構成。
在連結攝像部ID與晶粒D的線上的鏡筒BT和晶粒D之間配置有照明部LD，該照明部LD是在內部具備面發光照明(光源)SL及半透明反射鏡(半透過鏡)HM。來自面發光照明SL的照射光是藉由半透明反射鏡HM來以和攝像部ID相同的光軸反射，照射至晶粒D。以和攝像部ID相同的光軸來照射至晶粒D的其散亂光是在晶粒D 反射，其中的正反射光會透過半透明反射鏡HM來到達攝像部ID，形成晶粒D的映像。亦即，照明部LD是具有同軸落射照明(同軸照明)的機能。
利用圖21~24來說明有關同軸照明的特徵。圖21是表示晶粒的表面為平面時的攝影機畫像的圖。圖22是用以說明薄晶粒特有的彎曲所產生的凹凸的剖面圖。圖23是表示在晶粒的表面有凹凸時的攝影機畫像的圖。圖24是表示被擴張處理的晶圓的攝影機畫像的圖。
晶粒表面是容易鏡面反射，其表面是大致成為平面性。例如，若在晶粒D完全平坦的狀態下使用同軸照明，則因為可效率佳地將反射光集光，所以如圖21所示般，晶粒D是明亮映現。
但，如圖22所示般，在晶粒D的表面有凹凸時，平行光的同軸照明時，光的反射方向會按照凹凸而散亂，如圖23所示般，為有不均的映現方式。擴張處理時受到此性質的影響，由擴張所造成晶粒的翹起，如圖24所示般，陰影會映現於晶圓的攝影機畫像。此陰影的大小及濃度是視同軸照明的發光面面積而定。
利用圖25~27來說明有關同軸照明的機構。圖25是用以說明同軸照明的光源的圖。圖26、27是用以說明同軸照明的發光面面積與攝像範圍的關係的圖，圖26是發光面面積窄的情況，圖27是發光面面積寬的情況。
若同軸照明是原封不動配置光源，則會堵住 晶粒-攝影機間的光路，因此如圖25所示般，配置半透明反射鏡HM，將光源SL配置於偏離光路的位置。但，若由晶粒D來看，則亦可藉由半透明反射鏡HM來視為光源(假想光源)VSL存在於晶粒-攝影機間的假想位置。但，假想光源VSL是光度比實際的光源SL還低。以下，同軸照明的光源的位置是以光的假想光源VSL來表示。
以假想光源VSL說明與發光面面積的關係。為了藉由照明來照出鏡面反射的晶圓11的表面，利用攝像部ID來攝取該晶圓的畫像，是大幅度仰賴光源的位置及晶圓11反射的鏡面的方向。如圖26所示般，一旦有晶粒D的翹起，則鏡面的方向不會形成一定，若假想光源VSL的發光面面積窄，則照明光L1、L2是不被反射至攝像部ID的方向，翹起部VT是不映現。換言之，若在反射光R1、R2所前往的範圍R12無攝像部ID，則翹起部VT是不映現。鏡面的方向在某一定的範圍內持不安定性時，只要在其範圍全部配置光源即可。其範圍越廣越須擴大發光面面積。一旦發光面面積廣，則攝像部ID可接受反射光。如圖27所示般，由於在反射光R1、R2所前往的範圍R12有攝像部ID，因此翹起部VT是可映現。相反的因為不是擴散反射，所以在從各方向照至特定的反射面(各位置)的照明的總量是無依靠，光源以均一的光量來發光的情形變得重要。
利用圖28來說明有關晶粒的龜裂的性質。圖28是表示擴張處理時的晶圓的狀態的剖面圖。一旦在晶 粒D發生龜裂CR，則與切割的切溝同樣，因擴張時的張力，龜裂CR的周圍部會翹起。即使有未貫通晶粒D的龜裂CR，也會因為此擴張處理，而使龜裂貫通。
利用圖29~32來說明以龜裂作為境界改變晶粒的畫像的明亮度的龜裂的間接檢測方式的實現方法。圖29是表示直接檢測方式的同軸照明的圖。圖30是表示間接檢測方式的同軸照明的第1例的圖。圖31是表示間接檢測方式的同軸照明的第2例的圖。圖32是表示可對應於直接檢測方式及間接檢測方式的雙方之同軸照明的圖。圖33是表示同軸照明與環照明的組合的圖。
龜裂的間接檢測方式是利用前述的晶粒的翹起與照明的發光面面積的關係。如圖29所示般，通常(例如直接檢測方式的晶粒定位辨識)為了看晶粒的全景，而準備具有充分的發光面面積的同軸照明。將假想光源VSL的發光面面積形成比晶粒D的面積更充分大。
另一方面，在間接檢測方式中設置縮小發光面面積(或照射面積)的手段。但，為了能夠切換直接檢測方式及間接檢測方式的雙方式，而設置擴大或縮小發光面面積的手段(控制發光面的手段)。控制發光面的手段是藉由：
(a)遮蔽板的移動
(b)液晶的ON/OFF
(c)平面配列的LED的部分的ON/OFF
(d)同軸照明與環照明的組合，
等的方法來實現。以下，發光面的控制是以遮蔽板為例進行說明。
如圖30所示般，藉由在假想光源VSL的外側的一部分(圖面是右側)配置遮蔽板SHL來縮小發光面的面積。藉此，左側的照射光LL是被照射於晶粒D的龜裂CR，被反射至攝像部ID，但右側的照射光LR是被遮蔽板SHL遮蔽，未被照射於龜裂CR，可在龜裂CR的境界面的相對的位置產生明度的不同(右側暗，左側亮)。並且，如圖31所示般，在假想光源VSL的外側藉由環狀的遮蔽板SHL來縮小發光面的面積。藉此，中央的照射光LC是被照射於晶粒D周邊，被反射至攝像部ID，但外側的照射光LO是未被照射，與圖30同樣可在龜裂CR的境界面的相對的位置產生明度的不同。
如圖32所示般，將平面配列照明部LDA內的面發光照明SL之LED分割成周邊附近的第1領域SL1及中心附近的第2領域SL2。直接檢測方式是將第1領域SL1及第2領域SL的雙方的LED設為ON，擴大發光面面積。藉此，可形成與圖29同樣。間接檢測方式是例如將第1領域SL1的LED設為OFF，將第2領域的SL2的LED設為ON，縮小發光面面積。藉此，可形成與圖31同樣。
如圖33所示般，晶圓辨識攝影機VSW的攝像部ID是與鏡筒BT的一端連接，在鏡筒BT的另一端是安裝有對物透鏡(圖示是省略)，成為經由此對物透鏡來 攝取晶粒D的主面的畫像之構成。在鏡筒BT之安裝有對物透鏡的端部的周圍是安裝有環照明RL。
在鏡筒BT與晶粒D之間是配置有同軸照明部CL，該同軸照明部CL是在內部具備面發光照明SL及半透明反射鏡(半透過鏡)HM。來自面發光照明SL的照射光是藉由半透明反射鏡HM來以和攝像部ID相同的光軸反射，照射至晶粒D。以和攝像部ID相同的光軸來照射至晶粒D的其散亂光是在晶粒D反射，其中的正反射光會透過半透明反射鏡HM來到達攝像部ID，形成晶粒D的映像。
例如，環照明RL是直接檢測方式時被點燈，間接檢測方式時被熄燈。
圖34是藉由間接檢測方式來攝取無龜裂的晶圓的畫像。圖35是藉由間接檢測方式來攝取有龜裂的晶圓的畫像。藉由上述手法，當晶粒的中心存在於攝影機光學系的中心軸線上時，因為晶粒的彎曲是形成碗狀，所以正下面的晶粒的周圍部分是即使從周圍縮小照明的發光面也不易受影響，發生在中央部的龜裂會顯露。
圖36是表示間接檢測方式的同軸照明的第3例的圖。圖37是圖36的間接檢測方式之畫像。如圖36所示般，藉由將遮蔽板SHL的位置形成相當於攝像部ID的中心軸，外側的照射光LO是被照射於晶粒D中央附近，被反射至攝像部ID，但中央的照射光LC是未被照射，可取得如圖37般的反轉後的畫像。鏡面反射面的光 皆是利用依靠光源的位置的一處之事。相反的，光源的1處所映現出的鏡面是不限於1處。另外，圖36的遮蔽板SHL實際上不在攝像部ID中心軸，而是存在於半透明反射鏡HM的反射方向。
利用以間接檢測方式所取得的對比(contrast)，使用以下任一的畫像處理等來判斷龜裂的有無。
(a)差分畫像
進行與良品的畫像差分。因為影像不同，所以可藉由確認差分畫像的濃淡檢測出。
(b)邊緣檢測
檢測出在畫像內是否沒有無意圖的邊緣。這是利用索貝爾濾波器(Sobel Filter)．微分濾波器等的空間濾波器。
(c)亮度資料
檢測出指定區域的平均亮度．直方圖(histogram)的變化。
利用圖38來說明有關使用間接檢測方式的拾取工程。圖38是表示拾取工程的流程圖。
在將晶粒移動(間距移動)至拾取位置的晶圓間距(工程P3)之後進行的晶粒外觀檢查辨識(工程P4)是包含以下的步驟。
步驟P41：控制部8是將照明切換成龜裂檢查用。控制部8是例如將圖32的鏡筒BT2A的面發光照明SL的第 1領域SL1的LED予以OFF，將第2領域的SL2的LED予以ON，縮小發光面面積。
步驟P42：控制部8是將畫像取入龜裂檢查用。控制部8是藉由晶圓辨識攝影機來攝取晶粒D，取入該畫像。
步驟P43：控制部8是進行龜裂檢查用的畫像處理。
在晶粒定位辨識(工程P5)之前，控制部8為了矯正翹起的晶粒D，而進行從切割膠帶側真空吸附晶粒D的晶粒吸附(工程P11)。晶粒定位辨識(工程P5)是包含以下的步驟。
步驟P51：控制部8是將照明切換成晶粒定位辨識用。控制部8是例如將圖32的鏡筒BT2A的面發光照明SL的第1領域SL1的LED設為ON，將第2領域的SL2的LED設為ON，使發光面面積形成比晶粒D的平面面積更充分大。
步驟P52：控制部8是將畫像取入晶粒定位用。控制部8是藉由晶圓辨識攝影機來攝取晶粒D，取入該畫像。
步驟P53：控制部8是進行晶粒定位用的畫像處理。
在拾取(工程P6)之後，控制部8是進行停止真空吸附的吸附OFF(工程P11)。
即使是黏接後的基板安裝完了晶粒亦有可藉由類似的手法來檢測出龜裂的情況。利用圖39、40、41來說明有關於此。圖39是表示基板的平面圖。圖40是在圖39的基板黏接晶粒的平面圖。圖41是圖40的剖面圖。
在以環氧樹脂等所形成的基板P的表面設有配線WI。晶粒D是在基板P的配線WI之上與被貼附於晶粒D之下的DAF18一起被搭載。基板P是因表面或內部的配線構造(配線WI、導通孔VI)等而表面不是完全的平面。如圖41的箭號AR所示般，因為搭載晶粒D的基板P的表面(晶粒定位面)的凹凸，晶粒D會稍微彎曲。在此安裝有龜裂CR的晶粒D時，如圖41的橢圓虛線OV所示般，夾著龜裂CR在其兩側產生階差或方向(平面角度)不同。因平面角度的不同，照明的反射角度(反射方向)出現不同。藉此可在夾著龜裂CR的兩側使明度產生大的落差。
圖42是表示具有龜裂的晶粒的畫像的圖。圖43是表示圖42的箭號方向(畫像位址GA方向)的明度的圖。照明的方式是與晶圓供給部的情況同樣。在基板辨識攝影機VSB設置可控制發光面面積的同軸照明裝置(例如鏡筒BT2A)。將辨識龜裂的外觀檢查的照明裝置的發光面面積形成比基板的位置辨識的發光面面積更窄。雖利用基板P的凹凸，但也有晶粒D本身因DAF18的溶融的不均等而使產生階差的情況。為了辨別些微的階差，一旦進行上述般的照明配置，則如圖42所示般，晶粒D上的凹凸也會出現濃淡。但，如圖43的箭號CAR所示般，在晶粒D表面上的非已知場所明度分布有落差(急劇的變化)時，可判斷成有龜裂CR。
藉此，可在接合前檢測出在晶圓供給部無法 檢測出的龜裂或在拾取工程以後發生的龜裂(比接合工程更之前未表面化的龜裂)。
以上，根據實施形態、實施例、比較例及變形例來具體說明本發明者所研發的發明，但本發明是不限於上述實施形態、實施例、比較例及變形例，當然可實施各種變更。
例如，在實施例中，同軸照明是針對配置於對物透鏡-晶粒間的型式來進行說明，但亦可為透鏡內揮入型式。
又，實施例是在晶粒外觀檢查辨識之後進行晶粒定位辨識，但亦可在晶粒定位辨識之後進行晶粒外觀檢查辨識。
又，實施例是在晶圓的背面貼附DAF，但亦可無DAF。
又，實施例是分別具備2個拾取頭及接合頭，但亦可分別為1個。又，實施例是具備中間平台，但亦可無中間平台。此情況，拾取頭與接合頭是亦可兼用。
又，實施例是以晶粒的表面為上被接合，但亦可拾取晶粒後使晶粒的表背反轉，而以晶粒的背面為上接合。此情況，中間平台是亦可不設。此裝置是稱為倒裝晶片接合器(Flip Chip Bonder)。
又，實施例是具備接合頭，但亦可無接合頭。此情況，被拾取的晶粒是被載置於容器等。此裝置是稱為拾取裝置。
16‧‧‧切割膠帶
D‧‧‧晶粒
ID‧‧‧攝像部
VSL‧‧‧假想光源
SHL‧‧‧遮蔽板
LC‧‧‧照射光
LO‧‧‧照射光
CR‧‧‧龜裂

Claims (31)

  1. 一種半導體製造裝置，其特徵係具備：攝取晶粒的攝像部；被配置於連結前述晶粒與前述攝像部的線上的照明部；及控制前述攝像部和前述照明部的控制部，前述控制部係使前述晶粒的外觀檢查時的前述照明部的照射面積形成為比前述晶粒的定位時的前述照明部的照射面積更窄，以前述攝像部來攝取前述晶粒。
  2. 如申請專利範圍第1項之半導體製造裝置，其中，更具備具有晶圓環支架的晶圓供給部，前述晶圓環支架係具備：晶圓環，其係保持貼附有前述晶粒的切割膠帶；及擴張器，其係拉伸擴大前述切割膠帶。
  3. 如申請專利範圍第1項之半導體製造裝置，其中，更具備具有接合頭的接合部，該接合頭係將前述晶粒接合於已被接合的晶粒上。
  4. 如申請專利範圍第2或3項之半導體製造裝置，其中，前述照明部為具備配置於前述攝像部的中心線上的半透明反射鏡及配置於前述半透明反射鏡的旁邊的發光源之同軸照明。
  5. 如申請專利範圍第4項之半導體製造裝置，其中，前述發光源為面發光源。
  6. 如申請專利範圍第5項之半導體製造裝置，其 中，前述發光源係具備周邊附近發光的第1領域及中心附近發光的第2領域，可個別控制前述第1領域及前述第2領域的點燈及熄燈。
  7. 如申請專利範圍第2或3項之半導體製造裝置，其中，前述照明部係具備：同軸照明部，其係具備配置於前述攝像部的中心線上的半透明反射鏡及配置於前述半透明反射鏡的旁邊的發光源；及環照明部，其係配置於前述同軸照明部的上部。
  8. 如申請專利範圍第7項之半導體製造裝置，其中，可個別控制前述同軸照明部及前述環照明部的點燈及熄燈。
  9. 如申請專利範圍第2項之半導體製造裝置，其中，更具備拾取前述晶粒的拾取部。
  10. 如申請專利範圍第9項之半導體製造裝置，其中，更具備接合部，其係將前述被拾取的晶粒接合於基板或已被接合的晶粒上。
  11. 如申請專利範圍第10項之半導體製造裝置，其中，前述拾取部係具備中間平台，前述被拾取的晶粒係載置於前述中間平台，前述接合部係將載置於前述中間平台的晶粒接合於前述基板或已被接合於前述基板的晶粒上。
  12. 如申請專利範圍第10項之半導體製造裝置，其中，前述被拾取的晶粒係上下反轉， 前述接合部係將前述被上下反轉的晶粒接合於前述基板。
  13. 如申請專利範圍第9項之半導體製造裝置，其中，更具備儲存晶粒的容器，前述被拾取的晶粒係載置於前述容器。
  14. 一種半導體裝置的製造方法，其係具備：(a)準備保持貼附有晶粒的切割膠帶的晶圓環支架之工程；(b)拉伸前述切割膠帶之工程；(c)利用攝像裝置及照明裝置來檢查前述晶粒的外觀之工程；(d)利用前述攝像裝置及前述照明裝置來進行前述晶粒的定位之工程；及(e)拾取前述晶粒之工程，前述(c)工程係將前述照明裝置的發光面面積形成為比前述(d)工程的前述照明裝置的發光面面積更小來攝像。
  15. 如申請專利範圍第14項之半導體裝置的製造方法，其中，在前述(c)工程與前述(d)工程之間，具有經由前述切割膠帶來吸附前述晶粒的工程，在前述(d)工程與前述(e)工程之間，具有解除前述晶粒的吸附之工程。
  16. 如申請專利範圍第14項之半導體裝置的製造方法，其中，前述照明裝置為具備配置於前述攝像裝置的中 心線上的半透明反射鏡及配置於前述半透明反射鏡的旁邊的發光源之同軸照明。
  17. 如申請專利範圍第16項之半導體裝置的製造方法，其中，前述發光源為面發光源。
  18. 如申請專利範圍第17項之半導體裝置的製造方法，其中，前述發光源係具備周邊附近發光的第1領域及中心附近發光的第2領域，可個別控制前述第1領域及前述第2領域的點燈及熄燈。
  19. 如申請專利範圍第14項之半導體裝置的製造方法，其中，前述照明裝置係具備：同軸照明部，其係具備配置於前述攝像裝置的中心線上的半透明反射鏡及配置於前述半透明反射鏡的旁邊的發光源；及環照明部，其係配置於前述同軸照明部的上部。
  20. 如申請專利範圍第19項之半導體裝置的製造方法，其中，可個別控制前述同軸照明部及前述環照明部的點燈及熄燈。
  21. 如申請專利範圍第14項之半導體裝置的製造方法，其中，更具備：(f)將前述被拾取的晶粒載置於中間平台之工程；及(g)進行被載置於前述中間平台的晶粒的外觀檢查之工程。
  22. 如申請專利範圍第21項之半導體裝置的製造方 法，其中，前述(g)工程係以平台辨識攝影機來攝像而進行。
  23. 如申請專利範圍第14項之半導體裝置的製造方法，其中，更具備：(h)進行前述已被接合的晶粒的外觀檢查之工程；及(i)將晶粒接合於前述已被接合的晶粒上之工程。
  24. 如申請專利範圍第23項之半導體裝置的製造方法，其中，前述(h)工程係以基板辨識攝影機來攝像而進行。
  25. 一種黏晶機，其特徵係具備：攝取晶粒的晶圓辨識攝影機；被配置於連結前述晶粒與前述晶圓辨識攝影機的線上的照明部；及控制前述晶圓辨識攝影機及前述照明部的控制部，前述控制部係使前述晶粒的外觀檢查時的前述照明部的照射面積形成為比前述晶粒的定位時的前述照明部的照射面積更窄，以前述晶圓辨識攝影機來攝取前述晶粒。
  26. 如申請專利範圍第25項之黏晶機，其中，更具備具有晶圓環支架的晶圓供給部，前述晶圓環支架係具備：晶圓環，其係保持貼附有前述晶粒的切割膠帶；及擴張器，其係拉伸擴大前述切割膠帶。
  27. 如申請專利範圍第25項之黏晶機，其中，更具 備：將前述晶粒接合於基板或已被接合的晶粒上之接合頭；及基板辨識攝影機。
  28. 如申請專利範圍第26或27項之黏晶機，其中，前述控制部係拉伸擴大前述切割膠帶而以前述晶圓辨識攝影機來進行前述晶粒的外觀檢查。
  29. 如申請專利範圍第25項之黏晶機，其中，更具備：拾取前述晶粒的拾取頭；載置前述被拾取的晶粒的中間平台；及平台辨識攝影機，前述控制部係以前述平台辨識攝影機來進行被載置於前述中間平台的晶粒的外觀檢查。
  30. 如申請專利範圍第27項之黏晶機，其中，前述控制部係以前述基板辨識攝影機來進行前述已被接合的晶粒的外觀檢查。
  31. 如申請專利範圍第27項之黏晶機，其中，前述控制部係層疊複數的晶粒的黏晶時，在前述被拾取的晶粒的接合前，以前述基板辨識攝影機來進行已被安裝於基板的下層晶粒的外觀檢查。
TW105135961A 2015-12-24 2016-11-04 半導體製造裝置及半導體裝置的製造方法 TWI624887B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015251207A JP6685126B2 (ja) 2015-12-24 2015-12-24 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201735209A true TW201735209A (zh) 2017-10-01
TWI624887B TWI624887B (zh) 2018-05-21

Family

ID=59234588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135961A TWI624887B (zh) 2015-12-24 2016-11-04 半導體製造裝置及半導體裝置的製造方法

Country Status (4)

Country Link
JP (1) JP6685126B2 (zh)
KR (1) KR20170076545A (zh)
CN (1) CN106920762B (zh)
TW (1) TWI624887B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765517B (zh) * 2020-03-23 2022-05-21 日商捷進科技有限公司 晶粒接合裝置及半導體裝置的製造方法
TWI799912B (zh) * 2020-07-31 2023-04-21 日商捷進科技有限公司 黏晶裝置及半導體裝置的製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7082862B2 (ja) * 2017-07-27 2022-06-09 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法および半導体製造システム
JP7029900B2 (ja) * 2017-08-03 2022-03-04 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7010633B2 (ja) * 2017-09-19 2022-01-26 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7010638B2 (ja) * 2017-09-26 2022-01-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP6886379B2 (ja) * 2017-09-28 2021-06-16 Ｔｏｗａ株式会社 保持部材、保持部材の製造方法、検査装置及び切断装置
US11452251B2 (en) 2017-12-07 2022-09-20 Fuji Corporation Information management device
JP7102271B2 (ja) * 2018-07-17 2022-07-19 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7146352B2 (ja) * 2018-12-10 2022-10-04 株式会社ディスコ 試験装置
CN113348739B (zh) * 2019-02-01 2023-02-10 株式会社富士 作业机
JP7299728B2 (ja) 2019-03-22 2023-06-28 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP7300353B2 (ja) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2022098312A (ja) 2020-12-21 2022-07-01 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
DE102022118873B4 (de) 2022-07-27 2024-02-08 ASMPT GmbH & Co. KG Verfahren und Vorrichtung zum Entnehmen von Chips von einem Waferfilmframe, Bestücksystem und Computerprogramm

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744966B2 (ja) * 1994-10-07 2006-02-15 株式会社ルネサステクノロジ 半導体基板の製造方法
KR960015001A (ko) * 1994-10-07 1996-05-22 가나이 쓰토무 반도체 기판의 제조방법과 피검사체상의 패턴결함을 검사하기 위한 방법 및 장치
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP2000150546A (ja) * 1998-11-16 2000-05-30 Toshiba Corp 電子部品の実装装置及び実装方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP2006138830A (ja) * 2004-11-10 2006-06-01 Nippon Electro Sensari Device Kk 表面欠陥検査装置
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4830772B2 (ja) * 2006-10-11 2011-12-07 ヤマハ株式会社 半導体チップの検査方法
JP5054949B2 (ja) * 2006-09-06 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7847927B2 (en) * 2007-02-28 2010-12-07 Hitachi High-Technologies Corporation Defect inspection method and defect inspection apparatus
JP2008215875A (ja) * 2007-02-28 2008-09-18 Omron Corp 成形体の検査方法およびこの方法を用いた検査装置
JP5903229B2 (ja) * 2011-08-30 2016-04-13 ファスフォードテクノロジ株式会社 ダイボンダ及び半導体製造方法
JP2013092661A (ja) * 2011-10-26 2013-05-16 Panasonic Corp 部品実装装置に用いる撮像用照明ユニット及び部品実装装置
JP5438165B2 (ja) * 2012-06-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6266275B2 (ja) * 2013-09-09 2018-01-24 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765517B (zh) * 2020-03-23 2022-05-21 日商捷進科技有限公司 晶粒接合裝置及半導體裝置的製造方法
TWI799912B (zh) * 2020-07-31 2023-04-21 日商捷進科技有限公司 黏晶裝置及半導體裝置的製造方法
US11692947B2 (en) 2020-07-31 2023-07-04 Fasford Technology Co., Ltd. Die bonding apparatus and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
JP2017117916A (ja) 2017-06-29
TWI624887B (zh) 2018-05-21
CN106920762A (zh) 2017-07-04
CN106920762B (zh) 2020-03-10
JP6685126B2 (ja) 2020-04-22
KR20170076545A (ko) 2017-07-04

Similar Documents

Publication Publication Date Title
TWI624887B (zh) 半導體製造裝置及半導體裝置的製造方法
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7225337B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI729397B (zh) 半導體製造裝置及半導體裝置之製造方法
CN109524320B (zh) 半导体制造装置及半导体器件的制造方法
JP2019029611A (ja) ダイボンディング装置および半導体装置の製造方法
JP2022098312A (ja) ダイボンディング装置および半導体装置の製造方法
KR102516586B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
TWI832143B (zh) 晶粒接合裝置及半導體裝置的製造方法
TWI823297B (zh) 黏晶裝置及半導體裝置的製造方法