TW201708913A - 畫素陣列 - Google Patents
畫素陣列 Download PDFInfo
- Publication number
- TW201708913A TW201708913A TW104128249A TW104128249A TW201708913A TW 201708913 A TW201708913 A TW 201708913A TW 104128249 A TW104128249 A TW 104128249A TW 104128249 A TW104128249 A TW 104128249A TW 201708913 A TW201708913 A TW 201708913A
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- alignment
- pixel electrode
- main
- alignment regions
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
Abstract
一種畫素陣列,其包括多條掃描線、多條資料線以及多個畫素結構。畫素結構與掃描線以及資料線電性連接。每一畫素結構包括控制元件、主畫素電極以及次畫素電極。控制元件與其中一條掃描線以及其中一條資料線電性連接。主畫素電極與控制元件電性連接,其中資料線貫穿主畫素電極的中央,以使主畫素電極於資料線的兩側具有四個配向區域。次畫素電極與控制元件電性連接且與主畫素電極分離開來,其中資料線貫穿次畫素電極的中央,以使次畫素電極於資料線的兩側具有四個配向區域。畫素結構與相鄰之畫素結構電性絕緣,且相鄰兩畫素結構具有間隙,且間隙分別位於相鄰兩資料線以及相鄰兩掃描線之中央。
Description
本發明是有關於一種畫素陣列,且特別是有關於一種顯示面板的畫素陣列。
隨著顯示技術的蓬勃發展,平面顯示技術逐漸朝高階化與多樣化發展,如高解析(High Resolution)、立體顯示(StereoscopicDisplay)與可撓式顯示(Flexible Display)等。其中,可撓式顯示器雖已發展多年,但受限於材料開發、相關製程技術發展與光學表現並無明顯的市場應用。然而, 近幾年除了在可攜式電子產品上發現其蹤跡,在大尺寸顯示器的應用也逐漸浮上檯面。其中藉由傳統面板直接彎曲來達成曲面顯示,會產生需多光學上的缺陷導致面板的對比下降(Low contract)、色偏(Color shift)與亮度不均(Mura)。
舉例來說,在畫素結構中出現具有黑色條紋的區域為常見的一種缺陷,其成因為上基板在面板彎曲後與下基板間所產生的相對移位,使得上述區域之上、下基板的配向方向不一致,因而產生液晶旋性(LC Twist),而產生具有黑色條紋的區域,其中黑色條紋的寬度是隨著上、下基板的相對位移量增加而變大。
為了改善此現象,目前是藉由具有條狀電極之畫素電極,將四個不同配向方向的區域在垂直方向上做排列,如此一來儘管上、下基板因面板彎曲後產生錯位,也還是保有上、下基板的配向一致性。然而,此種畫素電極的配置方式容易在畫素結構內形成較差的液晶排列。
本發明提供一種畫素陣列,其可改善畫素結構中的液晶倒向的排列以避免在畫素結構中產生具有黑色條紋的區域,進而提高畫素陣列的穿透率。
本發明提出一種畫素陣列,其包括多條掃描線、多條資料線以及多個畫素結構。畫素結構與掃描線以及資料線電性連接。每一畫素結構包括控制元件、主畫素電極以及次畫素電極。控制元件與其中一條掃描線以及其中一條資料線電性連接。主畫素電極與控制元件電性連接,其中資料線貫穿主畫素電極的中央,以使主畫素電極於資料線的兩側具有四個配向區域。次畫素電極與控制元件電性連接且與主畫素電極分離開來,其中資料線貫穿次畫素電極的中央,以使次畫素電極於資料線的兩側具有四個配向區域,其中畫素結構與相鄰之畫素結構電性絕緣,且相鄰兩畫素結構具有間隙,且間隙分別位於相鄰兩資料線以及相鄰兩掃描線之中央。
本發明提出一種畫素陣列,其包括第一掃描線、第二掃描線、第一資料線、第二資料線、第一訊號線、第二訊號線、第一畫素結構以及第二畫素結構。第一訊號線及第二訊號線平行第一掃描線以及第二掃描線設置。第一畫素結構與第一掃描線以及第一資料線電性連接,其中第一畫素結構包括第一控制元件、第一主畫素電極以及第一次畫素電極。第一控制元件與第一掃描線以及第一資料線電性連接。第一主畫素電極與第一控制元件電性連接,其中所述第一資料線貫穿第一主畫素電極的中央,以使第一主畫素電極於第一資料線的兩側具有四個配向區域。第一次畫素電極與第一控制元件電性連接且與第一主畫素電極分離開來,其中所述第一資料線貫穿第一次畫素電極的中央,以使第一次畫素電極於第一資料線的兩側具有四個配向區域。第二畫素結構與第二掃描線以及第二資料線電性連接,其中第二畫素結構包括第二控制元件、第二主畫素電極以及第二次畫素電極。第二控制元件與第二掃描線以及第二資料線電性連接。第二資料線貫穿第二畫素結構的中央,將第二畫素結構分成第二主畫素電極以及第二次畫素電極。第二主畫素電極與第二控制元件電性連接,其中所述第二訊號線貫穿第二主畫素電極的中央,以使第二主畫素電極於第二訊號線的兩側具有四個配向區域。第二次畫素電極與第二控制元件電性連接且與第二主畫素電極分離開來,其中所述第二訊號線貫穿第二次畫素電極的中央,以使第二次畫素電極於第二訊號線的兩側具有四個配向區域。
基於上述,本發明藉由使畫素陣列的畫素電極之主畫素電極以及次畫素電極分別具有四個配向區域,且上述四個配向區域彼此間具有不同的液晶傾倒方向(tilt direction),可減少在上述四個配向區域的交界處產生液晶分子排列不良並提高液晶分子排列的穩定性,進而避免因顯示面板彎曲而在單一畫素結構內產生之非對稱性光學表現(例如:黑色條紋),使顯示畫面時具有較好的穿透率(transmission)以及對比值(contract ratio)。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A 為依照本發明一實施例之畫素陣列的上視示意圖。為了方便說明, 圖1A 僅繪示出畫素陣列10中的2×3個畫素結構之陣列,然本發明所屬領域中具有通常知識者應可以理解,圖1A之畫素陣列10 實際可由更多個畫素結構排成所構成之陣列。圖1C 為圖1A 之畫素陣列中畫素結構的主畫素電極以及次畫素電極的配向方向之示意圖,用以清楚說明圖1A 之實施例中的主畫素電極以及次畫素電極的配向方向。
請參照圖1A,本實施例之畫素陣列10包括多個掃描線SL1~SL2、多條資料線DL1~DL3以及多個畫素結構100,且上述多個畫素結構100與上述掃描線SL1~SL2以及上述資料線DL1~DL3電性連接。另外,本實施例之畫素陣列10更包括多條訊號線SNL1~SNL2,其中訊號線SNL1~SNL2平行掃描線SL1~SL2設置,其中每一條訊號線SNL1~SNL2位於相鄰的兩條掃描線SL1~SL2之間。
掃描線SL1~SL2以及訊號線SNL1~SNL2的延伸方向與資料線DL1~DL3的延伸方向不相同,較佳的是掃描線SL1~SL2與訊號線SNL1~SNL2的延伸方向與資料線DL1~DL3的延伸方向垂直。此外,掃描線SL1~SL2以及訊號線SNL1~SNL2可以是位於相同或不相同的膜層,且兩者之間彼此電性絕緣且不重疊。掃描線SL1~SL2與資料線DL1~DL3是分別位於不相同的膜層,且兩者之間夾有絕緣層(未繪示),且訊號線SNL1~SNL2與資料線DL1~DL3是分別位於不相同的膜層,且兩者之間夾有絕緣層(未繪示)。掃描線SL1~SL2以及資料線DL1~DL3主要用來傳遞驅動畫素結構100的驅動訊號。
此外,基於導電性的考量,掃描線SL1~SL2、訊號線SNL1~SNL2與資料線DL1~DL3一般是使用金屬材料,然本發明不限於此。根據其他實施例,掃描線SL1~SL2、訊號線SNL1~SNL2與資料線DL1~DL3也可以使用其他導電材料,其例如是包括合金、金屬氧化物、金屬氮化物、金屬氮氧化物、石墨烯、奈米炭管、其他合適的導電材料或是上述至少二者材料的堆疊層。
如圖1A所示,本實施例之畫素結構100包括控制元件T、主畫素電極M1以及次畫素電極S1。其中,每一個畫素結構100的控制元件T與其中一條掃描線SL1~SL2以及其中一條資料線DL1~DL3電性連接。
畫素結構100的控制元件T與掃描線SL1以及資料線DL1電性連接。在此,控制元件T例如是薄膜電晶體(Thin Film Transistor,TFT),其包括閘極、通道層、汲極以及源極,其中閘極與掃描線SL1電性連接,源極與資料線DL1電性連接。換言之,當有控制訊號輸入掃描線SL1時,掃描線SL1與閘極之間會電性導通;當有資料訊號輸入資料線DL1時,資料線DL1會與源極電性導通。本實施例之控制元件T可以是以底部閘極型薄膜電晶體為例,但本發明不限於此。於其他實施例中,控制元件T也可以是頂部閘極型薄膜電晶體。其中通道層的材料包括多晶矽、微晶矽、單晶矽、非晶矽、金屬氧化物半導體材料、有機半導體材料、石墨烯、奈米炭管、或其他合適的材料、或是上述至少二種材料的堆疊層。
畫素結構100的主畫素電極M1經由開口C1與控制元件T電性連接,其中資料線DL1貫穿主畫素電極M1的中央,以使主畫素電極M1於資料線DL1的兩側具有四個配向區域MI
~MIV
,如圖1A所示。具體來說,主畫素電極M1是被訊號線SNL1以及資料線DL1切分成四個配向區域MI
~MIV
,且配向區域MI
~MIV
的配向方向彼此不相同。在本實施例中,主畫素電極M1之四個配向區域MI
~MIV
的配向方向分別依序例如是第一配向方向D1、第四配向方向D4、第二配向方向D2以及第三配向方向D3,然本發明不限於此。上述四個配向區域MI
~MIV
是藉由於主畫素電極M1中形成不同方向的狹縫圖案來達成。
畫素結構100的次畫素電極S1經由開口C2與控制元件T電性連接,且次畫素電極S1與主畫素電極M1分離開來,其中資料線DL1貫穿次畫素電極S1的中央,以使次畫素電極S1於資料線DL1的兩側具有四個配向區域SI
~SIV
,如圖1A所示。具體來說,次畫素電極S1被掃描線SL1以及資料線DL1切分成四個配向區域SI
~SIV
,且配向區域SI
~SIV
的配向方向彼此不相同。在本實施例中,次畫素電極S1的四個配向區域SI
~SIV
的配向方向分別依序例如是第二配向方向D2、第三配向方向D3、第一配向方向D1以及第四配向方向D4,然本發明不限於此。上述四個配向區域SI
~SIV
是藉由於次畫素電極S1中形成不同方向的狹縫圖案來達成。
其中,畫素結構100與相鄰之畫素結構電性絕緣,且相鄰兩畫素結構具有間隙d,且間隙d分別位於相鄰兩資料線以及相鄰兩掃描線之中央,如圖1A所示。除此之外,本實施例的主畫素電極M1的長度LM
小於次畫素電極S1的長度LS
,主畫素電極M1的寬度WM
等於次畫素電極S1的寬度WS
,即主畫素電極M1的面積小於次畫素電極S1的面積,然本發明不限於此。在其它實施例中,主畫素電極M1的面積例如是等於次畫素電極S1的面積。另外,圖1B為圖1A之畫素結構的主畫素電極以及次畫素電極的狹縫圖案的變化例之示意圖。請同時參照圖1A以及圖1B,主畫素電極M1以及次畫素電極S1的狹縫圖案之構形例如是對主畫素電極M1以及次畫素電極S1的塊狀電極上進行圖案化,藉此在塊狀電極中形成多個狹縫,然本發明不限於此。
值得一提的是,於本實施例之畫素陣列10中,在掃描線SL1~SL2的其中之一與鄰接的一條訊號線SNL1~SNL2之間且在任兩條鄰接的資料線DL1~DL3之間的傳統畫素定義區中具有配向定義區AD1。具體來說,配向定義區AD1包括四個配向區域(例如是:MIII
/MIv
/SI
/SII
為一組或MI
/MII
/SIII
/SIV
為一組),其中位於配向定義區AD1內的四個配向區域具有相同的配向方向。且,畫素結構100之主畫素電極M1的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S1之配向區域SI
~SIV
的配向方向相同。
另一方面,畫素結構100的主畫素電極M1的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的主畫素電極的四個配向區域呈鏡像對稱排列,畫素結構100的次畫素電極S1的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的次畫素電極的四個配向區域呈鏡像對稱排列。據此,畫素結構100的八個配向區域(即配向區域MI
~MIV
以及配向區域SI
~SIV
)與沿著掃描線SL1之延伸方向所相鄰之畫素結構的八個配向區域可呈鏡像對稱。
因此,當上述條件(即:主畫素電極M1之四個配向區域MI
~MIV
的配向方向彼此不相同、次畫素電極S1的四個配向區域SI
~SIV
的配向方向彼此不相同、配向定義區AD1內的四個配向區域(例如是:MIII
/MIv
/SI
/SII
或MI
/MII
/SIII
/SIV
)具有相同配向方向以及主畫素電極M1的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S1之配向區域SI
~SIV
的配向方向相同,請參照圖1C)皆被符合為前提下,本發明不限定主畫素電極M1之四個配向區域MI
~MIV
的配向方向以及次畫素電極S1的四個配向區域SI
~SIV
的配向方向,其可依需求進行調整。具體來說,對本實施例的畫素結構100來說,主畫素電極M1以及次畫素電極S1皆具有多個縫隙(slits)ST,其中藉由改變主畫素電極M1以及次畫素電極S1中各個配向區域中由縫隙ST的延伸方向與資料線DL1延伸方向間所定義之夾角的角度,可達到調整主畫素電極M1以及次畫素電極S1中各個配向區域的配向方向。
基於上述,本實施例之畫素陣列10藉由在配向定義區AD1具有相同配向方向的四個配向區域與讓資料線DL1橫跨畫素結構100的主畫素電極M1以及次畫素電極S1的中央,使主畫素電極M1之四個配向區域MI
~MIV
的配向方向彼此不相同以及使次畫素電極S1的四個配向區域SI
~SIV
的配向方向彼此不相同,可減少在不同配向區域間的交界處產生之液晶分子排列不良的現象,進而避免因顯示面板彎曲而在單一畫素結構內產生之黑色條紋,使顯示畫面時具有較好的穿透率。
圖2為圖1A之畫素陣列的畫素結構的一種變化例的示意圖。具體來說,圖1A之畫素陣列10的畫素結構100所具有之主畫素電極M1以及次畫素電極S1分別被圖2所示之主畫素電極M1’以及次畫素電極S1’取代,其中圖1A之主畫素電極M1以及次畫素電極S1與圖2之主畫素電極M1’以及次畫素電極S1’之間的差異之處僅在於:圖2的主畫素電極M1’的面積例如是等於次畫素電極S1’的面積;也就是說,圖1A之畫素陣列10中其它構件間的配置關係以及各配向區域的配向方向的相對關係沒有改變。
如圖2所示,本實施例的主畫素電極M1’的長度LM
等於次畫素電極S1’的長度LS
,主畫素電極M1’的寬度WM
等於次畫素電極S1’的寬度WS
,故主畫素電極M1’的面積等於次畫素電極S1’的面積。基於此,以掃描線SL1的延伸方向為基準,主畫素電極M1’的四個配向區域與次畫素電極S1’的四個配向區域可呈鏡像對稱。
圖3為依照本發明另一實施例之畫素陣列的上視示意圖。為了清楚說明,圖3之實施例中的主畫素電極以及次畫素電極將不再繪示出狹縫圖案,而是直接以配向方向D1~D4來表示。請參照圖3,本實施例之畫素陣列20包括多個掃描線SL1~SL2、多條訊號線SNL1~SNL2、多條資料線DL1~DL3以及多個畫素結構200,其中畫素結構200具有控制元件T、主畫素電極M2以及次畫素電極S2,且在掃描線SL1~SL2的其中之一與鄰接的一條訊號線SNL1~SNL2之間且在任兩條鄰接的資料線DL1~DL3之間的傳統畫素定義區中具有配向定義區AD2。本實施例之畫素陣列20與上述圖1A之畫素陣列10相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。畫素陣列20與畫素陣列10的主要差異處在於,畫素陣列20以畫素結構200以及配向定義區AD2取代畫素結構100以及配向定義區AD1。更具體來說,畫素陣列20是以畫素結構200中的主畫素電極M2以及次畫素電極S2取代圖1A之畫素結構100中的主畫素電極M1以及次畫素電極S1,並以配向定義區AD2取代圖1A之畫素陣列10的配向定義區AD1。
如圖3所示,畫素結構200的主畫素電極M2經由開口C1與控制元件T電性連接,其中資料線DL1貫穿主畫素電極M2的中央,以使主畫素電極M2於資料線DL1的兩側具有四個配向區域MI
~MIV
。具體來說,主畫素電極M2是被訊號線SNL1以及資料線DL1切分成四個配向區域MI
~MIV
,且配向區域MI
~MIV
的配向方向彼此不相同。在本實施例中,主畫素電極M2之四個配向區域MI
~MIV
的配向方向分別依序例如是第二配向方向D2、第四配向方向D4、第一配向方向D1以及第三配向方向D3,然本發明不限於此。
畫素結構200的次畫素電極S2經由開口C2與控制元件T電性連接,且次畫素電極S2與主畫素電極M2分離開來,其中資料線DL1貫穿次畫素電極S2的中央,以使次畫素電極S2於資料線DL1的兩側具有四個配向區域SI
~SIV
,如圖3所示。具體來說,次畫素電極S2被訊掃描線SL1以及資料線DL1切分成四個配向區域SI
~SIV
,且配向區域SI
~SIV
的配向方向彼此不相同。在本實施例中,次畫素電極S2的四個配向區域SI
~SIV
的配向方向分別依序例如是第二配向方向D2、第四配向方向D4、第一配向方向D1以及第三配向方向D3,然本發明不限於此。此外,畫素結構200與相鄰之畫素結構電性絕緣,且相鄰兩畫素結構具有間隙d,且間隙d分別位於相鄰兩資料線以及相鄰兩掃描線之中央,如圖3所示。
值得一提的是,於本實施例之畫素陣列20中,配向定義區AD2包括四個配向區域(例如是:MIII
/MIv
/SI
/SII
為一組或MI
/MII
/SIII
/SIV
為一組),其中位於配向定義區AD2內的四個配向區域具有兩種不同的配向方向。具體來說,上述具有兩種不同的配向方向的四個配向區域例如是以垂直分佈方式配置。且,畫素結構200之主畫素電極M2的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S2之配向區域SI
~SIV
的配向方向不相同。
另一方面,畫素結構200的主畫素電極M2的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的主畫素電極的四個配向區域呈鏡像對稱排列,畫素結構200的次畫素電極S2的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的次畫素電極的四個配向區域呈鏡像對稱排列。據此,畫素結構200的八個配向區域(即配向區域MI
~MIV
以及配向區域SI
~SIV
)與沿著掃描線SL1之延伸方向所相鄰之畫素結構的八個配向區域可呈鏡像對稱。
因此,在符合上述條件(即:主畫素電極M2之四個配向區域MI
~MIV
的配向方向彼此不相同、次畫素電極S2的四個配向區域SI
~SIV
的配向方向彼此不相同、配向定義區AD2內的四個配向區域(例如是:MIII
/MIv
/SI
/SII
或MI
/MII
/SIII
/SIV
)具有兩種不同配向方向以垂直分佈方式配置以及主畫素電極M2的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S2之配向區域SI
~SIV
的配向方向不相同)為前提下,本發明不限定主畫素電極M2之四個配向區域MI
~MIV
的配向方向以及次畫素電極S2的四個配向區域SI
~SIV
的配向方向,其可依需求進行調整,且配向方向的調整方法與圖1A之實施例的調整方法相同或相似,故不再贅述。
基於上述,本實施例之畫素陣列20藉由在配向定義區AD2具有兩種配向方向的四個配向區域以及讓資料線DL1~DL3橫跨畫素結構200的主畫素電極M2以及次畫素電極S2的中央,使主畫素電極M2之四個配向區域MI
~MIV
的配向方向彼此不相同以及使次畫素電極S2的四個配向區域SI
~SIV
的配向方向彼此不相同,可減少在畫素結構200中不同配向區域間的交界處產生之液晶分子排列不良的現象並提高液晶分子排列的穩定性,進而避免因顯示面板彎曲而在單一畫素結構內產生之黑色條紋,使顯示畫面時具有較好的穿透率以及對比值。
圖4為圖3之畫素陣列的畫素結構的一種變化例的示意圖。具體來說,圖3之畫素陣列20的畫素結構200所具有之主畫素電極M2以及次畫素電極S2分別被圖4所示之主畫素電極M2’以及次畫素電極S2’取代,其中圖3之主畫素電極M2以及次畫素電極S2與圖4之主畫素電極M2’以及次畫素電極S2’之間的差異之處僅在於:圖4的主畫素電極M2’的面積例如是等於次畫素電極S2’的面積,也就是說,圖3之畫素陣列20中其它構件間的配置關係以及各配向區域的配向方向的相對關係沒有改變。
如圖4所示,本實施例的主畫素電極M2’的長度LM
等於次畫素電極S2’的長度LS
,主畫素電極M2’的寬度WM
等於次畫素電極S2’的寬度WS
,因此主畫素電極M2’的面積等於次畫素電極S2’的面積。基於此,在正投影的視角上,主畫素電極M2’與次畫素電極S2’具有相同的配向區域,即配向區域MI
~MIV
分別對應地與配向區域SI
~SIV
具有相同之配向方向。
圖5為依照本發明另一實施例之畫素陣列的上視示意圖。請參照圖5,本實施例之畫素陣列30包括多個掃描線SL1~SL2(包括第一掃描線SL
1與第二掃描線SL2)、多條訊號線SNL1~SNL2(包括第一訊號線SNL1與第二訊號線SNL2)、多條資料線DL1~DL3(包括第一資料線DL
1與第二資料線DL2)以及多個畫素結構(包括第一畫素結構300a與第二畫素結構300b)。第一訊號線SNL1及第二訊號線SNL2平行第一掃描線SL1以及第二掃描線SL2而設置。其中,第一畫素結構300a與第一掃描線SL1以及第一資料線DL1電性連接,第二畫素結構300b與第二掃描線SL2以及第二資料線DL2電性連接,且在掃描線SL1~SL2的其中之一與鄰接的一條訊號線SNL1~SNL2之間且在任兩條鄰接的資料線DL1~DL3之間的傳統畫素定義區中具有配向定義區AD2。本實施例之畫素陣列30與上述圖3之畫素陣列20相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。畫素陣列30與畫素陣列20的主要差異處在於,畫素陣列30是以第一畫素結構300a與第二畫素結構300b取代圖3之畫素陣列20的畫素結構200,在一實施例中,畫素陣列30可同時存在第一畫素結構300a及第二畫素結構300b,在其他實施例中,依照設計的考量,例如走線的一致性,在畫素陣列30中,也可僅存在第一畫素結構300a或僅存在第二畫素結構300b,本發明不以此為限。
如圖5所示,第一畫素結構300a具有第一控制元件Ta、第一主畫素電極M3a以及第一次畫素電極S3a。其中,第一畫素結構300a的第一控制元件Ta與第一掃描線SL1以及第一資料線DL1電性連接。本實施例中第一畫素結構300a的第一控制元件Ta與上述圖3之畫素結構200的控制元件T為相同或相似結構之元件,因此不再重複說明。
第一畫素結構300a的第一主畫素電極M3a經由開口C1與第一控制元件Ta電性連接,其中第一資料線DL1貫穿第一主畫素電極M3a的中央,以使第一主畫素電極M3a於第一資料線DL1的兩側具有四個配向區域MaI
~MaIV
,如圖5所示。具體來說,第一主畫素電極M3a是被第一訊號線SNL1以及第一資料線DL1切分成四個配向區域MaI
~MaIV
,且配向區域MaI
~MaIV
的配向方向彼此不相同。在本實施例中,第一主畫素電極M3a之四個配向區域MaI
~MaIV
的配向方向分別依序例如是第三配向方向D3、第四配向方向D4、第一配向方向D1以及第二配向方向D2,然本發明不限於此。
第一畫素結構300a的第一次畫素電極S3a經由開口C2與第一控制元件Ta電性連接,且第一次畫素電極S3a與第一主畫素電極M3a分離開來,其中第一資料線DL1貫穿第一次畫素電極S3a的中央,以使第一次畫素電極S3a於第一資料線DL1的兩側具有四個配向區域SaI
~SaIV
,如圖5所示。具體來說,第一次畫素電極S3a被第一掃描線SL1以及第一資料線DL1切分成四個配向區域SaI
~SaIV
,且配向區域SaI
~SaIV
的配向方向彼此不相同。在本實施例中,第一次畫素電極S3a的四個配向區域SaI
~SaIV
的配向方向分別依序例如是第二配向方向D2、第一配向方向D1、第四配向方向D4以及第三配向方向D3,然本發明不限於此。如圖5所示,第一畫素結構300a的第一主畫素電極M3a的任一個配向區域MbI
~MaIV
的配向方向會與鄰接的第一次畫素電極S3a之配向區域SaI
~SaIV
的配向方向不相同。此外,請參照圖5,第一畫素結構300a與相鄰之畫素結構電性絕緣,且相鄰兩畫素結構具有間隙d,且間隙d分別位於相鄰兩資料線以及相鄰兩掃描線之中央。
如圖5所示,第二畫素結構300b具有第二控制元件Tb、第二主畫素電極M3b以及第二次畫素電極S3b。其中,第二畫素結構300b的第二控制元件Tb與第二掃描線SL2以及第二資料線DL2電性連接。本實施例中第二畫素結構300b的第二控制元件Tb與上述圖3之畫素結構200的控制元件T為相似結構之元件,因此不再重複說明。其中,第二資料線DL2貫穿第二畫素結構300b的中央,使第二畫素結構300b於第二資料線DL2的兩側分別具有第二主畫素電極M3b以及第二次畫素電極S3b,且第二主畫素電極M3b以及第二次畫素電極S3b彼此分離開來。換言之,第二資料線DL2貫穿第二次畫素電極S3b和第二主畫素電極M3b的鄰接處,也就是第二畫素結構300b的中央。
第二畫素結構300b的第二主畫素電極M3b經由開口C3與第二控制元件Tb電性連接,其中第二訊號線SNL2貫穿第二主畫素電極M3b的中央,也就是第二畫素結構300b的中央,以使第二主畫素電極M3b於第二訊號線SNL2的兩側具有四個配向區域MbI
~MbIV
,如圖5所示。具體來說,第二主畫素電極M3b是被第二訊號線SNL2以及第二資料線DL2切分成四個配向區域MbI
~MbIV
,其中配向區域MbI
~MbIV
之間具有四種不同的配向方向。本實施例中,第二主畫素電極M3b之四個配向區域MbI
~MbIV
的配向方向分別依序例如是第三配向方向D3、第四配向方向D4、第二配向方向D2以及第一配向方向D1,然本發明不限於此。
第二畫素結構300b的第二次畫素電極S3b經由開口C4與第二控制元件Tb電性連接,且第二次畫素電極S3b與第二主畫素電極M3b分離開來,其中的中央第二訊號線SNL2貫穿第二次畫素電極S3b的中央,也就是第二畫素結構300b的中央,以使第二次畫素電極S3b於第二訊號線SNL2的兩側具有四個配向區域SbI
~SbIV
,如圖5所示。具體來說,第二次畫素電極S3b被第二訊號線SNL2以及第二資料線DL2切分成四個配向區域SbI
~SbIV
,其中配向區域SbI
~SbIV
之間具有四種不同的配向方向。在本實施例中,第二次畫素電極S3b的四個配向區域SbI
~SbIV
的配向方向分別依序例如是第四配向方向D4、第三配向方向D3、第一配向方向D1以及第二配向方向D2,然本發明不限於此。其中,第二畫素結構300b的第二主畫素電極M3b的任一個配向區域MbI
~MbIV
的配向方向會與鄰接的第二次畫素電極S3b之配向區域SbI
~SbIV
的配向方向不相同,如圖5所示。
除此之外,在本實施例中,第一畫素結構300a的第一主畫素電極M3a的長度LM
等於第一次畫素電極S3a的長度LS
,第一主畫素電極M3a的寬度WM
等於第一次畫素電極S3a的寬度WS
;且第二畫素結構300b的第二主畫素電極M3b的長度LM
’等於第二次畫素電極S3b的長度LS
’, 第二主畫素電極M3b的寬度WM
’等於第二次畫素電極S3b的寬度WS
’。換言之,第一主畫素電極M3a的面積等於第一次畫素電極S3a的面積,且第二主畫素電極M3b的面積等於第二次畫素電極S3b的面積。
因此,在符合上述條件(即:第一畫素結構300a之第一主畫素電極M3a之四個配向區域MaI
~MaIV
的配向方向彼此不相同、第一次畫素電極S3a的四個配向區域SaI
~SaIV
的配向方向彼此不相同、第二畫素結構300b之第二主畫素電極M3b之四個配向區域MbI
~MbIV
中具有四種不同的配向方向、第二次畫素電極S3b之四個配向區域SbI
~SbIV
中具有四種不同的配向方向。配向定義區AD2內的四個配向區域(例如是:MaIII
/SaI
/SbIII
/SbIV
(如圖5所示)、MaI
/SaIII
/SbI
/SbII
、MaII
/SaIV
/MbI
/MbII
或MaIV
/SaII
/MbIII
/MbIV
)具有兩種不同配向方向以垂直分佈方式配置、第一主畫素電極M3a的任一個配向區域MaI
~MaIV
的配向方向會與鄰接的第一次畫素電極S3a之配向區域SaI
~SaIV
的配向方向不相同以及第二主畫素電極M3b的任一個配向區域MbI
~MbIV
的配向方向會與鄰接的第二次畫素電極S3b之配向區域SbI
~SbIV
的配向方向不相同)為前提下,本發明不限定第一主畫素電極M3a之四個配向區域MaI
~MaIV
的配向方向、第一次畫素電極S2的四個配向區域SaI
~SaIV
、第二主畫素電極M3b的四個配向區域MbI
~MbIV
以及第二次畫素電極S3b的四個配向區域SbI
~SbIV
的配向方向,其可依需求進行調整,且配向方向的調整方法與圖1A之實施例的調整方法相同或相似,故不再贅述。
基於上述,本實施例之畫素陣列30藉由在配向定義區AD2具有兩種配向方向的四個配向區域以及讓資料線橫跨畫素結構的第一主畫素電極M3a、第一次畫素電極S3a、第二主畫素300b的中央,使第一主畫素電極M3a之四個配向區域MaI
~MaIV
的配向方向彼此不相同、第一次畫素電極S3a的四個配向區域SaI
~SaIV
的配向方向彼此不相同、第二主畫素電極M3b之四個配向區域MbI
~MbIV
中具有四種不同的配向方向以及第二次畫素電極S3b之四個配向區域SbI
~SbIV
中具有四種不同的配向方向,可減少在畫素結構中不同配向區域間的交界處產生之液晶分子排列不良的現象並提高液晶分子排列的穩定性,進而避免因顯示面板彎曲而在單一畫素結構內產生之非對稱性光學表現,使顯示畫面時具有較好的穿透率以及對比值,另外,在一實施例中,畫素陣列30例如是可同時存在第一畫素結構300a及畫素結構300b;在其他實施例中,依照設計的考量,例如走線的一致性,在畫素陣列30中,也可僅存在第一畫素結構300a或僅存在第二畫素結構300b,本發明不以此為限。
圖6為依照本發明另一實施例之畫素陣列的上視示意圖。請參照圖6,本實施例之畫素陣列40包括多個掃描線SL1~SL2、多條訊號線SNL1~SNL2、多條資料線DL1~DL3以及多個畫素結構400,其中畫素結構400具有控制元件T、主畫素電極M4以及次畫素電極S4,且在掃描線SL1~SL2的其中之一與鄰接的一條訊號線SNL1~SNL2之間且在任兩條鄰接的資料線DL1~DL3之間的傳統畫素定義區中具有配向定義區AD1或配向定義區AD2。本實施例之畫素陣列40與上述圖1A之畫素陣列10相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。畫素陣列40與畫素陣列10的主要差異處在於,畫素陣列40以畫素結構400以及配向定義區AD1-AD2取代畫素結構100以及配向定義區AD1。更具體來說,畫素陣列40是以畫素結構400中的主畫素電極M4以及次畫素電極S4取代圖1A之畫素結構100中的主畫素電極M1以及次畫素電極S1,且相較於圖1A之畫素陣列10僅具有配向定義區AD1,本實施例的畫素陣列40同時具有配向定義區AD1以及配向定義區AD2。
如圖6所示,畫素結構400的主畫素電極M4經由開口C1與控制元件T電性連接,其中資料線DL1貫穿主畫素電極M4的中央,以使主畫素電極M4於資料線DL1的兩側具有四個配向區域MI
~MIV
。具體來說,主畫素電極M4是被訊號線SNL1以及資料線DL1切分成四個配向區域MI
~MIV
,且配向區域MI
~MIV
的配向方向彼此不相同。在本實施例中,主畫素電極M4之四個配向區域MI
~MIV
的配向方向分別依序例如是第一配向方向D1、第四配向方向D4、第二配向方向D2以及第三配向方向D3,然本發明不限於此。
畫素結構400的次畫素電極S4經由開口C2與控制元件T電性連接,且次畫素電極S4與主畫素電極M4分離開來,其中資料線DL1貫穿次畫素電極S4的中央,以使次畫素電極S4於資料線DL1的兩側具有四個配向區域SI
~SIV
,如圖6所示。具體來說,次畫素電極S4被掃描線SL1以及資料線DL1切分成四個配向區域SI
~SIV
,且配向區域SI
~SIV
的配向方向彼此不相同。在本實施例中,次畫素電極S4的四個配向區域SI
~SIV
的配向方向分別依序例如是第三配向方向D3、第二配向方向D2、第四配向方向D4以及第一配向方向D1,然本發明不限於此。
此外,本實施例的主畫素電極M4的長度LM
等於次畫素電極S4的長度LS
,主畫素電極M4的寬度WM
等於次畫素電極S4的寬度WS
。也就是說,本實施例中的主畫素電極M4的面積等於次畫素電極S4的面積。
值得一提的是,於本實施例之畫素陣列40中,在任兩條鄰接的訊號線SNL1~SNL2和掃描線SL1~SL2之間,以及在任兩條鄰接的資料線DL1~DL3之間具有一個配向定義區AD1以及一個配向定義區AD2,且配向定義區AD1以及配向定義區AD2沿著資料線DL1~DL3的延伸方向排列。具體來說,位於配向定義區AD1內的四個配向區域(例如是:MIII
/MIv
/SI
/SII
為一組或MI
/MII
/SIII
/SIV
為一組)具有相同的配向方向;且位於配向定義區AD2(例如是:MIII
/MIv
/SI
/SII
為一組或MI
/MII
/SIII
/SIV
為一組)內的四個配向區域具有兩種不同的配向方向,其以垂直分佈方式配置。此外,畫素結構400之主畫素電極M4的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S4之配向區域SI
~SIV
的配向方向不相同。
另一方面,畫素結構400的主畫素電極M4的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的主畫素電極的四個配向區域呈鏡像對稱排列,畫素結構400的次畫素電極S4的四個配向區域與沿著掃描線SL1之延伸方向所相鄰之畫素結構的次畫素電極的四個配向區域呈鏡像對稱排列,且主畫素電極M4的四個配向區域與次畫素電極S4的四個配向區域呈點對稱排列。據此,畫素結構400的八個配向區域(即配向區域MI
~MIV
以及配向區域SI
~SIV
)與沿著掃描線SL1之延伸方向所相鄰之畫素結構的八個配向區域可呈鏡像對稱。
因此,在符合上述條件(即:主畫素電極M4之四個配向區域MI
~MIV
的配向方向彼此不相同、次畫素電極S4的四個配向區域SI
~SIV
的配向方向彼此不相同、在任兩條鄰接的訊號線SNL1~SNL2和掃描線SL1~SL2之間,以及在任兩條鄰接的資料線DL1~DL3之間具有一個配向定義區AD1以及一個配向定義區AD2;其中配向定義區AD1內的四個配向區域(例如是:MIII
/MIv
/SI
/SII
或MI
/MII
/SIII
/SIV
)具有相同配向方向且配向定義區AD2內的四個配向區域(例如是:MIII
/MIv
/SI
/SII
或MI
/MII
/SIII
/SIV
)具有兩種不同配向方向以垂直分佈方式配置以及主畫素電極M4的任一個配向區域MI
~MIV
的配向方向會與鄰接的次畫素電極S4之配向區域SI
~SIV
的配向方向不相同)為前提下,本發明不限定主畫素電極M4之四個配向區域MI
~MIV
的配向方向以及次畫素電極S4的四個配向區域SI
~SIV
的配向方向,其可依需求進行調整,且配向方向的調整方法與圖1A之實施例的調整方法相同或相似,故不再贅述。
基於上述,本實施例之畫素陣列40藉由配向定義區AD1以及配向定義區AD2的特定架構以及讓資料線橫跨畫素結構400的主畫素電極M4以及次畫素電極S4的中央,使主畫素電極M4之四個配向區域MI
~MIV
的配向方向彼此不相同以及使次畫素電極S4的四個配向區域SI
~SIV
的配向方向彼此不相同,可減少在畫素結構400中不同配向區域間的交界處產生之液晶分子排列不良的現象並提高液晶分子排列的穩定性,進而避免因顯示面板彎曲而在單一畫素結構內產生之非對稱性光學表現,使顯示畫面時具有較好的穿透率以及對比值。
圖7為依照本發明一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。請參照圖7,本實施例之畫素陣列10’包括多個掃描線SL1~SL3、多條訊號線SNL1~SNL3、多條資料線DL1~DL3以及多個畫素結構100。其中,本實施例之畫素陣列10’與上述圖1A之畫素陣列10相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。相較於圖1A之畫素陣列10為2×3個畫素結構之陣列,本實施例之畫素陣列10’與圖1A之畫素陣列10的主要差異處在於,本實施例之畫素陣列10’為3×3個畫素結構之陣列,且更包括多個彩色濾光圖案50,本發明所屬領域中具有通常知識者應可以理解,圖7之畫素陣列10’實際上可由更多個畫素結構排成所構成之陣列。請參照圖7,本實施例之畫素陣列10’的彩色濾光圖案50對應於畫素結構100設置,且每一資料線DL1~DL3對應其中一個彩色濾光圖案50的中央設置。換言之,在本實施例中,畫素陣列10’的彩色濾光圖案50是沿著掃描線的SL1~SL3延伸方向排列。此外,彩色濾光圖案50例如是包括紅、綠、藍色濾光圖案,其中彩色濾光圖案50可設置於和畫素結構100同一基板,例如COA(color filter on arraly)的型態,亦或是設置在另一基板,本發明不以此為限。
圖8為依照本發明另一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。請參照圖8,本實施例之畫素陣列10”包括多個掃描線SL1~SL3、多條訊號線SNL1~SNL3、多條資料線DL1~DL3、多個畫素結構100以及多個彩色濾光圖案50,其中彩色濾光圖案50對應畫素結構100設置。本實施例之畫素陣列10”與上述圖7之畫素陣列10’相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。本實施例之畫素陣列10”與圖7之畫素陣列10’的主要差異處在於,本實施例中,畫素陣列10”的彩色濾光圖案50是沿著資料線DL1~DL3的延伸方向排列,其中彩色濾光圖案50可設置於和畫素結構100同一基板,例如COA(color filter on arraly)的型態,亦或是設置再另一基板,本發明不以此為限。
圖9為依照本發明一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。請參照圖9,本實施例之畫素陣列30’包括多個掃描線SL1~SL2(包括第一掃描線SL1與第二掃描線SL2)、多條訊號線SNL1~SNL2(包括第一訊號線SNL1與第二訊號線SNL2)、多條資料線DL1~DL3(包括第一資料線DL1與第二資料線DL2)以及多個畫素結構(包括第一畫素結構300a與第二畫素結構300b)。其中,本實施例之畫素陣列30’與上述圖5之畫素陣列30相似,故相同或相似的元件以相同的或相似的符號表示,且不再重複說明。相較於圖5之畫素陣列30為2×3個畫素結構之陣列,本實施例之畫素陣列30’與圖5之畫素陣列30的主要差異處在於,本實施例之畫素陣列30’為3×3個畫素結構之陣列,且更包括多個彩色濾光圖案50a~50c(包括第一彩色濾光圖案50a與第二彩色濾光圖案50b),本發明所屬領域中具有通常知識者應可以理解,圖9之畫素陣列30’實際上可由更多個畫素結構排成所構成之陣列。請參照圖9,本實施例之畫素陣列30’的第一彩色濾光圖案50a例如是對應該第一畫素結構300a設置,其中第一資料線DL1對應第一彩色濾光圖案50a的中央設置;以及第二彩色濾光圖案50b例如是對應第二畫素結構300b設置,其中第二資料DL2對應第二彩色濾光圖案50b的中央設置。換言之,在本實施例中,畫素陣列30’的彩色濾光圖案50a~50c是沿著掃描線的SL1~SL3延伸方向排列。此外,彩色濾光圖案50a~50c例如是包括紅、綠、藍色濾光圖案,其中彩色濾光圖案50a~50c可設置於和畫素結構300a、300b同一基板,例如COA(color filter on arraly)的型態,亦或是設置在另一基板,本發明不以此為限。
圖10為依照本發明另一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。請參照圖10,本實施例之畫素陣列30”包括多個掃描線SL1~SL2(包括第一掃描線SL1與第二掃描線SL2)、多條訊號線SNL1~SNL2(包括第一訊號線SNL1與第二訊號線SNL2)、多條資料線DL1~DL3(包括第一資料線DL1與第二資料線DL2)、多個畫素結構(包括第一畫素結構300a與第二畫素結構300b)以及多個彩色濾光圖案50a~50c(包括第一彩色濾光圖案50a與第二彩色濾光圖案50b),其中第一彩色濾光圖案50a、第二彩色濾光圖案50b以及第三彩色濾光圖案50c是沿著資料線DL1~DL3的延伸方向排列,其中彩色濾光圖案50a~50c可設置於和畫素結構300a、300b同一基板,例如COA(color filter on arraly)的型態,亦或是設置在另一基板,本發明不以此為限。
綜上所述,本發明的畫素陣列藉由資料線、掃描線、訊號線、主畫素電極以及次畫素電極之間的特定配置方式,使主畫素電極與次畫素電極分別具有四個配向區域,且上述四個配向區域彼此間具有不同的液晶傾倒方向,可減少在上述四個配向區域的交界處產生液晶分子排列不良,進而避免因顯示面板彎曲而在單一畫素結構內產生之非對稱性光學表現(例如:黑色條紋)。另一方面,上述特定配置方式亦同時確保穩定的液晶分子排列,提高畫素陣列的穿透率以及改善對比值。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10’、10”、20、30、30’、30”、40‧‧‧畫素陣列
50、50a、50b、50c‧‧‧彩色濾光圖案
100、200、300a、300b、400‧‧‧畫素結構
AD1、AD2‧‧‧配向定義區
C1、C2、C3、C4‧‧‧開口
d‧‧‧間隙
D1‧‧‧第一配向方向
D2‧‧‧第二配向方向
D3‧‧‧第三配向方向
D4‧‧‧第四配向方向
DL1、DL2、DL3‧‧‧資料線
LM、LM’、LS、LS’‧‧‧長度
MI、MII、MIII、MIV、MaI、MaII、MaIII、MaIV‧‧‧主畫素電極的配向區域
M1、M1’、M2、M2’、M3a、M3b、M4‧‧‧主畫素電極
SI、SII、SIII、SIV、SbI、SbII、SbIII、SbIV‧‧‧次畫素電極的配向區域
S1、S1’、S2、S2’、S3a、S3b、S4‧‧‧次畫素電極
SL1、SL2、SL3‧‧‧掃描線
SNL1、SNL2、SNL3‧‧‧訊號線
ST‧‧‧縫隙
T、Ta、Tb‧‧‧控制元件
WM、WM’、WS、WS’‧‧‧寬度
50、50a、50b、50c‧‧‧彩色濾光圖案
100、200、300a、300b、400‧‧‧畫素結構
AD1、AD2‧‧‧配向定義區
C1、C2、C3、C4‧‧‧開口
d‧‧‧間隙
D1‧‧‧第一配向方向
D2‧‧‧第二配向方向
D3‧‧‧第三配向方向
D4‧‧‧第四配向方向
DL1、DL2、DL3‧‧‧資料線
LM、LM’、LS、LS’‧‧‧長度
MI、MII、MIII、MIV、MaI、MaII、MaIII、MaIV‧‧‧主畫素電極的配向區域
M1、M1’、M2、M2’、M3a、M3b、M4‧‧‧主畫素電極
SI、SII、SIII、SIV、SbI、SbII、SbIII、SbIV‧‧‧次畫素電極的配向區域
S1、S1’、S2、S2’、S3a、S3b、S4‧‧‧次畫素電極
SL1、SL2、SL3‧‧‧掃描線
SNL1、SNL2、SNL3‧‧‧訊號線
ST‧‧‧縫隙
T、Ta、Tb‧‧‧控制元件
WM、WM’、WS、WS’‧‧‧寬度
圖1A 為依照本發明一實施例之畫素陣列的上視示意圖。 圖1B 為圖1A 之畫素結構的主畫素電極以及次畫素電極的狹縫圖案的變化例之示意圖。 圖1C 為圖1A 之畫素陣列中畫素結構的主畫素電極以及次畫素電極的配向方向之示意圖。 圖2 為圖1A 之畫素陣列的畫素結構的一種變化例的示意圖。 圖3 為依照本發明另一實施例之畫素陣列的上視示意圖。 圖4 為圖3 之畫素陣列的畫素結構的一種變化例的示意圖。 圖5 為依照本發明另一實施例之畫素陣列的上視示意圖。 圖6 為依照本發明另一實施例之畫素陣列的上視示意圖。 圖7 為依照本發明一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。 圖8 為依照本發明另一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。 圖9 為依照本發明另一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。 圖10 為依照本發明另一實施例之畫素陣列中的畫素結構與彩色濾光圖案的上視示意圖。
10‧‧‧畫素陣列
100‧‧‧畫素結構
AD1‧‧‧配向定義區
C1、C2‧‧‧開口
d‧‧‧間隙
D1‧‧‧第一配向方向
D2‧‧‧第二配向方向
D3‧‧‧第三配向方向
D4‧‧‧第四配向方向
DL1、DL2、DL3‧‧‧資料線
LM、LS‧‧‧長度
MI、MII、MIII、MIV‧‧‧主畫素電極的配向區域
M1‧‧‧主畫素電極
SI、SII、SIII、SIV‧‧‧次畫素電極的配向區域
S1‧‧‧次畫素電極
SL1、SL2‧‧‧掃描線
SNL1、SNL2‧‧‧訊號線
ST‧‧‧縫隙
T‧‧‧控制元件
WM、WS‧‧‧寬度
Claims (16)
- 一種畫素陣列,包括: 多條掃描線以及多條資料線; 多個畫素結構,與該些掃描線以及該些資料線電性連接,其中每一畫素結構包括: 一控制元件,與其中一條掃描線以及其中一條資料線電性連接; 一主畫素電極,與該控制元件電性連接,其中所述資料線貫穿該主畫素電極的中央,以使該主畫素電極於該資料線的兩側具有四個配向區域;以及 一次畫素電極,與該控制元件電性連接且與該主畫素電極分離開來,其中所述資料線貫穿該次畫素電極的中央,以使該次畫素電極於該資料線的兩側具有四個配向區域,其中該畫素結構與相鄰之該畫素結構電性絕緣,且相鄰兩畫素結構具有一間隙,且該間隙分別位於相鄰兩資料線以及相鄰兩掃描線之中央。
- 如申請專利範圍第1項所述的畫素陣列,更包括多個彩色濾光圖案,對應該些畫素結構設置,其中每一資料線對應其中一個彩色濾光圖案的中央設置。
- 如申請專利範圍第1項所述的畫素陣列,更包括多個彩色濾光圖案,對應該些畫素結構設置,其中該些彩色濾光圖案是沿著該資料線的延伸方向排列。
- 如申請專利範圍第1項所述的畫素陣列,更包括多條訊號線,平行該些掃描線設置,其中每一條訊號線位於相鄰的兩條掃描線之間。
- 如申請專利範圍第4項所述的畫素陣列,其中: 所述畫素結構之主畫素電極被該訊號線以及該資料線切分成所述四個配向區域,所述主畫素電極之四個配向區域的配向方向不相同,且 所述畫素結構之次畫素電極被該掃描線以及該資料線切分成所述四個配向區域,所述次畫素電極的四個配向區域的配向方向不相同。
- 如申請專利範圍第4項所述的畫素陣列,其中在該些掃描線的其中之一與鄰接的一條訊號線之間且在任兩條鄰接的資料線之間的四個配向區域的配向方向相同。
- 如申請專利範圍第5項所述的畫素陣列,其中所述畫素結構之主畫素電極的任一個配向區域的配向方向與鄰接的次畫素電極之配向區域的配向方向相同。
- 如申請專利範圍第5項所述的畫素陣列,其中: 所述畫素結構之主畫素電極的四個配向區域的配向方向不相同且其次畫素電極的四個配向區域的配向方向不相同,且 所述主畫素電極的四個配向區域與所述次畫素電極的四個配向區域呈點對稱排列。
- 如申請專利範圍第4項所述的畫素陣列,其中在該些掃描線的其中之一與鄰接的一條訊號線之間且在任兩條鄰接的資料線之間的四個配向區域內具有兩種配向方向。
- 如申請專利範圍第9項所述的畫素陣列,其中所述畫素結構之主畫素電極的任一個配向區域的配向方向與鄰接的次畫素電極之配向區域的配向方向不相同。
- 如申請專利範圍第9項所述的畫素陣列,其中: 所述畫素結構之主畫素電極的四個配向區域的配向方向不相同且其次畫素電極的四個配向區域的配向方向不相同,且 相鄰的兩個畫素結構的主畫素電極的四個配向區域呈鏡像對稱排列,且相鄰的兩個畫素結構的次畫素電極的四個配向區域呈鏡像對稱排列。
- 如申請專利範圍第9項所述的畫素陣列,其中: 所述畫素結構之主畫素電極的四個配向區域的配向方向不相同且其次畫素電極的四個配向區域的配向方向不相同,且 所述畫素結構之主畫素電極的四個配向區域呈點對稱排列,且所述畫素結構之次畫素電極的四個配向區域呈點對稱排列。
- 一種畫素陣列,包括: 一第一掃描線、一第二掃描線、一第一資料線、一第二資料線、一第一訊號線以及一第二訊號線,其中該第一訊號線及該第二訊號線平行該第一掃描線以及該第二掃描線設置,; 一第一畫素結構,與該第一掃描線以及該第一資料線電性連接,其中該第一畫素結構包括: 一第一控制元件,與該第一掃描線以及該第一資料線電性連接; 一第一主畫素電極,與該第一控制元件電性連接,其中所述第一資料線貫穿該第一主畫素電極的中央,以使該第一主畫素電極於該第一資料線的兩側具有四個配向區域;以及 一第一次畫素電極,與該第一控制元件電性連接且與該第一主畫素電極分離開來,其中所述第一資料線貫穿該第一次畫素電極的中央,以使該第一次畫素電極於該第一資料線的兩側具有四個配向區域; 一第二畫素結構,與該第二掃描線以及該第二資料線電性連接,其中該第二畫素結構包括: 一第二控制元件,與該第二掃描線以及該第二資料線電性連接,且該第二資料線貫穿該第二畫素結構的中央,將該第二畫素結構分成一第二主畫素電極以及一第二次畫素電極; 該第二主畫素電極,與該第二控制元件電性連接,其中所述第二訊號線貫穿該第二主畫素電極的中央,以使該第二主畫素電極於該第二訊號線的兩側具有四個配向區域;以及 該第二次畫素電極,與該第二控制元件電性連接且與該第二主畫素電極分離開來,其中所述第二訊號線貫穿該第二次畫素電極的中央,以使該第二次畫素電極於該第二訊號線的兩側具有四個配向區域。
- 如申請專利範圍第13項所述的畫素陣列,更包括: 一第一彩色濾光圖案,對應該第一畫素結構設置,其中該第一資料線對應該第一彩色濾光圖案的中央設置;以及 一第二彩色濾光圖案,對應該第二畫素結構設置,其中該第二資料線對應該第二彩色濾光圖案的中央設置。
- 如申請專利範圍第13項所述的畫素陣列,更包括: 一第一彩色濾光圖案以及一第二彩色濾光圖案,且該第一彩色濾光圖案以及該第二彩色濾光圖案是沿著該第一資料線以及該第二資料線的延伸方向排列。
- 如申請專利範圍第13項所述的畫素陣列,其中: 該第一畫素結構之該第一主畫素電極被該第一訊號線以及該第一資料線切分成四個配向區域,該第一主畫素電極的四個配向區域的配向方向不相同, 該第一畫素結構之該第一次畫素電極被該第一掃描線以及該第一資料線切分成四個配向區域,該第一次畫素電極的四個配向區域的配向方向不相同, 該第二畫素結構之該第二主畫素電極之該四個配向區域位於該第二資料線之一側,且具有四個不同的配向方向,且 該第二畫素結構之該第二次畫素電極之該四個配向區域位於該第二資料線之另一側,且具有四個不同的配向方向。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104128249A TWI571685B (zh) | 2015-08-28 | 2015-08-28 | 畫素陣列 |
CN201510717074.1A CN105278191B (zh) | 2015-08-28 | 2015-10-29 | 像素阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104128249A TWI571685B (zh) | 2015-08-28 | 2015-08-28 | 畫素陣列 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI571685B TWI571685B (zh) | 2017-02-21 |
TW201708913A true TW201708913A (zh) | 2017-03-01 |
Family
ID=55147472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104128249A TWI571685B (zh) | 2015-08-28 | 2015-08-28 | 畫素陣列 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105278191B (zh) |
TW (1) | TWI571685B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11467455B2 (en) | 2020-08-12 | 2022-10-11 | Au Optronics Corporation | Display device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI599835B (zh) * | 2016-10-17 | 2017-09-21 | 友達光電股份有限公司 | 畫素單元及其顯示面板 |
CN111427199A (zh) * | 2020-04-09 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 像素器件及显示面板 |
CN111474789A (zh) * | 2020-05-13 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及液晶显示面板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895600B2 (ja) * | 2002-01-04 | 2007-03-22 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置 |
US7697093B2 (en) * | 2006-08-08 | 2010-04-13 | Au Optronics Corp. | Array panel |
KR101392887B1 (ko) * | 2007-08-01 | 2014-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI367380B (en) * | 2007-11-28 | 2012-07-01 | Au Optronics Corp | Liquid crystal display element and pixel structure |
TWI406073B (zh) * | 2009-12-11 | 2013-08-21 | Au Optronics Corp | 畫素結構 |
KR102083433B1 (ko) * | 2013-07-12 | 2020-03-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2015
- 2015-08-28 TW TW104128249A patent/TWI571685B/zh not_active IP Right Cessation
- 2015-10-29 CN CN201510717074.1A patent/CN105278191B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11467455B2 (en) | 2020-08-12 | 2022-10-11 | Au Optronics Corporation | Display device |
Also Published As
Publication number | Publication date |
---|---|
TWI571685B (zh) | 2017-02-21 |
CN105278191A (zh) | 2016-01-27 |
CN105278191B (zh) | 2018-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI472860B (zh) | 顯示面板 | |
WO2020211510A1 (zh) | 触控基板及显示装置 | |
TWI465802B (zh) | 顯示面板 | |
TWI464505B (zh) | 液晶顯示面板與畫素結構 | |
TWI484272B (zh) | 透明液晶顯示面板之畫素結構 | |
TWI594046B (zh) | 主動元件陣列基板 | |
TWI468829B (zh) | 畫素陣列 | |
TWI571685B (zh) | 畫素陣列 | |
TW201734605A (zh) | 陣列基板以及曲面液晶顯示面板 | |
WO2013071840A1 (zh) | Tft阵列基板及显示设备 | |
TW200825586A (en) | Liquid crystal display | |
TWI526761B (zh) | 液晶顯示面板 | |
KR101959389B1 (ko) | 액정표시장치 | |
TW202014776A (zh) | 顯示裝置 | |
WO2020088279A1 (zh) | 显示基板及显示装置 | |
TWI667522B (zh) | 畫素結構 | |
TW201923432A (zh) | 畫素結構及曲面顯示裝置 | |
WO2021232556A1 (zh) | 显示面板及电子装置 | |
TWI548922B (zh) | 具穩定視角維持率之顯示面板 | |
WO2023000406A1 (zh) | 显示面板及显示装置 | |
WO2021051528A1 (zh) | 阵列基板及显示面板 | |
WO2020052079A1 (zh) | 画素结构与液晶显示装置 | |
JP2002148654A (ja) | 液晶表示装置 | |
TW202041944A (zh) | 畫素結構 | |
WO2023029063A1 (zh) | 阵列基板及液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |