KR101959389B1

KR101959389B1 - 액정표시장치

Info

Publication number: KR101959389B1
Application number: KR1020120043223A
Authority: KR
Inventors: 다이스케 이노우에; 박소연; 김태호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-04-25
Filing date: 2012-04-25
Publication date: 2019-03-20
Also published as: KR20130120168A; US9201263B2; US20130286332A1

Abstract

액정표시장치는 제1 기판과 제2 기판 사이에 구비된 액정층을 포함한다. 상기 액정층은 유전율 이방성이 마이너스인 액정들을 포함한다. 또한, 상기 액정표시장치는 레드, 그린, 블루를 각각 표시하는 제1, 제2, 및 제3 서브화소를 포함한다. 상기 제1, 제2, 및 제3 서브화소들 각각의 셀갭은 서로 다르다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 액정표시장치에 관한 것이다.

액정표시장치는 2개의 기판들 사이에 구비된 액정층을 포함하는 박형표시장치이다. 상기 액정표시장치는 상기 액정층을 구동하는 방법에 따라 IPS(In Plane Switching) 모드, VA(Vertical Alignment) 모드, 또는 PLS(Plane to Line Switching) 모드 등으로 구분된다.

상기 PLS 모드 액정표시장치는 횡전계 및 수직전계를 이용하여 상기 액정층을 구동한다. 상기 PLS 모드 액정표시장치에 구비된 액정들은 강한 프린지 전계(fringe field)에 의해 상기 2개의 기판들에 평행하게 회전한다.

고화질의 영상을 제공하기 위해 상기 PLS 모드 표시장치는 크기가 작은 화소들을 더 많이 구비한다. 상기 화소들의 크기가 작아질수록 상기 화소의 개구율이 감소한다. 상기 화소의 개구율이 감소하면 투과율이 낮아진다.

본 발명은 투과율이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 액정표시장치는 제1 기판, 상기 제1 기판에 마주하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 구비된 액정층을 포함한다. 상기 액정층은 유전율 이방성이 마이너스인 액정들을 포함한다. 또한, 상기 액정표시장치는 레드, 그린, 블루를 각각 표시하는 제1, 제2, 및 제3 서브화소를 포함한다.

상기 제1, 제2, 및 제3 서브화소들 각각은, 상기 제1 기판 상에 배치된 공통전극, 상기 제1 기판 상에 상기 공통전극과 절연되게 배치된 서브화소 전극, 및 상기 제2 기판 상에 배치된 컬러필터를 포함한다. 상기 서브화소 전극은 복수 개의 슬릿들을 구비하며, 상기 공통전극과 전계를 형성한다.

상기 제1, 제2, 및 제3 서브화소들의 셀갭들은 서로 다르다. 상기 제1 서브화소의 셀갭은 상기 제2 서브화소 및 상기 제3 서브화소의 셀갭들보다 크고, 상기 제2 서브화소의 셀갭은 상기 제3 서브화소의 셀갭보다 크다.

상기 제1 서브화소를 통과된 광의 위상지연값은 상기 제2 서브화소 및 상기 제3 서브화소를 통과된 광의 위상지연값들보다 클수 있고, 상기 제2 서브화소를 통과된 광의 위상지연값은 상기 제3 서브화소를 통과된 광의 위상지연값보다 클 수 있다.

상기 제3 서브화소의 서브화소 전극의 피치는 상기 제1 서브화소 및 상기 제2 서브화소의 서브화소전극들의 피치들보다 작을 수 있다.

상기 제3 서브화소의 평면상 면적은 상기 제1 서브화소 및 상기 제2 서브화소의 평면상 면적들보다 크고, 상기 제2 서브화소의 평면상 면적은 상기 제1 서브화소의 평면상 면적보다 클 수 있다.

상기 액정표시장치는 셀갭들이 서로 다른 상기 제1, 제2, 및 제3 서브화소들을 구비한다. 상기 제1, 제2, 및 제3 서브화소들을 통과된 광의 위상지연값들은 서로 다를 수 있다. 그에 따라 상기 액정표시장치의 투과율이 향상된다.

또한, 상기 액정표시장치는 서브화소 전극의 피치들이 서로 다른 상기 제1, 제2, 및 제3 서브화소들 구비함으로써, 서브화소들 사이의 투과율 편차가 감소한다.

또한, 상기 제1, 제2, 및 제3 서브화소들이 평면상에서 서로 다른 면적을 가짐으로써 서브화소들 사이의 투과율 편차가 감소한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블록도이다.
도 2는 도 1에 도시된 화소의 I-I`을 따라 절단한 단면도이다.
도 3a는 도 2에 도시된 제1 서브화소에 대응하는 제1 기판의 평면도이다.
도 3b는 도 3a의 Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'을 따라 절단한 단면도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 다른 서브화소 전극의 평면도들이다.
도 5a는 제1, 제2, 및 제3 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이다.
도 5b는 제1, 제2, 및 제3 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다.
도 6a는 제1, 및 제2 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이다.
도 6b는 제1, 및 제2 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다.
도 7a는 제2, 및 제3 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이다.
도 7b는 제2, 및 제3 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블록도이고, 도 2는 도 1에 도시된 화소의 I-I`을 따라 절단한 단면도이다.

도 1에 도시된 것과 같이, 본 발명의 일 실시예에 따른 액정표시장치는 타이밍 컨트롤러(100), 게이트 구동부(200), 데이터 구동부(300), 및 표시패널(DP)을 포함한다.

상기 타이밍 컨트롤러(100)는 입력 영상신호(R,G,B)를 수신하고, 상기 입력 영상신호(R,G,B)를 상기 표시패널(DP)의 동작조건에 부합하게 영상데이터(R',G',B')로 변환한다. 또한, 타이밍 컨트롤러(100)는 각종 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인클럭, 데이터 인에이블신호 등을 입력받고, 제1, 및 제2 제어신호들(CONT1, CONT2)을 출력한다.

상기 게이트 구동부(200)는 상기 제1 제어신호(CONT1)에 응답하여 게이트 라인들(GL₁~GL_n)에 게이트 신호들을 출력한다. 상기 제1 제어신호(CONT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.

상기 데이터 구동부(300)는 상기 제2 제어신호(CONT2) 및 상기 영상데이터(R',G',B')를 수신한다. 상기 제2 제어신호(CONT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 데이터 전압의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 데이터 전압이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다. 상기 데이터 구동부(300)는 상기 영상데이터(R',G',B')를 상기 데이터 전압으로 변환하여 데이터 라인들(DL₁~DL_m)에 출력한다.

상기 표시패널(DP)은 복수 개의 화소(PX₁₁~PX_nm)를 포함한다. 상기 화소들(PX₁₁~PX_nm) 각각은 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)을 포함한다. 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)은 레드(R), 그린(G), 블루(B)를 각각 표시한다.

상기 화소들(PX₁₁~PX_nm)의 구성은 동일한 바, 도 2에 도시된 하나의 화소(PX₁₁)를 참조하여 상기 화소들(PX₁₁~PX_nm)의 구성을 상세히 검토한다.

도 2에 도시된 것과 같이, 상기 표시패널(DP)은 제1 기판(SUB1), 상기 제1 기판(SUB1)에 마주하는 제2 기판(SUB2) 및 상기 제1 기판(SUB1)과 상기 제2 기판(SUB2) 사이에 구비된 액정층(LCL)을 포함한다. 상기 액정층(LCL)은 유전율 이방성(콸)이 마이너스인 복수 개의 액정들을 포함한다. 상기 게이트 라인들(GL₁~GL_n)과 상기 데이터 라인들(DL₁~DL_m)은 상기 제1 기판(SUB1) 상에 배치된다.

한편, 도 1에 도시된 것과 같이, 상기 게이트 라인들(GL₁~GL_n)은 제1 방향(D1)으로 연장되며 상기 제1 방향과 직교하는 제2 방향(D2)으로 배열된다. 상기 데이터 라인들(DL₁~DL_m)은 상기 제2 방향(D2)으로 연장되며 상기 제1 방향(D1)으로 배열된다.

상기 화소(PX₁₁)의 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3) 각각은, 상기 제1 기판(SUB1) 상에 배치된 공통전극(CE), 서브화소 전극(SPE), 및 상기 제2 기판(SUB2) 상에 배치된 컬러필터(CF)를 포함한다. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 컬러필터들(CF)의 두께는 서로 다를 수 있다. 또한, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3) 각각은 상기 서브화소 전극(SPE)에 화소전압을 제공하는 박막 트랜지스터(미도시)를 포함한다.

상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 제1 방향(D1)의 너비들(W1, W2, W3)은 서로 다를 수 있다. 한편, 도시되지는 않았으나. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 제2 방향(D2)의 너비들은 서로 동일할 수 있다.

이때, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 제1 방향(D1)의 너비들(W1, W2, W3)에 따라 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 면적들이 결정된다. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 면적비율에 따라 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 투과율 편차를 조절할 수 있다. 이에 대한 상세한 설명은 후술한다.

또한, 상기 제2 기판(SUB2)의 일면 상에는 개구부들이 형성된 블랙매트릭스가 더 구비될 수 있다. 이때, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 면적은 상기 블랙매트릭스가 형성되지 않은 영역을 기준으로 산출된다.

상기 제1 기판(SUB1) 상에 제1 절연층(10)이 배치된다. 상기 제1 절연층(10) 상에 상기 공통전극(CE)이 배치된다. 상기 서브화소 전극(SPE)은 상기 공통전극(CE)과 절연되게 배치된다. 상기 공통전극(CE)을 커버하는 제2 절연층(20) 상에 상기 서브화소 전극(SPE)이 배치될 수 있다. 도 2에 상세히 도시되지는 않았으나, 상기 제1 절연층(10)과 상기 제2 절연층(20) 각각은 복수 개의 박막들로 구성될 수 있다.

상기 서브화소 전극(SPE)은 상기 공통전극(CE)과 전계를 형성한다. 상기 서브화소 전극(SPE)은 복수 개의 슬릿들(SLT)을 구비한다. 도 2에 도시된 것과 같이, 상기 공통전극(CE)과 상기 서브화소 전극(SPE)은 상기 복수 개의 슬릿들(SLT)에 의해 프린지 전계를 형성한다.

상기 공통전극(CE)과 상기 제1 서브화소(SPX1) 사이에 상기 프린지 전계가 형성되면, 상기 액정들은 평면상에서 회전한다. 상기 유전율 이방성이 마이너스인 액정들은 상기 프린지 전계에 수직한 방향으로 분극되기 때문에 상기 액정들의 경사각은 변하지 않는다. 그에 따라 상기 액정표시장치는 시야각이 좋고, 투과율이 높다.

상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 컬러필터들(CF)은 서로 다른 컬러를 갖는다. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 컬러필터들(CF)은 레드(R), 그린(G), 블루(B) 컬러를 각각 가질 수 있다. 따라서, 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)을 통과하는 광의 파장들은 서로 다르다.

도 2에 도시된 것과 같이, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)은 서로 다른 셀갭들(CG_R, CG_G, CG_B)을 갖는다. 여기서 셀갭들(CG_R, CG_G, CG_B)은 상기 광이 통과하는 거리, 즉 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 서브화소 전극(SPE)과 컬러필터(CF) 사이의 거리와 같다.

상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)을 통과된 광의 위상지연값들은 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)을 통과된 광의 복굴절률들과 상기 셀갭들(CG_R, CG_G, CG_B)에 따라 결정된다.

즉, 아래의 수학식 1에 의해 위상지연값이 결정된다.

[수학식 1]

위상지연값(Retardation) = 복굴절률(Δn)×셀갭(d)

상기 광의 복굴절률들은 광의 파장들에 따라 다르다. 예컨대, 650㎚ 파장 광의 복굴절률은 0.1012이고, 550㎚ 파장 광의 복굴절률은 0.1066이며, 450㎚ 파장 광의 복굴절률은 0.1162이다.

상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 상기 셀갭들(CG_R, CG_G, CG_B)과 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)을 통과하는 광의 위상지연값들의 관계는 후술한다.

도 3a는 도 2에 도시된 제1 서브화소(SPX)에 대응하는 제1 기판의 평면도이고, 도 3b는 도 3a의 Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'을 따라 절단한 단면도이다. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 구조는 동일한 바, 도 3a 및 도 3b에 도시된 제1 서브화소(SPX)를 참조하여 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 구성을 상세히 검토한다.

도 3a에 도시된 것과 같이, 상기 박막 트랜지스터(TR)는 게이트 전극(GE), 반도체층(AL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.

상기 게이트 전극(GE)은 상기 복수 개의 게이트 라인들(GL₁~GL_n) 중 어느 하나의 게이트 라인(GL₁)으로부터 분기되고, 상기 소스 전극(SE)은 상기 복수 개의 데이터 라인들(DL₁~DL_m) 중 어느 하나의 데이터 라인(DL₁)으로부터 분기된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격되어 배치되고 상기 서브화소 전극(SPE)에 연결된다.

상기 박막 트랜지스터(TR)는 상기 어느 하나의 게이트 라인(GL₁)에 인가된 게이트 신호에 응답하여 어느 하나의 데이터 라인(DL₁)에 인가된 데이터 전압을 상기 서브화소 전극(SPE)에 출력한다.

상기 서브화소 전극(SPE)은 상기 복수 개의 슬릿들(SLT), 및 상기 복수 개의 슬릿들(SLT)과 교번하게 배치된 복수 개의 가지부들(BP)을 포함한다. 상기 서브화소 전극(SPE)은 평면 상에서 직사각형일 수 있고, 상기 복수 개의 가지부들(BP)의 일단들은 제1 연결부(CNT1)에 의해 연결되고, 상기 복수 개의 가지부들(BP)의 타단들은 제2 연결부(CNT2)에 의해 연결된다. 상기 제2 연결부(CNT2)는 제1 컨택홀(CH1)을 통해 상기 박막 트랜지스터(TR)에 연결된다.

여기서, 상기 복수 개의 슬릿들(SLT)과 상기 복수 개의 가지부들(BP) 중 인접한 슬릿과 가지부의 너비의 합은 피치(PC)로 정의된다. 별도로 도시하지는 않았으나, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 서로 다른 피치(PC)를 갖는 서브화소 전극(SPE)을 구비할 수 있다. 작은 피치를 갖는 서브화소는 큰 피치를 갖는 서브화소보다 투과율이 높다. 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 서브화소 전극들(SPE)의 피치비율에 따라 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 투과율 편차를 조절할 수 있다. 이에 대한 상세한 설명은 후술한다.

평면상에서 상기 서브화소 전극(SPE)을 중심으로 하측과 상측에 상기 어느 하나의 게이트 라인(GL₁)과 상기 공통라인(CL)이 각각 배치된다. 상기 공통라인(CL)은 상기 제2 컨택홀(CH2)을 통해 상기 공통전극(CE)과 전기적으로 연결된다. 또한, 평면상에서 상기 서브화소 전극(SPE)을 중심으로 좌측과 우측에 상기 어느 하나의 데이터 라인(DL₁)과 다른 하나의 데이터 라인(DL₂)이 각각 배치된다.

제1 액정(LC_off)은 상기 서브화소 전극(SPE)에 상기 화소전압이 인가되지 않은 때 액정들의 배열을 나타내고, 제2 액정(LC_on)은 상기 서브화소 전극(SPE)에 상기 화소전압이 인가된 때 액정들의 배열을 나타낸다. 상기 제1 액정(LC_off)은 상기 슬릿들(SLT)에 평행하게 배열되고, 상기 제2 액정(LC_on)은 상기 슬릿들(SLT)과 소정의 각도를 이룬다.

도 3b에 도시된 것과 같이, 상기 제1 기판(SUB1)의 일면 상에 상기 게이트 전극(GE) 및 상기 공통라인(CL)이 배치된다. 상기 제1 절연 박막(12)이 상기 게이트 전극(GE) 및 상기 공통라인(CL)을 커버한다.

상기 제1 절연 박막(12) 상에 상기 게이트 전극(GE)과 중첩하는 상기 반도체층(AL)이 배치된다. 상기 제1 절연 박막(12) 상에 상기 드레인 전극(DE)과 상기 소스 전극(SE)이 배치된다. 상기 드레인 전극(DE)과 상기 소스 전극(SE) 각각은 상기 반도체층(AL)과 적어도 일부가 중첩한다.

상기 제1 절연 박막(12) 상에 상기 반도체층(AL), 상기 드레인 전극(DE), 및 상기 소스 전극(SE)을 커버하는 제2 절연 박막(14)이 배치된다. 상기 제2 절연 박막(14) 상에 상기 공통전극(CE)이 배치된다. 상기 공통전극(CE)은 상기 제1 절연 박막(12)과 상기 제2 절연 박막(14)을 관통하는 상기 제2 컨택홀(CH2)을 통해 상기 공통라인(CL)에 연결된다.

상기 제2 절연 박막(14) 상에 상기 공통전극(CE)을 커버하는 제3 절연 박막(20)이 배치된다. 상기 제3 절연 박막(20) 상에 상기 서브화소 전극(SPE)이 배치된다. 상기 서브화소 전극(SPE)은 상기 제2 절연 박막(14)과 상기 제3 절연 박막(20)을 관통하는 상기 제1 컨택홀(CH1)을 통해 상기 드레인 전극(DE)에 연결된다.

도 4a 및 도 4b는 본 발명의 다른 실시예에 다른 서브화소 전극의 평면도들이다. 도 3a 및 도 3b를 참조하여 설명한 상기 제1 서브화소(SPX1)의 상기 서브화소 전극(SPE)은 도 4a 및 도 4b에 도시된 것과 같이 변형될 수 있다.

도 4a에 도시된 것과 같이, 서브화소 전극(SPE10)은 복수 개의 슬릿들(SLT10)을 구비한다. 상기 서브화소 전극(SPE10)의 복수 개의 가지부들(BP10)은 상기 복수 개의 슬릿들(SLT10)과 교번하게 배치된다. 상기 복수 개의 가지부들(BP)의 일단들은 제1 연결부(CNP10)에 의해 연결되고, 상기 복수 개의 가지부들(BP)의 타단들은 제2 연결부(CNP20)에 의해 연결된다.

상기 서브화소 전극(SPE10)은 상기 서브화소 전극(SPE10)을 가로지는 기준선(RL)에 대하여 절곡된 형상을 갖는다. 따라서, 상기 서브화소 전극(SPE10)은 상기 기준선(RL)에 대하여 제1 영역과 제2 영역으로 구분된다. 상기 복수 개의 슬릿들(SLT10)의 제1 영역과 상기 복수 개의 슬릿들(SLT10)의 제2 영역이 상기 기준선(RL)에 대해 이루는 각도들은 서로 다르다.

상기 액정들은 상기 복수 개의 슬릿들(SLT10)의 상기 제1 영역과 상기 제2 영역에 따라 다른 방향으로 정렬된다. 상기 제1 서브화소(SPX1)는 2개의 도메인으로 구분되고, 그에 따라 상기 제1 서브화소(SPX1)의 시야각이 향상된다.

도 4b에 도시된 것과 같이, 서브화소 전극(SPE20)은 복수 개의 슬릿들(SLT20-1, SLT20-2)과 복수 개의 가지부들(BP20-1, BP20-2)을 구비한다.

상기 복수 개의 슬릿들(SLT20-1, SLT20-2)은 제1 슬릿들(SLT20-1)과 제2 슬릿들(SLT20-2)로 구분될 수 있다. 상기 제1 슬릿들(SLT20-1)은 상기 서브화소 전극(SPE20)을 가로지는 기준선(RL)의 상측에 배치되고, 상기 제2 슬릿들(SLT20-2)은 상기 기준선(RL)에 대하여 하측에 배치된다. 다시 말해, 상기 제1 슬릿들(SLT20-1)과 상기 제2 슬릿들(SLT20-2)은 상기 기준선(RL)에 중첩하는 제3 연결부(CNP30)의 상측과 하측에 각각 배치된다.

상기 제1 슬릿들(SLT20-1)과 상기 제2 슬릿들(SLT20-2)은 상기 기준선(RL)에 대해 서로 다른 각도를 이룬다. 또한, 상기 제1 슬릿들(SLT20-1)과 상기 제2 슬릿들(SLT20-2)은 상기 기준선(RL)에 대해 대칭일 수 있다.

상기 복수 개의 가지부들(BP20-1, BP20-2)은 제1 가지부들(BP20-1)과 제2 가지부(BP20-2)로 구분될 수 있다. 상기 제1 가지부들(BP20-1)은 상기 제1 슬릿들(SLT20-1)과 교번하게 배치되고, 상기 제2 가지부들(BP20-2)은 상기 제2 슬릿들(SLT20-2)과 교번하게 배치된다.

상기 액정들은 상기 제1 슬릿들(SLT20-1)과 상기 제2 슬릿들(SLT20-2)을 따라 서로 다른 방향으로 정렬되는 2개의 액정들로 분류된다. 그에 따라, 상기 제1 서브화소(SPX1)는 2개의 도메인으로 분할되고, 서로 다른 방향으로 영상을 제공하여 시야각이 향상된다.

도 5a는 제1, 제2, 및 제3 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이고, 도 5b는 제1, 제2, 및 제3 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다. 도 6a는 제1, 및 제2 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이고, 도 6b는 제1, 및 제2 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다. 도 7a는 제2, 및 제3 서브화소의 셀갭들과 투과율의 관계를 도시한 그래프이고, 도 7b는 제2, 및 제3 서브화소를 통과된 광의 위상지연값들과 투과율의 관계를 도시한 그래프이다.

도 5a 내지 도 7b에 있어서, 제1 그래프(LR)는 상기 제1 서브화소(SPX1: 도 2 참조)를 통과된 650㎚ 파장 광의 투과율 변화를 나타내며, 제2 그래프(LG)는 상기 제2 서브화소(SPX2: 도 2 참조)를 통과된 550㎚ 파장 광의 투과율 변화를 나타내며, 제3 그래프(LB)는 상기 제3 서브화소(SPX3: 도 2 참조)를 통과된 450㎚ 파장 광의 투과율 변화를 나타낸다.

도 5a에 도시된 것과 같이, 상기 제1 그래프(LR)는 대체적으로 셀갭이 증가할수록 투과율이 증가한다. 상기 제2 그래프(LG)는 2차 곡선의 형태를 갖는다. 상기 제3 그래프(LB)는 대체적으로 셀갭이 증가할수록 투과율이 감소한다. 여기서, 상기 제1 내지 제3 그래프(LR, LR, LB)들은 8㎛의 피치(PC: 도 3a 참조)를 갖는 서브화소 전극을 기준으로 측정되었다.

본 발명의 일 실시예에 따른 상기 액정표시장치의 투과율을 높이기 위해, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)은 투과율이 높은 영역의 셀갭들을 각각 갖는다. 즉, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)은 서로 다른 셀갭을 갖는다.

먼저, 도 5a에 도시된 것과 같이, 상기 제2 서브화소(SPX2)의 투과율을 증가시키는 제2 서브화소(SPX2)의 셀갭(CG_G: 도 2 참조)은 3.28㎛보다 크고, 3.52㎛ 이하이다. 이때, 상기 제2 서브화소(SPX2)를 통과하는 550㎚ 파장의 광의 위상지연값은 도 5b에 도시된 것과 같이, 350㎚보다 크고 375㎚ 이하이다.

도 6a에 도시된 것과 같이, 상기 제1 서브화소(SPX1)의 투과율을 증가시키는 상기 제1 서브화소(SPX1)의 셀갭(CG_R: 도 2 참조)은 3.52㎛보다 크고, 4.2㎛ 이하이다. 이때, 상기 제1 서브화소(SPX1)를 통과하는 650㎚ 파장의 광의 위상지연값은 도 6b에 도시된 것과 같이, 356㎚보다 크고, 425㎚ 이하이다.

상기 제1 서브화소(SPX1)의 셀갭(CG_R)이 상기 제2 서브화소(SPX2)의 셀갭(CG_G)보다 큰 범위를 가짐으로써 상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)의 투과율이 향상된다.

도 7a에 도시된 것과 같이, 상기 제3 서브화소(SPX3)의 셀갭(CG_B: 도 2 참조)은 2.7㎛ 이상이고, 3.28㎛ 이하이다. 이때, 상기 제3 서브화소(SPX3)를 통과하는 450㎚ 파장의 광의 위상지연값은 314㎚ 이상이고, 381㎚ 이하이다.

상기 제3 서브화소(SPX3)의 셀갭(CG_B)이 상기 제2 서브화소(SPX2)의 셀갭(CG_G)보다 작은 범위를 가짐으로써 상기 제3 서브화소(SPX3)의 투과율이 향상된다.

또한, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)의 셀갭들이 서로 다른 범위에서, 상기 제1, 제2, 및 제3 서브화소들(SPX1, SPX2, SPX3)을 통과하는 광의 파장들은 서로 다른 범위의 위상지연값들을 가질 수 있다.

상기 제1 서브화소(SPX1)의 셀갭(CG_R)이 3.71㎛보다 크고, 4.2㎛ 이하일 때, 상기 제1 서브화소(SPX1)를 통과하는 650㎚ 파장의 광의 위상지연값은 375㎚보다 크고, 425㎚ 이하이다. 상기 제2 서브화소(SPX2)의 셀갭(CG_G)이 3.28㎛보다 크고, 3.52㎛ 이하일 때, 상기 제2 서브화소(SPX2)를 통과하는 550㎚ 파장의 광의 위상지연값은 350㎚보다 크고, 375㎚ 이하이다. 상기 제3 서브화소(SPX3)의 셀갭(CG_B)이 2.7㎛ 이상이고, 3.01㎛ 이하일 때, 상기 제3 서브화소(SPX3)를 통과하는 450㎚ 파장의 광의 위상지연값은 314㎚ 이상이고, 350㎚ 이하이다.

상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)이 상술한 범위의 셀갭들을 각각 갖는 경우, 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3) 각각의 투과율이 증가하더라도, 상기 제3 서브화소(SPX3)의 투과율은 대체적으로 상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)의 투과율보다 작다.

상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)에 대한 상기 제3 서브화소(SPX3)의 투과율 편차를 감소시키기 위해, 상기 제3 서브화소(SPX3)의 피치(PC: 도 3a 참조)는 상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)의 피치들(PC)보다 작은 것이 바람직하다.

도 7a 및 도 7b에서 제4 그래프(LB10)는 7㎛의 피치(PC)의 서브화소 전극(SPE)을 구비한 제3 서브화소(SPX3)의 투과율을 나타낸다. 상기 제4 그래프(LB10)는 상기 제3 그래프(LB)보다 투과율이 높다. 그에 따라 상기 제3 서브화소(SPX3)와 나머지 서브화소(SPX1, SPX2)의 투과율 편차가 감소한다.

또한, 별도의 그래프를 도시하지 않았으나, 상기 제3 서브화소(SPX3)이 상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)의 면적들보다 큰 면적을 가짐으로써 상기 제3 서브화소(SPX3)와 상기 제1 서브화소(SPX1) 및 상기 제2 서브화소(SPX2)의 투과율 편차가 감소한다. 이에 대한 설명은 아래의 표들을 참조하여 설명한다.

아래의 표 1은 액정표시장치들의 셀갭, 위상지연값에 따른 투과율을 나타낸다.

	서브화소	셀갭(㎛)	위상지연값(㎚)	면적비	피치(㎛)	투과율(%)
제1 액정표시장치	SPX1	3	304	100	8	100
	SPX2	3	320	100	8	100
	SPX3	3	349	100	8	100
제2 액정표시장치	SPX1	4.2	425	100	8	128
	SPX2	3.5	373	100	8	106
	SPX3	2.8	325	100	8	103.1
제3 액정표시장치	SPX1	4	405	100	8	127.2
	SPX2	3.5	373	100	8	106
	SPX3	3	349	100	8	100

상기 표 1에서 상기 제1 액정표시장치는 동일한 셀갭들을 갖는 일반적은 액정표시장치이며, 상기 제2 및 제3 액정표시장치는 본 발명의 일 실시예들에 따른 액정표시장치이다.

상기 제2 및 제3 액정표시장치는 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)이 서로 다른 셀갭을 가짐으로써 상기 제1 액정표시장치보다 투과율이 향상된다.

아래의 표 2는 액정표시장치들의 셀갭, 위상지연값, 피치에 따른 투과율을 나타낸다. 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)의 투과율 편차를 감소시키기 위해, 투과율이 작은 서브화소는 투과율이 큰 서브화소보다 작은 피치를 갖는 것이 바람직하다.

	서브화소	셀갭(㎛)	위상지연값(㎚)	면적비	피치(㎛)	투과율(%)
제4 액정표시장치	SPX1	4.2	425	100	8	128
	SPX2	3.5	373	100	8	106
	SPX3	2.8	325	100	7	107.1
제5 액정표시장치	SPX1	4	405	100	8	127.2
	SPX2	3.5	373	100	8	106
	SPX3	3	349	100	7	103.6

상기 표 2에 나타난 것과 같이, 상기 제4 및 제5 액정표시장치의 상기 제3 서브화소(SPX3)는 상기 제1 및 제2 서브화소(SPX1, SPX2)보다 작은 피치를 가짐으로써 상기 제2 및 제3 액정표시장치의 상기 제3 서브화소(SPX3)보다 높은 투과율을 갖는다. 그에 따라, 상기 제4 및 제5 액정표시장치의 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)은 투과율 편차가 감소한다.

아래의 표 3은 액정표시장치들의 셀갭, 위상지연값, 피치, 면적비에 따른 투과율을 나타낸다. 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)의 투과율 편차를 감소시키기 위해, 투과율이 작은 서브화소는 투과율이 큰 서브화소보다 큰 면적을 갖는 것이 바람직하다.

	서브화소	셀갭(㎛)	위상지연값(㎚)	면적비	피치(㎛)	투과율(%)
제6 액정표시장치	SPX1	4.2	425	87.8	8	113
	SPX2	3.5	325	106.7	8	113
	SPX3	2.8	283	105.6	7	113
제7 액정표시장치	SPX1	4	405	87.5	8	111.3
	SPX2	3.5	373	105.1	8	111.3
	SPX3	3	349	107.4	7	111.3

상기 표 3에 나타난 것과 같이, 상기 제6 및 제7 액정표시장치의 상기 제2 및 제3 서브화소(SPX2, SPX3)는 투과율이 높은 상기 제1 서브화소(SPX1)보다 큰 면적을 가짐으로써 상기 제4 및 제5 액정표시장치보다 상기 제1 내지 제3 서브화소들(SPX1, SPX2, SPX3)의 투과율 편차가 감소한다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 타이밍 컨트롤러 200: 게이트 구동부
300: 데이터 구동부 DP: 표시패널
SUB1: 제1 기판 SUB2: 제2 기판
LCL: 액정층 PX: 화소
SPX: 서브화소

Claims

레드, 그린, 블루를 각각 표시하는 제1, 제2, 및 제3 서브화소를 포함하는 액정표시장치에 있어서,
제1 기판;
상기 제1 기판에 마주하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 구비되며, 유전율 이방성이 마이너스인 액정들을 포함하는 액정층을 포함하고,
상기 제1, 제2, 및 제3 서브화소들 각각은,
상기 제1 기판 상에 배치된 공통전극;
상기 제1 기판 상에 상기 공통전극과 절연되게 배치되고, 복수 개의 슬릿들을 구비하며, 상기 공통전극과 전계를 형성하는 서브화소 전극; 및
상기 제2 기판 상에 배치된 컬러필터를 포함하고,
상기 제1, 제2, 및 제3 서브화소들의 셀갭들은 서로 다르고,
상기 제1 서브화소를 통과된 650㎚ 파장의 광의 위상지연값은 356㎚보다 크고, 425㎚ 이하이며,
상기 제2 서브화소를 통과된 550㎚ 파장의 광의 위상지연값은 350㎚보다 크고 375㎚ 이하이며,
상기 제3 서브화소를 통과된 450㎚ 파장의 광의 위상지연값은 314㎚ 이상이며 381㎚ 이하인 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,
상기 제1 서브화소의 셀갭은 상기 제2 서브화소 및 상기 제3 서브화소의 셀갭들보다 크고,
상기 제2 서브화소의 셀갭은 상기 제3 서브화소의 셀갭보다 큰 것을 특징으로 하는 액정표시장치.
제2 항에 있어서,
상기 제1 서브화소의 셀갭은 3.52㎛보다 크고 4.2㎛ 이하이며,
상기 제2 서브화소의 셀갭은 3.28㎛보다 크고 3.52㎛ 이하이며,
상기 제3 서브화소의 셀갭은 2.7㎛ 이상이고, 3.28㎛ 이하인 것을 특징으로 하는 액정표시장치.
삭제
제2 항에 있어서,
상기 제1 서브화소를 통과된 광의 위상지연값은 상기 제2 서브화소 및 상기 제3 서브화소를 통과된 광의 위상지연값들보다 크고,
상기 제2 서브화소를 통과된 광의 위상지연값은 상기 제3 서브화소를 통과된 광의 위상지연값보다 큰 것을 특징으로 하는 액정표시장치.
제5 항에 있어서,
상기 제1 서브화소를 통과된 650㎚ 파장의 광의 위상지연값은 375㎚보다 크고, 425㎚ 이하이며,
상기 제2 서브화소를 통과된 550㎚ 파장의 광의 위상지연값은 350㎚보다 크고 375㎚ 이하이며,
상기 제3 서브화소를 통과된 450㎚ 파장의 광의 위상지연값은 314㎚ 이상이며 350㎚ 이하인 것을 특징으로 하는 액정표시장치.
제6 항에 있어서,
상기 제1 서브화소의 셀갭은 3.71㎛보다 크고 4.2㎛ 이하이며,
상기 제2 서브화소의 셀갭은 3.28㎛보다 크고 3.52㎛ 이하이며,
상기 제3 서브화소의 셀갭은 2.7㎛ 이상이고, 3.01㎛ 이하인 것을 특징으로 하는 액정표시장치.
제2 항에 있어서,
상기 서브화소 전극은 상기 복수 개의 슬릿들과 교번하게 배치된 복수 개의 가지부들을 포함하는 것을 특징으로 하는 액정표시장치.
제8 항에 있어서,
상기 복수 개의 슬릿들과 상기 복수 개의 가지부들 중 인접한 슬릿과 가지부의 너비의 합은 피치로 정의되며,
상기 제3 서브화소의 서브화소 전극의 피치는 상기 제1 서브화소 및 상기 제2 서브화소의 서브화소전극들의 피치들보다 작은 것을 특징으로 하는 액정표시장치.
제2 항에 있어서,
상기 제3 서브화소의 평면상 면적은 상기 제1 서브화소의 평면상 면적보다 큰 것을 특징으로 하는 액정표시장치.
제10 항에 있어서,
상기 제2 서브화소의 평면상 면적은 상기 제1 서브화소의 평면상 면적보다 큰 것을 특징으로 하는 액정표시장치.
제2 항에 있어서,
상기 제1 기판 상에 배치된 복수 개의 게이트 라인들, 및 상기 복수 개의 게이트 라인들과 절연되게 교차하는 복수 개의 데이터 라인들을 더 포함하고,
상기 제1, 제2, 및 제3 서브화소들 각각은, 상기 복수 개의 게이트 라인들 중 대응하는 게이트 라인과 상기 복수 개의 데이터 라인들 중 대응하는 데이터 라인에 연결되며, 상기 서브화소 전극에 데이터 신호를 제공하는 트랜지스터를 더 포함하는 것을 특징으로 하는 액정표시장치
제12 항에 있어서,
상기 복수 개의 슬릿들 각각은 상기 서브화소 전극을 분할하는 기준선을 기준으로 제1 영역과 제2 영역으로 구분되고,
상기 제1 영역과 상기 제2 영역이 상기 기준선과 이루는 각도는 서로 다른 것을 특징으로 하는 액정표시장치.
제12 항에 있어서,
상기 복수 개의 슬릿들은 상기 서브화소 전극을 분할하는 기준선을 기준으로 일측에 배치된 제1 슬릿 및 타측에 배치된 제2 슬릿으로 구분되고,
상기 제1 슬릿과 상기 제2 슬릿이 상기 기준선과 이루는 각도는 서로 다른 것을 특징으로 하는 액정표시장치.
제11 항에 있어서,
상기 제1, 제2, 및 제3 서브 화소들 각각은 실질적으로 동일한 투과율을 가진 액정표시장치.
레드, 그린, 블루를 각각 표시하는 제1, 제2, 및 제3 서브화소를 포함하는 액정표시장치에 있어서,
제1 기판;
상기 제1 기판에 마주하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 구비되며, 유전율 이방성이 마이너스인 액정들을 포함하는 액정층을 포함하고,
상기 제1, 제2, 및 제3 서브화소들 각각은,
상기 제1 기판 상에 배치된 공통전극;
상기 제1 기판 상에 상기 공통전극과 절연되게 배치되고, 상기 공통전극과 전계를 형성하는 서브화소 전극; 및
상기 제2 기판 상에 배치된 컬러필터를 포함하고,
상기 제1, 제2, 및 제3 서브화소들의 셀갭들은 서로 다른 값을 갖고,
상기 제1 서브화소의 서브화소 전극, 상기 제2 서브화소의 서브화소 전극, 및 상기 제3 서브화소의 서브화소 전극은 서로 다른 평면상 면적을 갖고,
상기 제1, 제2, 및 제3 서브 화소들 각각은 실질적으로 동일한 투과율을 가진 액정표시장치.
제16 항에 있어서,
상기 제1 서브화소를 통과된 650㎚ 파장의 광의 위상지연값은 356㎚보다 크고, 425㎚ 이하이며,
상기 제2 서브화소를 통과된 550㎚ 파장의 광의 위상지연값은 350㎚보다 크고 375㎚ 이하이며,
상기 제3 서브화소를 통과된 450㎚ 파장의 광의 위상지연값은 314㎚ 이상이며 381㎚ 이하인 액정표시장치.