TW201707046A - 一種半導體圖案化製程的校準方法 - Google Patents
一種半導體圖案化製程的校準方法 Download PDFInfo
- Publication number
- TW201707046A TW201707046A TW104125139A TW104125139A TW201707046A TW 201707046 A TW201707046 A TW 201707046A TW 104125139 A TW104125139 A TW 104125139A TW 104125139 A TW104125139 A TW 104125139A TW 201707046 A TW201707046 A TW 201707046A
- Authority
- TW
- Taiwan
- Prior art keywords
- patterning process
- patterned layer
- calibrating
- displacement amount
- calibration
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明提供一種半導體圖案化製程的校準方法,包含:對一第一圖案化層進行一在線量測步驟,並輸出一量測數據,其中該第一圖案化層位於一第一基材之上,且該第一圖案化層係經由一圖案化機台之一第一圖案化製程形成;對該量測數據進行一在線運算步驟,並輸出一校準數據;以及回饋該校準數據至該圖案化機台,以將該第一圖案化製程校準為一第二圖案化製程,以對一第二基材進行該第二圖案化製程。
Description
本發明是有關於一種半導體圖案化製程的校準方法,尤其是關於一種自動化的在線(in-line)校準方法。
在製造半導體裝置時,執行在晶圓表面形成導電性膜,藉微影、蝕刻等形成佈線層之製程、及佈線層上形成層間絕緣膜之製程等,透過這些製程,在晶圓表面產生由金屬等之導電體或絕緣體構成之凹凸。近年來,以半導體積體電路之高密度化為目的,佈線微細化或多層佈線化正進展中,但就因如此,將晶圓表面之凹凸平坦化之技術漸趨重要。
在半導體產業中,隨著積體電路(IC)的快速成長,積體電路材料與設計上已形成數個積體電路世代,其中每個世代具有相較於前一世代尺寸上的縮小以及電路複雜度的提升,任何微小的誤差都有可能對產品效能造成影響,因此製程上對於每一個細節的精準度的要求亦須要做提升。半導體元件傳統上是利用一連串沉積與圖案化的製程步驟堆疊而成,將已圖案化或未圖案化的介電或導體層進行光罩微影蝕刻製程,且各圖案化層的圖型在空間上與其功效特徵習習相關。在製作過程中,每個圖案化層必須以極高的準確度與前一些圖案化層對準,同時由於尺寸的縮小,在蝕刻微影製
作過程中,由於使用之黃光波長固定,因此蝕刻尺寸受限,更凸顯對於圖案化層的即時檢測與較正對於製程的重要性。
在習知技術中,由於運算複雜,且必須針對不同圖案進行不同的運算與程式設計,因此在不影響製程速度的情況下,使用離線方式進行運算,之後再將結果回饋給製程機台,以進行圖案化製程的調整與較正。此方法雖能保持製程的速度,卻造成準確度的降低、材料的浪費,同時導致製程成本的提高。因此,如何解決上述問題,有效地對圖案進行校準以提高產品良率,成為本發明探討的課題。
本發明提供一種半導體圖案化製程的校準方法,包含:對一第一圖案化層進行一在線量測步驟,並輸出一量測數據,其中該第一圖案化層位於一第一基材之上,且該第一圖案化層係經由一圖案化機台之一第一圖案化製程形成;對該量測數據進行一在線運算步驟,並輸出一校準數據;以及回饋該校準數據至該圖案化機台,以將該第一圖案化製程校準為一第二圖案化製程,以對一第二基材進行該第二圖案化製程。
在本發明的較佳實施例中,上述之在線量測步驟包含一光學量測步驟與一電性量測步驟,並且量測數據包含一光學量測數據與一電性量測數據。
在本發明的較佳實施例中,上述之在線運算步驟包含比對光學量測數據與一校準圖案。
在本發明的較佳實施例中,上述之第一基材包含複數個晶片與複數條切割道,並且校準圖案係對應於切割道之部分第一圖案化層。
在本發明的較佳實施例中,上述之校準數據包含
一平面位移量與一厚度偏差值,並且在線運算步驟包含:依據光學量測數據計算出第一圖案化層之平面位移量;以及依據電性量測數據計算出第一圖案化層之厚度偏差值。
在本發明的較佳實施例中,上述之平面位移量包含一橫向位移量與一垂直位移量,並且平面位移量係依據橫向位移量與垂直位移量之總合所得之向量。
在本發明的較佳實施例中,上述之厚度偏差值係依據電性量測數據與第一圖案化層之電流、電壓與電阻之特性,以計算出該第一圖案化層之厚度偏差值。
在本發明的較佳實施例中,上述之第一圖案化層與該第二圖案化層係為導電材質。
在本發明的較佳實施例中,上述之在線運算步驟可以以自動方式進行。
在本發明的較佳實施例中,上述之校準方法係進行於一蝕刻製程之後。
因此本發明提供之半導體圖案化製程的校準方法,能針對不同之校準程式設計/校準圖案,進行自動化與即時的運算與校準。並且可將校準圖案設置對應於切割道上、晶片之間,在製程結束後可以被切開移除,因此不需於晶片上額外設定校準基準,避免影響晶片之可能性;但若不影響後續製程或是產品,也可選擇將校準圖案設置於對應晶片之部分圖案化層。因此本發明提供之半導體圖案化製程的校準方法能對於下一片晶圓/基材的圖案化製程進行即時的參數調整回饋,相較於習知製程中的離線運算,能更有效率的提供校準、提高產品良率、降低製程成本的浪費。
P1‧‧‧第一圖案化層
S1-S3‧‧‧依據本發明提供之半導體圖案化製程的校準方法之流程步驟
T1‧‧‧校準圖案
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉數個較佳實施例,並配合所附圖式,作詳細說明如下:圖1係依據本發明提供之半導體圖案化製程的校準方法之步驟流程示意圖;圖2係依據本發明之一實施例繪製之校準圖案與相對應之部份第一圖案化層之示意圖;圖3A係依據本發明之一實施例所繪製之第一基材上各位置相對應之部份第一圖案化層的橫向位移量(X方向上的位移量)之示意圖;圖3B係依據同圖3a所示之實施例所繪製之第一基材上各位置相對應之部份第一圖案化層的垂直位移量(Y方向上的位移量)之示意圖;以及圖3C係依據圖3a與3b所示之實施例所繪製之第一基材上各位置相對應之部份第一圖案化層的偏移向量之示意圖。
本發明是在提供一種半導體圖案化製程的校準方法,利用在線(in-line)方式對圖案健行即時的運算,並且能對下一片晶圓的圖案化製程進行自動化與即時的參數調整回饋,相較於習知製程中的離線運算,能更有效率的提供校準、提高產品良率、降低製程成本的浪費。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文以實施例配合所附圖式,做詳細說明。
本發明提供之半導體圖案化製程的校準方法,包含步驟(S1)對第一圖案化層進行在線量測步驟,並輸出量測數據,其中第一圖案化層位於第一基材之上,且第一圖案化層係經由一圖案化機台之第一圖案化製程形成;步驟(S2)對量測數據進行在線運算步驟,並輸出校準數據;以及步驟(S3)回饋上述校準數據至該圖
案化機台,以將第一圖案化製程校準為第二圖案化製程,以對第二基材進行第二圖案化製程,如圖1所示。
首先,步驟(S1)對第一圖案化層進行在線量測步驟,並輸出量測數據,其中第一圖案化層位於第一基材之上,且第一圖案化層係經由一圖案化機台之第一圖案化製程形成。第一基材為半導體基材,並且步驟(S1)進行於半導體製程中任一圖案化製程步驟之後。因此上述之第一圖案化層可以為半導體製程中任一次形成的圖案化層;同時,步驟(S1)也可以理解為進行於一蝕刻製程之後,而上述第一圖案化層則為該蝕刻製程後,被蝕刻層所剩餘之部分。在線量測步驟係指在生產線上進行即時的量測步驟,第一圖案化層形成後能立即對第一圖案化層進行量測,其中在線量測步驟可以包含光學量測步驟與/或電性量測步驟,並且輸出之量測數據可以包含光學量測數據與/或電性量測數據。光學量測可以是利用攝像頭拍攝或是掃描方式得到該第一圖案化層的平面位置資訊,而電性量測則針對不同部分之第一圖案化層通入電流或提供電壓,利用電壓、電流特性測得第一圖案化層的各部份電阻後,依據所得之電壓、電流與電阻資訊輸出上述電性量測數據。在具有電性量測步驟的實施例中,第一圖案化層係為導電材質。
接著進行步驟(S2),對量測數據進行在線運算步驟,並輸出校準數據。將步驟(S1)中得出的量測數據(包含光學量測數據與/或電性量測數據)與一校準圖案進行比對,利用在線運算方式做將校準圖案之相關數據與所得之量測數據進行運算與比對所得之差異,輸出成上述校準數據。在線運算步驟係指在生產線上進行即時的運算與比對,並且即時輸出校準數據,其中校準數據可以包含一平面位移量與一厚度偏差值。如圖2所示,依據本發明之一實施例繪製之校準圖案T1與相對應之部份第一圖案化層P1,半導體基材(第一基材)包含複數個晶片與複數條切割道,利用切割道上之部分第一圖案化層做為基準,並置入一校準圖案對應
於切割道上之部份第一圖案化層。在線運算步驟包含比對光學量測數據所得之第一圖案化層之平面位置資訊與上述校準圖案之平面位置資訊後,得到第一圖案化層之平面位移量;在線運算步驟還可同時包含比對上述電性量測數據與一標準電阻值後,得到厚度偏差值,其中標準電阻值為理論上在理想製程條件下形成的第一圖案化層應有的電阻值。在本發明另一實施例中,校準圖案可以設置對應於晶片。
另外,平面位移量可以包含橫向位移量跟垂直位移量,並且平面位移量係依據橫向位移量與垂直位移量之總合所得之向量結果。如圖3A與3B所示,圖3A表示第一基材上各位置相對應之部份第一圖案化層的橫向位移量(X方向上的位移量),而圖3B表示第一基材上各位置相對應之部份第一圖案化層的垂直位移量(Y方向上的位移量),綜合橫向位移量與垂直位移量後得到如圖3C所示之向量示意圖,箭頭表示偏移方向,常度表示相對偏移量。最後,依據所測得之平面位移量與厚度偏差值綜合成校準數據,進行步驟(S3),回饋校準數據(包含平面位移量與/或厚度偏差值)至該圖案化機台,以將第一圖案化製程校準為第二圖案化製程,以對第二基材進行第二圖案化製程。第二基材係在同產品的同一產線上,接續第一基材進入該圖案化機台的下一片半導體基材,因此,第二圖案化層之材質應與第一圖案化層之材質一致。校準數據會被回饋到同一圖案化機台上,並且即時對產線上的下一片基材(第二基材)進行校準,將原本的第一圖案化製程校準為精確度較高的第二圖案化製程。基本上,平面位移量與厚度偏差值皆可設定不同之預設偏移量,當平面位移量與厚度偏差值分別超過相對應之預設偏移量時,校準數據才會被回饋給該圖案化機台來進行校準。並且本發明提供的在線運算步驟可以採用自動方式進行,因此能即時將校準數據回饋
改圖案化機台,以對製程做立即的調整。
本發明提供之半導體圖案化製程的校準方法,能針對不同之校準程式設計/校準圖案,進行自動化與即時的運算與校準。並且可將校準圖案設置對應於切割道上、晶片之間,在製程結束後可以被切開移除,因此不需於晶片上額外設定校準基準,避免影響晶片之可能性;但若不影響後續製程或是產品,也可選擇將校準圖案設置於對應晶片之部分圖案化層。因此本發明提供之半導體圖案化製程的校準方法能對於下一片晶圓/基材的圖案化製程進行即時的參數調整回饋,相較於習知製程中的離線運算,能更有效率的提供校準、提高產品良率、降低製程成本的浪費。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明。任何該領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1-S3‧‧‧依據本發明提供之半導體圖案化製程的校準方法之流程步驟
Claims (10)
- 一種半導體圖案化製程的校準方法,其包含:對一第一圖案化層進行一在線量測步驟,並輸出一量測數據,其中該第一圖案化層位於一第一基材之上,且該第一圖案化層係經由一圖案化機台之一第一圖案化製程形成;對該量測數據進行一在線運算步驟,並輸出一校準數據;以及回饋該校準數據至該圖案化機台,以將該第一圖案化製程校準為一第二圖案化製程,以對一第二基材進行該第二圖案化製程。
- 如申請專利範圍第1項所述之半導體圖案化製程的校準方法,其中該在線量測步驟包含一光學量測步驟與一電性量測步驟,並且該量測數據包含一光學量測數據與一電性量測數據。
- 如申請專利範圍第2項所述之半導體圖案化製程的校準方法,其中該在線運算步驟包含比對該光學量測數據與一校準圖案。
- 如申請專利範圍第3項所述之半導體圖案化製程的校準方法,其中第一基材包含複數個晶片與複數條切割道,並且該校準圖案係對應於該切割道之部分該第一圖案化層。
- 如申請專利範圍第2項所述之半導體圖案化製程的校準方法,其中該校準數據包含一平面位移量與一厚度偏差值,並且該在線運算步驟包含:依據該光學量測數據計算出該第一圖案化層之該平面位移量;以及 依據該電性量測數據計算出該第一圖案化層之該厚度偏差值。
- 如申請專利範圍第5項所述之半導體圖案化製程的校準方法,其中該平面位移量包含一橫向位移量與一垂直位移量,並且該平面位移量係依據該橫向位移量與該垂直位移量之總合所得之一向量。
- 如申請專利範圍第5項所述之半導體圖案化製程的校準方法,其中該厚度偏差值係依據該電性量測數據與該第一圖案化層之電流、電壓與電阻之特性,以計算出該第一圖案化層之該厚度偏差值。
- 如申請專利範圍第1項所述之半導體圖案化製程的校準方法,其中該第一圖案化層與該第二圖案化層係為導電材質。
- 如申請專利範圍第1項所述之半導體圖案化製程的校準方法,其中該在線運算步驟可以以自動方式進行。
- 如申請專利範圍第1項所述之半導體圖案化製程的校準方法,其中該校準方法係進行於一蝕刻製程之後。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104125139A TW201707046A (zh) | 2015-08-03 | 2015-08-03 | 一種半導體圖案化製程的校準方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104125139A TW201707046A (zh) | 2015-08-03 | 2015-08-03 | 一種半導體圖案化製程的校準方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201707046A true TW201707046A (zh) | 2017-02-16 |
Family
ID=58608891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104125139A TW201707046A (zh) | 2015-08-03 | 2015-08-03 | 一種半導體圖案化製程的校準方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201707046A (zh) |
-
2015
- 2015-08-03 TW TW104125139A patent/TW201707046A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102521159B1 (ko) | 반도체 제조 공정을 위한 개선된 공정 제어 기술 | |
CN108140588B (zh) | 用于半导体设备的匹配腔室性能的方法 | |
US9123583B2 (en) | Overlay abnormality gating by Z data | |
US7765077B2 (en) | Method and apparatus for creating a Spacer-Optimization (S-O) library | |
US20090081815A1 (en) | Method and Apparatus for Spacer-Optimization (S-O) | |
JP2010041051A (ja) | 金属ゲート構造への多層/多入力/多出力(mlmimo)モデルの使用方法 | |
JP2014513415A (ja) | 適合性レシピ選択 | |
WO2003075342A2 (en) | Methodology for repeatable post etch cd in a production tool | |
US9007571B2 (en) | Measurement method of overlay mark | |
US9244365B2 (en) | Method for measuring pattern misalignment | |
US7865866B2 (en) | Method of inspecting mask using aerial image inspection apparatus | |
CN104900510A (zh) | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 | |
TWI412068B (zh) | 對準標記及缺陷檢測方法 | |
JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
KR101328611B1 (ko) | 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법 | |
CN110767602B (zh) | 接触孔形成方法 | |
TW201707046A (zh) | 一種半導體圖案化製程的校準方法 | |
KR101018837B1 (ko) | 반도체 제조 공정을 제어하기 위한 고수율의 분광 스케테로메트리측정을 사용하는 방법과 이를 구현하는 시스템 | |
US20100159617A1 (en) | Semiconductor-device manufacturing method and exposure method | |
US9448487B2 (en) | Method of manufacturing semiconductor and exposure system | |
TWI544288B (zh) | 疊對度量方法 | |
JP2010103438A (ja) | パターニング方法、露光システム、プログラム及びデバイス製造方法 | |
US7569403B2 (en) | Pattern evaluation method, manufacturing method of semiconductor device, correction method of mask pattern and manufacturing method of exposure mask | |
JP2012164811A (ja) | 半導体装置の製造方法、露光マスクの出荷判定方法及び作製方法 | |
CN111580350B (zh) | 晶圆迭加异常补偿方法及晶圆迭加异常信息量测方法 |