TW201703270A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201703270A
TW201703270A TW105108612A TW105108612A TW201703270A TW 201703270 A TW201703270 A TW 201703270A TW 105108612 A TW105108612 A TW 105108612A TW 105108612 A TW105108612 A TW 105108612A TW 201703270 A TW201703270 A TW 201703270A
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor
layer
semiconductor device
optical waveguide
Prior art date
Application number
TW105108612A
Other languages
English (en)
Inventor
綿貫真一
稻田充郎
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201703270A publication Critical patent/TW201703270A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1223—Basic optical elements, e.g. light-guiding paths high refractive index type, i.e. high-contrast waveguides

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本發明之目的係達成半導體裝置的高度積體化，並實現半導體晶片的小型化。本發明包括半導體基板SUB、形成於半導體基板SUB上之由氧化矽構成之絕緣層CL、形成於絕緣層CL上之由矽構成之半導體層SL，且藉由半導體層SL而形成光信號用傳輸線路部A的光波導PO、及光調變部B的光調變器PC。又，絕緣層CL殘留其一部分而成為具有空洞之中空構造，且將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面係露出，並由空氣覆蓋。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造技術，例如能適宜地利用在半導體晶片內具各種光元件之半導體裝置。
日本特開2012－027198號公報（專利文獻1）記載有一種光半導體裝置，包括：光波導，係半導體層的一部分；第一雜質區域，形成於光波導的一側中之半導體層，且導入有第一導電型雜質；以及第二雜質區域，形成於光波導的另一側中之半導體層，且導入有與第一導電型相反之第二導電型雜質。 ［先前技術文獻］ 〔專利文獻〕
日本特開2012－027198號公報
〔發明所欲解決之問題〕 將矽作為材料之光波導之中，傳輸在光波導中之光的一部分係以波長程度的範圍一邊滲出周圍一邊傳輸。為了降低此光之滲出所成之傳輸損失，光波導的周圍（上下左右）係由氧化矽構成之絕緣膜所覆蓋。
但是，即使藉由氧化矽所構成之絕緣膜而覆蓋光波導的周圍（上下左右），亦有以下問題：當相鄰的光波導彼此的間隔狹窄時，則傳輸在各個光波導之光彼此干渉而無法降低傳輸損失。舉例而言，於傳輸在光波導之光的波長係1.5μm之情形下，相鄰的光波導彼此的間隔無法窄於2μm。此係阻礙半導體裝置的高度積體化之主要原因之一，限制半導體晶片的小型化。
其他問題與新穎性特徵應可由本說明書之描述及添加圖式理解。 〔解決問題之方式〕
本發明之一實施形態所成之半導體裝置包括半導體基板、形成於半導體基板上之由氧化矽構成之絕緣層、形成於絕緣層上之由矽構成之半導體層，且藉由半導體層而形成有光波導。絕緣層殘留其一部分而成為具有空洞之中空構造，且將光波導加以構成之半導體層的兩側面係由空氣覆蓋。
本發明之一實施形態所成之半導體裝置的製造方法包括：（a）步驟，準備SOI基板，此SOI基板具有半導體基板、由氧化矽構成之絕緣層、及由矽構成之半導體層；（b）步驟，加工半導體層，而形成多數個光波導；（c）步驟，以由氮化矽構成之第一絕緣膜埋入相鄰的光波導之間；以及（d）步驟，將由氧化矽構成之第二絕緣膜形成於光波導上及第一絕緣膜上。再者，更包括：（e）步驟，形成貫穿第一及第二絕緣膜之孔；（f）步驟，將由氮化矽構成之第三絕緣膜形成於包含孔的側面及底面之第二絕緣膜上；（g）步驟，去除孔的底面的第三絕緣膜；（h）步驟，從孔供給蝕刻液而蝕刻絕緣層，藉以將空洞形成於絕緣層，露出光波導的兩側面及下表面；以及（i）步驟，去除第一及第三絕緣膜。 〔發明之效果〕
依據本發明之一實施形態，能達到半導體裝置的高度積體化，且實現半導體晶片的小型化。
〔實施發明之較佳形態〕 以下的實施形態之中，於方便性上有其必要時，分割為多數個部分或實施形態而說明，但於已特別明示之情形以外，此等非彼此無關，而係處於一者為其他者之一部分或全部之變形例、詳細、補足說明等之關係。
又，以下實施形態之中，提及要件的數等（包括個數、數値、量、範圍等）情形下，於已特別明示之情形及原理上明顯限定為特定數字之情形等以外，不限定於該特定數字，可為特定數字以上亦可為以下。
又，以下實施形態之中，於已特別明示之情形及原理上明顯有必要之情形等以外，該構成要件（包括要件步驟等）當然並非必要。
又，記載為「由A構成」、「藉由A構成」、「具有A」、「包括A」時，於特別明示意指僅為該要件之情形等以外，當然不排除其以外之要件。同樣，以下實施形態之中，提及構成要件等的形狀、位置關係等時，於吾人認為已特別明示之情形及原理上明顯並非如此之情形等以外，定為包括：實質上與該形狀等近似或類似者等。關於此件，上述數値及範圍亦同樣。
又，以下實施形態之中，例如將氧化矽標示為SiO2 、氮化矽標示為Si3 N4 、氮氧化矽標示為SiON，但定為亦包括化學計量組成係有所偏離之組成。又，用以說明以下實施形態之全部圖式中，原則上對具有同一功能者標註同一符號，省略其重複說明。以下，基於圖式詳細說明本實施形態。
［實施形態1］ 近年，吾人積極進行所謂的矽光子學技術之開發，其係製作以矽（Si）為材料之光信號用傳輸線路，且將由此光信號用傳輸線路構成之光回路作為平台，而將各種光學元件與電子元件加以整合，藉以實現光通信用模組之技術。
本實施形態1所揭示之技術內容，於使用矽光子學技術構成之半導體裝置的各種元件之中，特別係運用於其中的光元件。因此，以下說明，係說明包括SOI基板上所整合之光信號用傳輸線路部及光調變部之半導體裝置的構造及其製造方法。又，以下說明之中，以光元件之中的光信號用傳輸線路部及光調變部為例表示，且以二層構造之多層配線為例表示，但不限定於此等。
＜半導體裝置的構造＞ 使用圖1說明本實施形態1所成之半導體裝置的構造。圖1係本實施形態1所成之半導體裝置（光信號用傳輸線路部A及光調變部B）的主要部分剖面圖。如先前敘述，實際上含有受光部等構造不同之光元件。
1.光信號用傳輸線路部 如圖1所示，光信號用傳輸線路部A形成多種光信號用傳輸線路（亦稱作光信號線）。於此，就光信號用傳輸線路的一例而言，說明矩形的光波導（亦稱作核心層）PO。
光波導PO係在由單結晶矽（Si）構成之半導體基板SUB上隔著絕緣層（亦稱作BOX層、下層包覆層）CL而形成之由矽（Si）構成之半導體層（亦稱作SOI層）SL所構成。絕緣層CL的厚度例如係1μm以上、且未滿2μm。吾人認為，半導體層SL的厚度例如100～300nm係適當的範圍（當然，視其他條件而不限定於此範圍），並以200nm為中心値之範圍最適宜。
光波導PO係加工為平板狀，且沿垂直紙面方向（圖1所示之z方向）延展。因此，導入至光波導PO內之光信號係沿垂直紙面方向前進。光波導PO的高度（紙面上下方向（圖1所示之y方向）的尺寸）例如係200nm左右。
光波導PO係由第一層間絕緣膜（亦稱作上層包覆層）ID1、第二層間絕緣膜ID2、及保護膜TC覆蓋。第一層間絕緣膜ID1及第二層間絕緣膜ID2例如由波長1.5μm時折射率係1.45左右的氧化矽（SiO2 ）構成，且其厚度分別係例如1μm左右。又，保護膜TC例如由波長1.5μm時折射率係1.82左右的氮氧化矽（SiON）形成。光信號用傳輸線路部A未形成後述之第一層配線M1及第二層配線M2。
2.光調變部 如圖1所示，光調變部B形成將電氣信號轉換為光信號之光調變器PC。光調變器PC係在半導體基板SUB上隔著絕緣層CL而形成之由矽構成之半導體層SL所構成。於此，就一例而言，說明pin構造之光調變器PC。
光調變器PC延展在垂直紙面方向（圖1所示的z方向），且於觀察正交於垂直紙面方向之紙面左右方向（圖1所示的x方向）之情形下，其中央部形成有光波導（亦稱作核心層）WO。因此，導入至光波導WO內之光信號係沿垂直紙面方向進行。
光波導WO的一側（紙面左側）中之半導體層SL導入有p型雜質，而形成p型半導體PR。此p型半導體PR形成為平行於光波導WO。又，光波導WO的另一側（紙面右側）中之半導體層SL導入有n型雜質，而形成n型半導體NR。此n型半導體NR形成為平行於光波導WO。亦即，p型半導體PR與n型半導體NR之間的半導體層SL成為由本質半導體構成之光波導WO，且形成pin構造。p型半導體PR及n型半導體NR分別連接有電極（第一插塞PL1）。
藉由施加於電極的電壓，由本質半導體構成之光波導WO內的載子密度改變，而該區域的折射率改變。藉此，對於傳輸在光調變器PC的光之有效折射率改變，而能使自光調變器PC輸出之光的相位改變。
光調變器PC由第一層間絕緣膜ID1覆蓋，第一層間絕緣膜ID1形成分別到達p型半導體PR及n型半導體NR之連接孔（亦稱作接觸孔；Contact Hole）CT1。連接孔CT1的內部形成有以鎢（W）為主導電材料之第一插塞（亦稱作埋入電極、埋入接頭）PL1，且p型半導體PR與第一層配線M1、n型半導體NR與第一層配線M1經由此第一插塞PL1而電性連接。第一層配線M1例如以鋁（Al）、銅（Cu）、或鋁－銅合金（Al－Cu合金）為主導電材料。
又，第一層配線M1受第二層間絕緣膜ID2覆蓋，第二層間絕緣膜ID2形成到達第一層配線M1之連接孔（亦稱作導通孔；Via Hole）CT2。連接孔CT2的內部形成有以鎢（W）為主導電材料之第二插塞（埋入電極、埋入接頭）PL2，且第一層配線M1與第二層配線M2經由此第二插塞PL2而電性連接。第二層配線M2例如以鋁（Al）、銅（Cu）、或鋁－銅合金（Al－Cu合金）為主導電材料。
第二層配線M2由保護膜TC覆蓋，其一部分開口而露出第二層配線M2的頂面。
＜半導體裝置的構造之特徵及效果＞ 再者，如圖1所示，絕緣層CL殘留其一部分，而成為具空洞之中空構造。藉此，將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面（朝半導體基板SUB側的面）係露出。
空氣的折射率係1.0，氧化矽（SiO2 ）的折射率係1.45（波長：1.5μm），因此空氣與矽（Si）之光的折射率差大於氧化矽（SiO2 ）與矽（Si）之光的折射率差。
舉例而言，吾人思考由矽（Si）構成核心層、由氧化矽（SiO2 ）構成包覆層之情形。於此，將波長1.5μm時之矽（Si）的折射率定為n1＝3.37、氧化矽（SiO2 ）的折射率定為n2＝1.45。此情形下，光之封閉強度的指標即核心層與包覆層的折射率差Δ如下。 Δ＝（n12 －n22 ）／（2×n12 ）×100％ ≒40％
另一方面，吾人思考例如由矽（Si）構成核心層、由空氣構成包覆層之情形。於此，將波長1.5μm時之矽（Si）的折射率定為n1＝3.37、空氣的折射率定為n2＝1.00。此情形下核心層與包覆層之折射率差Δ如下。 Δ＝（n12 －n22 ）／（2×n12 ）×100％ ≒46％
因此，相較於以氧化矽（SiO2 ）覆蓋之情形，能藉由以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面等三面，加強光之封閉效果。
然而，不使絕緣層CL成為具空洞之中空構造之情形下，將光波導PO及光調變器PC加以構成之半導體層SL的周圍（上下左右）係由氧化矽（SiO2 ）覆蓋。因此，為了避免彼此的干渉，相鄰的半導體層SL彼此的間隔、半導體層SL與半導體基板SUB之間隔、及半導體層SL與第一層配線M1之間隔須設為2～3μm左右。
尤其，當相鄰的半導體層SL彼此的間隔狹窄，則有傳播在各個半導體層SL的光彼此干渉而無法降低傳輸損失之問題。舉例而言，於傳播在半導體層SL中之光的波長係1.5μm之情形下，無法將相鄰的半導體層SL彼此的間隔設為未滿2μm。此係阻礙半導體裝置的高度積體化之主要原因之一，且限制半導體晶片的小型化。
又，能藉由減薄將SOI基板加以構成之絕緣層CL的厚度，而將SOI基板的成本壓低。但是，為了避免半導體層SL與半導體基板SUB之彼此的干渉，無法將半導體層SL與半導體基板SUB之間隔設為未滿2μm，亦即無法將絕緣層CL的厚度設為未滿2μm。此係阻礙半導體裝置的低成本化之主要原因之一。
但是，依據本實施形態1，相較於以氧化矽（SiO2 ）覆蓋之情形，因為能藉由以空氣覆蓋光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面等三面，加強光之封閉效果，所以能將相鄰的半導體層SL彼此的間隔及半導體層SL與半導體基板SUB之間隔變小。
如上所述，能將相鄰的半導體層SL彼此的間隔減小，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。又，能將半導體層SL與半導體基板SUB之間隔，亦即絕緣層CL的厚度，設為未滿2μm，藉以能使SOI基板的成本變低，達成半導體裝置的低成本化。
然而，即使於以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面等三面之情形下，為了避免相鄰的半導體層SL之彼此的干渉、及半導體層SL與半導體基板SUB之彼此的干渉，須要具備預定間隔。因此，相鄰的半導體層SL之彼此的間隔、及半導體層SL與半導體基板SUB之間隔宜設定為1μm以上、且未滿2μm。
又，為了保持半導體層SL與半導體基板SUB之間隔，絕緣層CL具備未形成空洞之區域。此區域例如設在形成由半導體層SL構成之假性圖案PD之區域。
光信號用傳輸線路部A及光調變部B中之圖案密度通常為低，例如係5％左右。因此，例如加工半導體層SL而形成光波導PO及光調變器PC之際，會產生由於圖案的疏密而蝕刻速度不同之現象（微負載效應；Microloading effect）。為了抑制此現象，在未形成光波導PO及光調變器PC之區域，配置由半導體層SL構成之假性圖案PD。亦即，此假性圖案PD與半導體基板SUB之間存在有絕緣層CL。
＜半導體裝置的製造方法＞ 使用圖2～圖11而依步驟順序說明本實施形態1所成之半導體裝置的製造方法。圖2～圖4、圖5A、及圖6～圖11係本實施形態1所成之製造步驟中之半導體裝置（例如光信號用傳輸線路部A及光調變部B）的主要部分剖面圖。圖5B係本實施形態1所成之製造步驟中之半導體裝置（例如光信號用傳輸線路部A）的主要部分俯視圖。
首先，如圖2所示，準備由下者構成之SOI（Silicon On Insulator，絕緣層覆矽）基板（此階段係稱為SOI晶圓之俯視略圓形的基板）：半導體基板SUB；絕緣層CL，形成於半導體基板SUB的主面上；以及半導體層SL，形成於絕緣層CL的頂面上。
半導體基板SUB係由單晶矽（Si）構成之支持基板，絕緣層CL係由氧化矽（SiO2 ）構成，半導體層SL係由矽（Si）構成。半導體基板SUB的厚度例如係750μm左右。絕緣層CL的厚度例如係1μm以上，且未滿2μm。半導體層SL的厚度例如係100～300nm左右，且宜為200nm左右。
其次，使用光阻遮罩，藉由乾式蝕刻法加工半導體層SL，而在光信號用傳輸線路部A形成光波導用之半導體層SL、在光調變部B形成光調變器用之導體層SL。此際，亦形成暫置用之半導體層SL，用以抑制微負載效應。
其次，在光調變器用之半導體層SL的一部分（形成p型半導體PR的部分）導入p型雜質，其他一部分（形成n型半導體NR的部分）導入n型雜質。
藉由以上步驟，在光信號用傳輸線路部A形成光波導PO。又，在光調變部B形成pin構造之光調變器PC，此pin構造之光調變器PC係光波導WO、夾著光波導WO而位在一側之p型半導體PR及位在另一側之n型半導體NR所構成。又，形成假性圖案PD，於俯視下，其具有一邊30μm～50μm左右的矩形形狀。此外，雖然圖2未明示，但假性圖案PD配置在形成於光信號用傳輸線路部A之光波導PO的周圍、或配置在形成於光調變部B之光調變器PC的周圍。
其次，將第一絕緣膜I1及第二絕緣膜I2依次形成於絕緣層CL的頂面上，用以覆蓋光波導PO、光調變器PC、及假性圖案PD。第一絕緣膜I1例如由氮化矽（Si3 N4 ）或氮氧化矽（SiON）構成，第二絕緣膜I2例如由氧化矽（SiO2 ）構成。第一絕緣膜I1形成為厚於半導體層SL的厚度，且第一絕緣膜I1及第二絕緣膜I2之合計厚度例如係500nm左右。
其次，如圖3所示，例如藉由CMP（Chemical Mechanical Polishing；化學機械研磨）法等將第二絕緣膜I2的頂面平坦化，然後，例如藉由CMP法等將第一絕緣膜I1的頂面平坦化至半導體層SL的頂面露出為止。藉此，由第一絕緣膜I1而埋填相鄰的半導體層SL的間隙。
其次，如圖4所示，在半導體層SL及第一絕緣膜I1的頂面上形成第三絕緣膜I3。第三絕緣膜I3例如係由電漿CVD（Chemical Vapor Deposition；化學氣相沉積）法所形成之氧化矽（SiO2 ）構成，其厚度例如係1μm左右。
其次，如圖5A及圖5B所示，將到達絕緣層CL的孔HL形成於第一絕緣膜I1及第三絕緣膜I3。孔HL的直徑例如係0.5μm左右。此孔HL係設在俯視下自光波導PO及光調變器PC各者離開例如5μm左右之位置。
其次，如圖6所示，將第四絕緣膜I4形成於包含孔HL的側面及底面之第三絕緣膜I3的頂面上。第四絕緣膜I4例如係由氮化矽（Si3 N4 ）構成。
其次，如圖7及圖8所示，例如藉由乾式蝕刻法去除孔HL的底面的第四絕緣膜I4後，例如藉由濕式蝕刻法去除絕緣層CL的一部分。此際，從孔HL的底面供給蝕刻液，藉以去除位在光波導PO及光調變器PC的下表面之絕緣層CL，且殘留位在假性圖案PD的下表面之絕緣層CL的一部分。
舉例而言，形成於自孔HL離開5μm左右的位置之光波導PO之中，以此孔HL的底面為起點之絕緣層CL的蝕刻，例如若進展10μm，則光波導PO的下表面完全露出。同樣地，形成於自孔HL離開5μm左右的位置之光調變器PC之中，以此孔HL的底面為起點之絕緣層CL的蝕刻，例如若進展10μm，則光調變器PC的下表面完全露出。
然而，蝕刻係自假性圖案PD的端部開始，即使絕緣層CL的蝕刻自假性圖案PD的端部進展10μm左右，因為假性圖案PD的一邊係30μm～50μm左右，所以假性圖案PD的下表面不會完全露出。
藉此，絕緣層CL殘留其一部分而成為具空洞之中空構造，將光波導PO及光調變器PC加以構成之半導體層SL各者的下表面係露出。
其次，如圖9所示，例如藉由熱磷酸等去除第一絕緣膜I1及第四絕緣膜I4。藉此，將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面係露出而曝於空氣。
其次，如圖10所示，將第五絕緣膜I5形成於第三絕緣膜I3的頂面上。第五絕緣膜I5例如係由電漿CVD法所形成之氧化矽（SiO2 ）構成，其厚度例如係500nm左右。然後，例如藉由CMP法等將第五絕緣膜I5的頂面平坦化，而形成由第三絕緣膜I3及第五絕緣膜I5構成之第一層間絕緣膜ID1。
其次，如圖11所示，在第一層間絕緣膜ID1形成分別到達光調變器PC的p型半導體PR及n型半導體NR之連接孔CT1。然後，以導電膜埋入連接孔CT1的內部，形成由此埋入之導電膜構成之第一插塞PL1。第一插塞PL1例如由鋁（Al）或鎢（W）等構成。
其次，第一層間絕緣膜ID1的頂面上，例如由濺鍍法等沉積金屬膜例如鋁（Al）膜，且使用光阻遮罩而藉由乾式蝕刻法加工此金屬膜，形成第一層配線M1。
其次，將第二層間絕緣膜ID2形成於第一層間絕緣膜ID1的頂面上，用以覆蓋第一層配線M1。第二層間絕緣膜ID2例如係由電漿CVD法形成之氧化矽（SiO2 ）構成，其厚度例如係1μm以上。
其次，例如藉由CMP法等將第二層間絕緣膜ID2的頂面平坦化後，將到達第一層配線M1之連接孔CT2形成於第二層間絕緣膜ID2。然後，以導電膜埋入連接孔CT2的內部，形成由此埋入之導電膜構成之第二插塞PL2。第二插塞PL2例如係由鋁（Al）或鎢（W）等構成。
其次，在第二層間絕緣膜ID2的頂面上，例如由濺鍍法等沉積金屬膜例如鋁（Al）膜，且使用光阻遮罩而藉由乾式蝕刻法加工此金屬膜，形成第二層配線M2。
其後，如圖1所示，以覆蓋第二層配線M2的方式形成保護膜TC後，加工保護膜TC而使第二層配線M2的頂面露出。藉此，本實施形態1所成之半導體裝置約略完成。
此外，本實施形態1之中，在絕緣層CL形成空洞，且此空洞裝有空氣，但此空洞亦可填充折射率小於氧化矽（SiO2 ）之絕緣材料。
又，為了彌補SOI基板之機械性強度不足，亦可不全部去除光波導PO與半導體基板SUB之間、及光調變器PC與半導體基板SUB之間的絕緣層CL，而將絕緣層CL設在既係不影響光學特性之處，且係光波導PO與半導體基板SUB之間的一部分、或光調變器PC與半導體基板SUB之間的一部分。
如上所述，依據本實施形態1，能將相鄰的半導體層SL彼此的間隔設為未滿2μm，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。又，能將半導體層SL與半導體基板SUB之間隔，亦即絕緣層CL的厚度，設為未滿2μm，藉以能使SOI基板的成本變低，達成半導體裝置的低成本化。
［實施形態2］ 本實施形態2與前述實施形態1不同之點，係將半導體層SL加以覆蓋之空洞的形狀。亦即，前述實施形態1之中，係以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面等三面，但本實施形態2之中，僅以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面等二面，各者的下表面係以絕緣層CL覆蓋。
本實施形態2所成之半導體裝置於空洞之構造及空洞的形成方法以外，係與前述實施形態1所成之半導體裝置大致同樣，因此以下以不同之點為中心說明。
＜半導體裝置之構造＞ 使用圖12說明本實施形態2所成之半導體裝置的構造。圖12係本實施形態2所成之半導體裝置的主要部分剖面圖。
如圖12所示，與前述實施形態1同樣，半導體裝置係使用由下者構成之SOI基板：半導體基板SUB、形成於半導體基板SUB的主面上之絕緣層CL、形成於絕緣層CL的頂面上之半導體層SL。且藉由半導體層SL而分別在光信號用傳輸線路部A形成有光波導PO、在光調變部B形成有光調變器PC。
然而，與前述實施形態1不同，絕緣層CL未形成空洞，而僅以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面等二面，且各者的下表面例如以由氧化矽（SiO2 ）構成之絕緣層CL覆蓋。為了避免將光波導PO及光調變器PC加以構成之半導體層SL與半導體基板SUB之彼此的干渉，半導體層SL與半導體基板SUB之間隔亦即絕緣層CL的厚度例如係設為2～3μm左右。
本實施形態2之中，未將絕緣層CL定為具空洞之中空構造，因此無法將半導體層SL與半導體基板SUB之間隔，亦即絕緣層CL的厚度，設為未滿2μm。然而，相較於以氧化矽（SiO2 ）覆蓋之情形，因為能藉由以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面等二面，而加強光之封閉效果，所以能將相鄰的半導體層SL彼此的間隔設為未滿2μm。
如上所述，能將相鄰的半導體層SL彼此的間隔設為未滿2μm，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。
＜半導體裝置的製造方法＞ 使用圖13～圖16而依步驟順序說明本實施形態2所成之半導體裝置的製造方法。圖13～圖16係本實施形態2所成之製造步驟中之半導體裝置的主要部分剖面圖。
如圖13所示，與前述實施形態1同樣，準備SOI基板，且加工將SOI基板加以構成之半導體層SL，藉以在光信號用傳輸線路部A形成光波導PO、在光調變部B形成pin構造之光調變器PC。更進一步，在此等的周圍形成假性圖案PD。其中，將SOI基板加以構成之絕緣層CL的厚度，例如係2～3μm左右，且形成為厚於前述實施形態1的絕緣層CL。
其次，將第一絕緣膜I1及第二絕緣膜I2依順序形成於絕緣層CL的頂面上，用以覆蓋光波導PO、光調變器PC、及假性圖案PD。第一絕緣膜I1例如由氮化矽（Si3 N4 ）或氮氧化矽（SiON）構成，第二絕緣膜I2例如由氧化矽（SiO2 ）構成。
其次，如圖14所示，例如藉由CMP法等將第二絕緣膜I2的頂面平坦化，然後例如藉由CMP法等將第一絕緣膜I1的頂面平坦化至半導體層SL的頂面露出為止。藉此，藉由第一絕緣膜I1而埋填相鄰的半導體層SL之間。
其次，將第三絕緣膜I3形成於半導體層SL及第一絕緣膜I1的頂面上。第三絕緣膜I3例如由電漿CVD法所形成之氧化矽（SiO2 ）構成，其厚度例如係1μm左右。
其次，將到達第一絕緣膜I1的孔HL形成於第三絕緣膜I3。孔HL的直徑例如係0.5μm左右。此孔HL設在俯視下自光波導PO及光調變器PC各者離開例如5μm左右的位置。
其次，如圖15所示，例如藉由濕式蝕刻法去除第一絕緣膜I1。此際，從孔HL的底面供給蝕刻液，藉以去除第一絕緣膜I1。
其次，如圖16所示，將第五絕緣膜I5形成於第三絕緣膜I3的頂面上。第五絕緣膜I5例如由電漿CVD法所形成之氧化矽（SiO2 ）構成，其厚度例如係500nm左右。然後，例如藉由CMP法等將第五絕緣膜I5的頂面平坦化，而形成由第三絕緣膜I3及第五絕緣膜I5構成之第一層間絕緣膜ID1。
其次，與前述實施形態1同樣，如圖12所示，將第一插塞PL1形成於第一層間絕緣膜ID1，且形成與第一插塞PL1電性連接之第一層配線M1。更進一步，以覆蓋第一層配線M1的方式形成第二層間絕緣膜ID2後，將第二插塞PL2形成於第二層間絕緣膜ID2，且形成與第二插塞PL2電性連接之第二層配線M2。
其後，以覆蓋第二層配線M2的方式形成保護膜TC後，加工保護膜TC，而使第二層配線M2的頂面露出。藉此，本實施形態2所成之半導體裝置約略完成。
如上所述，依據本實施形態2，能將相鄰的半導體層SL彼此的間隔設為未滿2μm，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。
［實施形態3］ 本實施形態3與前述實施形態1不同之點，係將半導體層SL加以覆蓋之空洞的形狀。亦即，前述實施形態1之中，以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及下表面等三面，但本實施形態3之中，係以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及頂面（朝向與半導體基板SUB相反側的面）等三面。
本實施形態3所成之半導體裝置於空洞之構造及空洞的形成方法以外，係與前述實施形態1所成之半導體裝置大致同樣，因此以下以不同之點為中心說明。
＜半導體裝置的構造＞ 使用圖17說明本實施形態3所成之半導體裝置的構造。圖17係本實施形態3所成之半導體裝置的主要部分剖面圖。
如圖17所示，與前述實施形態1同樣，半導體裝置使用由下者構成之SOI基板：半導體基板SUB、形成於半導體基板SUB的主面上之絕緣層CL、形成於絕緣層CL的頂面上之半導體層SL；且藉由半導體層SL而分別在光信號用傳輸線路部A形成有光波導PO、在光調變部B形成有光調變器PC。
然而，與前述實施形態1不同，絕緣層CL未形成空洞，而第一層間絕緣膜ID1形成有空洞。亦即，第一層間絕緣膜ID1殘留其一部分，而成為具空洞之中空構造。藉此，將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及頂面係露出。
將光波導PO及光調變器PC加以構成之半導體層SL各者的下表面係以例如由氧化矽（SiO2 ）構成之絕緣層CL覆蓋。為了避免將光波導PO及光調變器PC加以構成之半導體層SL與半導體基板SUB之彼此的干涉，半導體層SL與半導體基板SUB之間隔，亦即絕緣層CL的厚度例如係設為2～3μm左右。
本實施形態3之中，未使絕緣層CL成為具空洞之中空構造，因此無法將半導體層SL與半導體基板SUB之間隔設為未滿2μm，亦即無法將絕緣層CL的厚度設為未滿2μm。然而，相較於以氧化矽（SiO2 ）覆蓋之情形，因為能藉由以空氣覆蓋將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面等二面及頂面，加強光之封閉效果，所以能將相鄰的半導體層SL彼此的間隔設為未滿2μm。
如上所述，能將相鄰的半導體層SL彼此的間隔設為未滿2μm，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。
為了保持第一層間絕緣膜ID1所形成之空洞，第一層間絕緣膜ID1具備未形成空洞的區域。該區域與前述實施形態1同樣，設有例如由半導體層SL構成之假性圖案PD形成的區域。
又，圖示中省略，但分別與光調變器PC之p型半導體PR與第一層配線M1、n型半導體NR與第一層配線M1電性連接之第一插塞PL1形成的區域之中，第一層間絕緣膜ID1亦不形成空洞。亦能藉由此區域而保持第一層間絕緣膜ID1所形成之空洞。
＜半導體裝置的製造方法＞ 使用圖18～圖23而依步驟順序說明本實施形態3所成之半導體裝置的製造方法。圖18～圖23係本實施形態3所成之製造步驟中之半導體裝置的主要部分剖面圖。
圖18所示，與前述實施形態1同樣，準備SOI基板，加工將SOI基板加以構成之半導體層SL，藉以在光信號用傳輸線路部A形成光波導PO，在光調變部B形成pin構造之光調變器PC。更進一步，在此等的周圍形成假性圖案PD。其中，將SOI基板加以構成之絕緣層CL的厚度，例如係2～3μm左右，且形成為厚於前述實施形態1的絕緣層CL。
其次，將第一絕緣膜I1及第二絕緣膜I2依序形成於絕緣層CL的主面上，用以覆蓋光波導PO、光調變器PC、及假性圖案PD。第一絕緣膜I1例如由氮化矽（Si3 N4 ）或氮氧化矽（SiON）構成，其厚度例如係50～100nm左右。第二絕緣膜I2例如由氧化矽（SiO2 ）構成，其厚度例如係1μm左右。
其次，例如藉由CMP法等將第二絕緣膜I2的頂面平坦化後，將第六絕緣膜I6及第三絕緣膜I3依序沉積在第二絕緣膜I2的頂面上。第六絕緣膜I6例如由氮化矽（Si3 N4 ）構成，其厚度例如係50～100nm左右。第三絕緣膜I3例如由氧化矽（SiO2 ）構成，其厚度例如係1μm左右。
其次，如圖19所示，將到達第六絕緣膜I6的孔HL形成於第三絕緣膜I3。孔HL的直徑例如係0.5μm左右。此孔HL設在俯視下自光波導PO及光調變器PC各者離開例如5μm左右的位置。又，於後續步驟形成連接孔CT1之光調變部B的一部分區域之中，在自該連接孔CT1例如離開15μm以上的位置設有孔HL。
其次，將第四絕緣膜I4形成於包含孔HL的側面及底面之第三絕緣膜I3的頂面上。第四絕緣膜I4例如由氮化矽（Si3 N4 ）構成，其厚度例如係50～100nm左右。
其次，如圖20及圖21所示，例如藉由乾式蝕刻法去除孔HL的底面之第六絕緣膜I6及第四絕緣膜I4後，例如藉由濕式蝕刻法去除第二絕緣膜I2的一部分。此際，從孔HL的底面供給蝕刻液，藉以去除隔著第一絕緣膜I1而位在光波導PO及光調變器PC的上方之第二絕緣膜I2。另一方面，殘留第二絕緣膜I2的一部分，此第二絕緣膜I2位在形成假性圖案PD之區域、及後續步驟之中形成連接孔CT1之光調變部B的一部分區域。
例如形成於自孔HL離開5μm左右的位置之光波導PO之中，以此孔HL的底面為起點之第二絕緣膜I2的蝕刻例如若進行10μm，則位在光波導PO的上方之第二絕緣膜I2受到去除。同樣地，形成於自孔HL離開5μm左右的位置之光調變器PC之中，以此孔HL的底面為起點之第二絕緣膜I2的蝕刻例如若進行10μm，則位在調變器PC的上方之第二絕緣膜I2受到去除。
然而，即使蝕刻自假性圖案PD的端部開始，且第二絕緣膜I2的蝕刻自假性圖案PD的端部進展10μm左右，因為假性圖案PD的一邊係30μm～50μm左右，所以假性圖案PD的上方之第二絕緣膜I2未全部受到去除而殘存一部分。又，後續步驟之中，形成連接孔CT1之光調變部B的一部分區域因為孔HL係設在自連接孔CT1例如離開15μm以上的位置，所以形成連接孔CT1之光調變部B的一部分區域的第二絕緣膜I2殘存。
藉此，第二絕緣膜I2殘留其一部分而成為具空洞之中空構造。
其次，如圖22所示，例如藉由熱磷酸等，將已露出之第一絕緣膜I1、第四絕緣膜I4、及第六絕緣膜I6去除。藉此，將光波導PO及光調變器PC加以構成之半導體層SL各者的兩側面及頂面係露出而曝於空氣。
其次，如圖23所示，將第五絕緣膜I5形成於第三絕緣膜I3的頂面上。第五絕緣膜I5例如由電漿CVD法所形成之氧化矽（SiO2 ）構成，其厚度例如係500nm左右。然後，例如藉由CMP法等將第五絕緣膜I5的頂面平坦化，而形成由第一絕緣膜I1、第二絕緣膜I2、第三絕緣膜I3、第五絕緣膜I5、及第六絕緣膜I6構成之第一層間絕緣膜ID1。
其次，與前述實施形態1同樣而將第一插塞PL1（省略圖示）形成於第一層間絕緣膜ID1，且形成與第一插塞PL1電性連接之第一層配線M1。再者，以覆蓋第一層配線M1的方式形成第二層間絕緣膜ID2後，將第二插塞PL2形成於第二層間絕緣膜ID2，且形成與第二插塞PL2電性連接之第二層配線M2。
其後如圖17所示，以覆蓋第二層配線M2的方式形成保護膜TC後，加工保護膜TC，而使第二層配線M2的頂面露出。藉此，本實施形態3所成之半導體裝置約略完成。
如上所述，依據本實施形態3，能將相鄰的半導體層SL彼此的間隔設為未滿2μm，藉以能達成半導體裝置的高度積體化，而能實現半導體晶片的小型化。
以上，已基於實施形態而具體說明本案發明者所成之發明，但本發明不限定於前述實施形態，當然可於不偏離其主旨的範圍內進行各種變更。
A‧‧‧光信號用傳輸線路部
B‧‧‧光調變部
CL‧‧‧絕緣層（BOX層、下層包覆層）
CT1‧‧‧連接孔（接觸孔）
CT2‧‧‧連接孔（導通孔）
HL‧‧‧孔
I1‧‧‧第一絕緣膜
I2‧‧‧第二絕緣膜
I3‧‧‧第三絕緣膜
I4‧‧‧第四絕緣膜
I5‧‧‧第五絕緣膜
I6‧‧‧第六絕緣膜
ID1‧‧‧第一層間絕緣膜（上層包覆層）
ID2‧‧‧第二層間絕緣膜
M1‧‧‧第一層配線
M2‧‧‧第二層配線
NR‧‧‧n型半導體
PC‧‧‧光調變器
PD‧‧‧假性圖案
PL1‧‧‧第一插塞（埋入電極、埋入接頭）
PL2‧‧‧第二插塞（埋入電極、埋入接頭）
PO‧‧‧光波導（核心層）
PR‧‧‧p型半導體
SL‧‧‧半導體層（SOI層）
SUB‧‧‧半導體基板
TC‧‧‧保護膜
WO‧‧‧光波導（核心層）
［圖1］係實施形態1所成之半導體裝置的主要部分剖面圖。 ［圖2］係顯示實施形態1所成之半導體裝置的製造步驟之主要部分剖面圖。 ［圖3］係顯示延續圖2之半導體裝置的製造步驟之主要部分剖面圖。 ［圖4］係顯示延續圖3之半導體裝置的製造步驟之主要部分剖面圖。 ［圖5A］係顯示延續圖4之半導體裝置的製造步驟之主要部分剖面圖。 ［圖5B］係顯示延續圖4之半導體裝置的製造步驟之主要部分俯視圖。 ［圖6］係顯示延續圖5之半導體裝置的製造步驟之主要部分剖面圖。 ［圖7］係顯示延續圖6之半導體裝置的製造步驟之主要部分剖面圖。 ［圖8］係顯示延續圖7之半導體裝置的製造步驟之主要部分剖面圖。 ［圖9］係顯示延續圖8之半導體裝置的製造步驟之主要部分剖面圖。 ［圖10］係顯示延續圖9之半導體裝置的製造步驟之主要部分剖面圖。 ［圖11］係顯示延續圖10之半導體裝置的製造步驟之主要部分剖面圖。 ［圖12］係實施形態2所成之半導體裝置的主要部分剖面圖。 ［圖13］係顯示實施形態2所成之半導體裝置的製造步驟之主要部分剖面圖。 ［圖14］係顯示延續圖13之半導體裝置的製造步驟之主要部分剖面圖。 ［圖15］係顯示延續圖14之半導體裝置的製造步驟之主要部分剖面圖。 ［圖16］係顯示延續圖15之半導體裝置的製造步驟之主要部分剖面圖。 ［圖17］係實施形態3所成之半導體裝置的主要部分剖面圖。 ［圖18］係顯示實施形態3所成之半導體裝置的製造步驟之主要部分剖面圖。 ［圖19］係顯示延續圖18之半導體裝置的製造步驟之主要部分剖面圖。 ［圖20］係顯示延續圖19之半導體裝置的製造步驟之主要部分剖面圖。 ［圖21］係顯示延續圖20之半導體裝置的製造步驟之主要部分剖面圖。 ［圖22］係顯示延續圖21之半導體裝置的製造步驟之主要部分剖面圖。 ［圖23］係顯示延續圖22之半導體裝置的製造步驟之主要部分剖面圖。
A‧‧‧光信號用傳輸線路部
B‧‧‧光調變部
CL‧‧‧絕緣層(BOX層、下層包覆層)
CT1‧‧‧連接孔(接觸孔)
CT2‧‧‧連接孔(導通孔)
HL‧‧‧孔
I3‧‧‧第三絕緣膜
I5‧‧‧第五絕緣膜
ID1‧‧‧第一層間絕緣膜(上層包覆層)
ID2‧‧‧第二層間絕緣膜
M1‧‧‧第一層配線
M2‧‧‧第二層配線
NR‧‧‧n型半導體
PC‧‧‧光調變器
PD‧‧‧假性圖案
PL1‧‧‧第一插塞(埋入電極、埋入接頭)
PL2‧‧‧第二插塞(埋入電極、埋入接頭)
PO‧‧‧光波導(核心層)
PR‧‧‧p型半導體
SL‧‧‧半導體層(SOI層)
SUB‧‧‧半導體基板
TC‧‧‧保護膜
WO‧‧‧光波導(核心層)

Claims (11)

  1. 一種半導體裝置，其特徵為包括： 半導體基板； 絕緣層，形成於該半導體基板上之由氧化矽構成； 半導體層，形成於該絕緣層上；以及 層間絕緣膜，形成於該半導體層上； 且形成有由該半導體層構成之光波導， 該光波導的兩側面係由第一材料所覆蓋，該第一材料具備較氧化矽的折射率更小的折射率。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該第一材料係空氣。
  3. 如申請專利範圍第1項之半導體裝置，其中， 將該光波導的下表面與該半導體基板之間的該絕緣層去除， 該光波導的下表面由第二材料加以覆蓋，該第二材料具備較氧化矽的折射率更小的折射率。
  4. 如申請專利範圍第3項之半導體裝置，其中， 該第一材料及該第二材料係空氣。
  5. 如申請專利範圍第3項之半導體裝置，其中， 該光波導的一部分與該半導體基板的一部分係經由該絕緣層而相連。
  6. 如申請專利範圍第1項之半導體裝置，其中， 去除該光波導的頂面的正上方之該層間絕緣膜， 該光波導的頂面係由具備較氧化矽的折射率更小的折射率之第三材料加以覆蓋。
  7. 如申請專利範圍第6項之半導體裝置，其中， 該第一材料及該第三材料係空氣。
  8. 一種半導體裝置的製造方法，其特徵為包括： （a）步驟，準備具有半導體基板、該半導體基板上的絕緣層、及該絕緣層上的半導體層之SOI基板； （b）步驟，加工該半導體層，而形成由該半導體層構成之多數個光波導； （c）步驟，以第一絕緣膜埋入相鄰的該光波導之間； （d）步驟，於該光波導上及該第一絕緣膜上形成第二絕緣膜； （e）步驟，形成貫穿該第一絕緣膜及該第二絕緣膜之孔； （f）步驟，在包含該孔的側面及底面之該第二絕緣膜上形成第三絕緣膜； （g）步驟，去除該孔的底面之該第三絕緣膜； （h）步驟，從該孔供給蝕刻液而蝕刻該絕緣層，藉以在該絕緣層形成空洞，使該光波導的兩側面及下表面露出；以及 （i）步驟，去除該第一絕緣膜及該第三絕緣膜。
  9. 如申請專利範圍第8項之半導體裝置的製造方法，其中， 該絕緣層及該第二絕緣膜係由氧化矽構成， 該第一絕緣膜及該第三絕緣膜係由氮化矽或氮氧化矽構成。
  10. 一種半導體裝置的製造方法，包括： （a）步驟，準備具有半導體基板、該半導體基板上的絕緣層、及該絕緣層上的半導體層之SOI基板； （b）步驟，加工該半導體層，而形成由該半導體層構成之多數個光波導； （c）步驟，以第一絕緣膜埋入相鄰的該光波導之間； （d）步驟，於該光波導上及該第一絕緣膜上形成第二絕緣膜； （e）步驟，在該第一絕緣膜上的該第二絕緣膜，形成貫穿該第二絕緣膜之孔；以及 （f）步驟，從該孔供給蝕刻液而蝕刻該第一絕緣膜，藉以使該光波導的兩側面露出。
  11. 如申請專利範圍第10項之半導體裝置的製造方法，其中， 該絕緣層及該第二絕緣膜係由氧化矽構成，且 該第一絕緣膜係由氮化矽或氮氧化矽構成。
TW105108612A 2015-03-24 2016-03-21 半導體裝置及其製造方法 TW201703270A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060872A JP2016180860A (ja) 2015-03-24 2015-03-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201703270A true TW201703270A (zh) 2017-01-16

Family

ID=55628865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108612A TW201703270A (zh) 2015-03-24 2016-03-21 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US9696489B2 (zh)
EP (1) EP3073301B1 (zh)
JP (1) JP2016180860A (zh)
KR (1) KR20160114516A (zh)
CN (1) CN106019640A (zh)
TW (1) TW201703270A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9772461B2 (en) * 2013-10-02 2017-09-26 Photonics Electronics Technology Research Association Semiconductor integrated circuit and method for manufacturing the same
JP6600476B2 (ja) * 2015-03-30 2019-10-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6556511B2 (ja) 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105372852B (zh) * 2015-12-21 2018-01-02 武汉邮电科学研究院 集成电光调制器及通过衬底挖空提高其3dB带宽的方法
JP2018146669A (ja) * 2017-03-02 2018-09-20 富士通株式会社 光半導体及びその製造方法
JP7111600B2 (ja) 2018-12-12 2022-08-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11262500B2 (en) * 2019-12-02 2022-03-01 Renesas Electronics Corporation Semiconductor device and including an optical waveguide and method of manufacturing the same
US11764318B2 (en) * 2020-11-17 2023-09-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738043B2 (ja) * 1986-09-16 1995-04-26 日本電信電話株式会社 シリコン基板上の石英系光導波路
US6785458B2 (en) * 2001-02-11 2004-08-31 Georgia Tech Research Corporation Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
US7554347B2 (en) * 2002-03-19 2009-06-30 Georgia Tech Research Corporation High input/output density optoelectronic probe card for wafer-level test of electrical and optical interconnect components, methods of fabrication, and methods of use
JP4078898B2 (ja) * 2002-06-28 2008-04-23 日本電気株式会社 熱光学位相シフタ及びその製造方法
JP5268733B2 (ja) 2009-03-25 2013-08-21 富士通株式会社 光導波素子とその製造方法、半導体素子、レーザモジュール及び光伝送システム
JP5577909B2 (ja) 2010-07-22 2014-08-27 富士通株式会社 光半導体装置及びその製造方法
JP5751088B2 (ja) * 2011-08-17 2015-07-22 富士通株式会社 光半導体装置とその製造方法
JP2013178411A (ja) * 2012-02-28 2013-09-09 Tohoku Univ 光カプラースイッチ
JP2014149507A (ja) * 2013-02-04 2014-08-21 Tohoku Univ 光リング共振器
JP6326722B2 (ja) 2013-04-02 2018-05-23 住友電気工業株式会社 マッハツェンダ変調器を作製する方法
US9435952B2 (en) * 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions

Also Published As

Publication number Publication date
US20160282554A1 (en) 2016-09-29
US10038114B2 (en) 2018-07-31
EP3073301B1 (en) 2018-01-03
EP3073301A1 (en) 2016-09-28
US9696489B2 (en) 2017-07-04
CN106019640A (zh) 2016-10-12
US20170263802A1 (en) 2017-09-14
KR20160114516A (ko) 2016-10-05
JP2016180860A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
TW201703270A (zh) 半導體裝置及其製造方法
US10746921B2 (en) Stacked waveguide arrangements providing field confinement
US8299555B2 (en) Semiconductor optoelectronic structure
US10151881B2 (en) Semiconductor device and manufacturing method of the same
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
JP6533118B2 (ja) 半導体装置の製造方法
TWI761946B (zh) 用於光子晶片之溝槽式光學組件
US12032204B2 (en) Photonic structure and method for forming the same
US10078182B2 (en) Semiconductor device and method for manufacturing the same
JP2016218132A (ja) 半導体装置
US20120168902A1 (en) Method for fabricating a capacitor and capacitor structure thereof
TW201921705A (zh) 半導體裝置及其製造方法
US10197822B2 (en) Semiconductor device and method of manufacturing same
TW200924058A (en) Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US11320589B1 (en) Grating couplers integrated with one or more airgaps
US20230005735A1 (en) Etching method
US7871829B2 (en) Metal wiring of semiconductor device and method of fabricating the same
KR20040070709A (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
TWI484533B (zh) 一種半導體光電結構與其形成方法
US20170068047A1 (en) Semiconductor device and method for manufacturing the same
KR20030002173A (ko) 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
KR20040070706A (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR20030008989A (ko) 반도체장치의 비아 및 그의 형성방법
JPH01129443A (ja) 多層配線構造の半導体装置の製造方法