TW201642342A - 利用電漿對多層材料蝕刻的方法 - Google Patents

利用電漿對多層材料蝕刻的方法 Download PDF

Info

Publication number
TW201642342A
TW201642342A TW105114705A TW105114705A TW201642342A TW 201642342 A TW201642342 A TW 201642342A TW 105114705 A TW105114705 A TW 105114705A TW 105114705 A TW105114705 A TW 105114705A TW 201642342 A TW201642342 A TW 201642342A
Authority
TW
Taiwan
Prior art keywords
etching
material layer
layer
gas
etching gas
Prior art date
Application number
TW105114705A
Other languages
English (en)
Other versions
TWI631619B (zh
Inventor
Chao Sun
xing cai Su
zi-yang Wu
Original Assignee
Advanced Micro Fab Equip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fab Equip Inc filed Critical Advanced Micro Fab Equip Inc
Publication of TW201642342A publication Critical patent/TW201642342A/zh
Application granted granted Critical
Publication of TWI631619B publication Critical patent/TWI631619B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種利用電漿對多層材料層進行蝕刻的方法，多層材料層包括交替層疊的第一材料層和第二材料層，該蝕刻方法係包含：執行主蝕刻步驟，同時通入包括第一蝕刻氣體和第二蝕刻氣體到反應腔內對多層材料層進行蝕刻，直到蝕刻形成的通孔達到第一深度切換進入中間處理步驟；執行中間處理步驟，通入第一蝕刻氣體或第二蝕刻氣體之一的蝕刻氣體到反應腔內對多層材料層蝕刻以修正通孔底部形貌，完成對通孔底部形貌修正後再次執行主蝕刻步驟；其中第一蝕刻氣體對第一材料層和第二材料層蝕刻選擇比大於5。

Description

利用電漿對多層材料蝕刻的方法
本發明係關於一種電漿蝕刻領域，尤其是關於一種對氧化矽和氮化矽交替層疊形成的多層材料層進行深孔蝕刻的蝕刻方法。
半導體器件的精密加工如蝕刻通常採用電漿蝕刻的方法，蝕刻過程中需要將待加工的基板放置入真空等離子反應腔，隨後通入反應氣體，同時將高頻(13.56/27/60MHz)射頻電源產生的射頻功率饋入電漿反應腔上下電極間以產生足夠濃度的電漿，為了控制帶電離子垂直入射到基板的能量還需要施加一個低頻(2MHz)的射頻功率到反應腔內的下電極。在蝕刻過程中反應氣體會與下方未被遮罩層覆蓋的待蝕刻材料反應形成向下延伸的通孔，同時反應氣體中的聚合物成分會在通孔的側壁形成足夠厚的聚合物層保護側壁，使其不會被反應氣體沿水平方向蝕刻。通孔底部的聚合物層會被垂直入射的帶電離子轟擊，所以無法形成對底部待蝕刻材料的覆蓋，反應氣體得以繼續向下蝕刻，最終形成具有方向性的垂直通孔。隨著資訊科技的發展各種大量資訊需要廉價而可靠的儲存器儲存，其中垂直排布的三維立體 VNAND儲存器現在日益成為這種大規模低成本儲存器的主要選擇。如第1A圖所示，VNAND器件在生產製造過程中首先需要在基板100上交替沉積多層氧化矽材料層 101和氮化矽材料層103，再在這些交替結構上形成具有蝕刻圖形的遮罩材料層105，這種交替的雙層結構現在已經達到24層到48層的雙層結構，今後為了提高儲存能力有可能進一步增加層數到54層或者72層。這種多層交替的結構可以達到2.4微米厚度以上。由於待蝕刻材料層是雙材料交替相疊的，蝕刻過程中需要通入的反應氣體也需要選擇能夠蝕刻兩種材料層。現有蝕刻參數典型可以選擇：C4F6(30sccm)和C4F8(30sccm)、Ar(100sccm)、CH2F2(50sccm)、O2(60sccm)，蝕刻持續時間約300秒。其中C4F8和C4F6對氧化矽蝕刻速度較快對氮化矽蝕刻速度較慢，CH2F2對氮化矽蝕刻較快而對氧化矽蝕刻較慢，Ar氣體可以作為向下轟擊蝕刻孔底部的氣體分子。蝕刻完成後形成的通孔102會被填充入導體材料以作為引出電極，這些電極最後會與外部的數據電路連接，以實現對VNAND儲存器的讀寫操作。
上述氣體成分在蝕刻交替層疊的氧化矽材料層101和氮化矽材料層103過程中，在通孔102深度不大時能夠保證通孔垂直向下延伸，但是當通孔102向下蝕刻達到一定深度時(如1um~2um深度)，帶正電的粒子不斷向下轟擊到達底部，由於SiO和SiN都是絕緣材料所以這些正電荷無法被導走，同時帶負電荷的粒子無法到達通孔102底部中和底部正電荷，所以通孔102側壁會產生電荷積累。反應氣體中大量的聚合物氣體會在通孔側壁形成保護層，而這些保護層由於厚度不均會導致側壁上聚集的電荷不均勻，這些不均勻分佈的正電荷會使向下入射的正電粒子在長距離飛行中方向發生偏移，進一步地通孔102的蝕刻方向也會發生偏移。如第1A圖所示當左側正電荷多於右側正電荷時Ar+粒子會向右偏移，通孔102底部開始出現不對稱蝕刻，通孔底部左側側壁由於被蝕刻掉的材料較少開始向右延伸，右側偏移還不明顯。但是如果電荷積累問題始終得不到解決這些不對稱分佈的電荷會使得通孔102的扭曲程度加劇，最終形成如第1B圖所示的彎孔。在後續的導電材料填充步驟中，這種具有彎曲形貌的通孔使得導電材料無法進入下方的彎曲孔中，這會導致最終電極無法形成，儲存器件也失效。
為了解決上述問題，習知技術提出很多方法比如脈衝射頻電場、脈衝式流入的氣體等來解決電荷不均勻分佈以及中和底部正電荷的問題，但是由於通孔的深度很大以及蝕刻材料屬性的限制現有方法只能一定程度上減緩扭曲的程度無法徹底解決這一問題。
本發明解決的是兩種交替層疊的絕緣材料層在深孔蝕刻過程中通孔方向偏移的問題，本發明提出一種利用電漿對多層材料層進行蝕刻的方法，多層材料層包含多層交替層疊的第一材料層和第二材料層，該蝕刻方法係包含： 放置待蝕刻基板到反應腔，基板上方包括多層材料層，多層材料層上方包括具有蝕刻圖形的遮罩層；執行主蝕刻步驟，同時通入包括第一蝕刻氣體和第二蝕刻氣體到反應腔內對多層材料層進行蝕刻，直到蝕刻形成的通孔達到第一深度D時切換進入中間處理步驟；執行中間處理步驟，通入第一蝕刻氣體或第二蝕刻氣體之一的蝕刻氣體到反應腔內對多層材料層蝕刻以修正通孔底部形貌，完成對通孔底部形貌修正後再次執行主蝕刻步驟；其中第一蝕刻氣體對第一材料層和第二材料層蝕刻選擇比大於5，第二蝕刻氣體對第二材料層和第一材料層的蝕刻選擇比大於5
在執行上述中間處理步驟中還可以選擇：通入第一蝕刻氣體到反應腔內對多層材料層蝕刻以修正通孔底部形貌，在完成通孔底部的部分形貌修正後，停止通入第一蝕刻氣體，通入第二蝕刻氣體到反應腔內，完成對通孔底部形貌修正後再次執行主蝕刻步驟。
其中，再次執行主蝕刻步驟使得通孔深度第二次向下延伸達到2D後需要再次執行中間處理步驟，以防止再次發生通孔偏移現象。中間處理步驟時間小於40秒，多次執行的主蝕刻步驟時間長度大於200秒，中間處理步驟所耗時間不會明顯延長整體處理時間。
其中，第一蝕刻氣體對第一材料層和第二材料層的蝕刻選擇比大於8，同時第二蝕刻氣體對第二材料層和第一材料層的蝕刻選擇比也大於8。
其中，第一材料層是氧化矽材料層，第二材料層是氮化矽材料層，第一蝕刻氣體包括氟碳化合物，第二蝕刻氣體包括氟碳氫化合物，其中氟碳化合物包括C4F8和C4F6，氟碳氫化合物為CH2F2。
其中，多層材料層包括的第一和第二材料層的層數大於48層，多層材料層的厚度大於3微米。
其中，第一深度D小於2微米，最佳的第一深度D可以選擇大於1.5微米小於2微米。
本發明要解決是兩種交替層疊的絕緣材料層在深孔蝕刻過程中通孔方向偏移的問題。本發明蝕刻的基板上沉積有交替層疊的多層絕緣材料層，絕緣材料層上方還包括遮罩層，遮罩層上形成有圖樣用於作為遮罩向下蝕刻通孔。待蝕刻基板被放入反應腔，通入蝕刻氣體，同時向反應腔內的電極施加高頻射頻功率(60Mhz，功率大於400W)和很高的偏置射頻功率(2Mhz，功率5K~10KW)以對基板進行蝕刻。
本發明提出了一種利用電漿對多層材料蝕刻的方法，在蝕刻的初始階段進行主蝕刻步驟，主蝕刻步驟中採用與習知技術相同的主蝕刻氣體，主蝕刻氣體係包含分別適用於蝕刻氧化矽的第一蝕刻氣體和用於蝕刻氮化矽的第二蝕刻氣體以及氧氣、氬氣等輔助氣體。上述反應氣體持續向下蝕刻形成一定深度的通孔，蝕刻孔開始出現或者預測到即將如第1A圖所示的偏移現象時停止主蝕刻氣體的通入，進入中間處理步驟。蝕刻通孔102出現側壁形貌扭曲的深度受蝕刻氣體成分和射頻功率、氣壓等具體參數影響。根據發明人測試在連續蝕刻交替層疊的多層材料層達到1.5~2um左右深度時能夠明顯的檢測到側壁扭曲，所以可以根據這一深度數據選擇停止執行主蝕刻步驟進入中間處理步驟的時間點，不同的主蝕刻步驟處理製程可以進行預先測試，檢測會發生側壁形貌扭曲的深度並記錄數據，在正式蝕刻時較佳為選擇切換上述不同蝕刻步驟的時間點。
本發明提出的第一實施例，在中間處理步驟中通入的蝕刻氣體選擇的第一蝕刻氣體對氧化矽與氮化矽蝕刻速度具有很高選擇比，比如大於5，最佳的需要大於8，也就是蝕刻氧化矽的速度是蝕刻氮化矽速度的8倍以上。例示性如C4F6(30sccm)、C4F8(30sccm)，同時還需要通入其他輔助氣體如Ar(100sccm)以及O2(45sccm)，這個中間處理氣體中只對氧化矽的蝕刻速度很快，對氮化矽則無法快速蝕刻。上述第一蝕刻氣體也可以是C4F6、C3F8、C5F8等其他氟碳化合物氣體，這些氣體均能實現對氧化矽材料層的快速蝕刻同時相對氮化矽具有很高的選擇比。中間處理氣體相對第一步中的主蝕刻氣體主要區別在於大幅減少甚至停止通入了主要用於氮化矽的第二蝕刻氣體典型的如CH2F2，此外CHF、CH3F等各種碳氫氟的化合物氣體均能實現本發明目的。以第1A圖為例，當最初出現蝕刻孔側壁傾斜時通孔底部位於氧化矽材料層101(SiO2)上，此時由於通孔102底部以上的側壁區域已經被前期蝕刻過程中形成的聚合物完整保護，所以只有底部仍會被蝕刻。中間處理氣體中的第一蝕刻氣體會對氧化矽材料層101快速蝕刻，而且由於少了第二蝕刻氣體產生的聚合物，底部新蝕刻形成的通孔側壁保護層會弱于上方的側壁，所以等向性(isotropic)蝕刻會比較明顯，而左側的傾斜側壁蝕刻區域表面積大於右側垂直側壁蝕刻區域，所以圖中左側的側壁底部傾斜部分會向左側收縮，而右側只是少量的橫向蝕刻，最終使得整個通孔扭曲的部分會被矯正。由於側壁形貌被矯正，側壁中積累的電荷分佈也能被部分改善，有利於下一步蝕刻中保持蝕刻通孔102垂直向下延伸的方向性。
當上述中間處理步驟繼續向下蝕刻，使得通孔102延伸到達氮化矽103材料層時，由於中間處理氣體的高選擇性，向下蝕刻的反應速度會顯著下降。在103材料層中向下蝕刻的作用主要是由向下轟擊的帶電粒子以及部分第一蝕刻氣體的低速蝕刻組合而成的，所以等向性蝕刻不再明顯，上方氧化矽材料層101被矯正後的側壁，通孔102的形貌不會被再次惡化向側壁方向過度蝕刻。最終在中間處理步驟完成時會得到如第3圖所示的垂直的側壁。
中間處理步驟執行時間可以根據需要較佳地選擇，在很短的時間內如10~40秒內，較佳的如30秒內就能夠完成對側壁通孔形貌的矯正。在完成中間處理步驟後再次進入主蝕刻步驟，重新通入主蝕刻氣體繼續向下快速蝕刻直到達到目標深度。如果再次向下執行主蝕刻步驟的過程中需要蝕刻的深度仍然大於1.5~2um，則還要再次執行本發明定義的中間處理步驟和後續的主蝕刻步驟，直到達到目標深度。
本發明在主蝕刻步驟停止時大部分隻會有一層材料層的側壁開始出現傾斜，但是少部分情況會出現傾斜側壁連續在通孔的上下兩層材料層101、103中出現，具體結構請參考第2A圖。為解決這一問題本發明提出第二實施例，在進入中間處理步驟之後上層的氧化矽材料層101側壁上的傾斜部分先被第一蝕刻氣體蝕刻掉，暴露出原先覆蓋在氧化矽材料層101傾斜部分下方的位於氮化矽材料層103中的傾斜部分，通孔底部結構的局部放大圖如第2B圖所示的，通孔底部左側會出現一個臺階狀的凸起部以及與凸起部相連的傾斜部。此時中間處理氣體中的主要反應氣體即第一蝕刻氣體不能有效蝕刻下方氮化矽材料層103，向下蝕刻主要依靠帶電粒子的向下轟擊。由於臺階狀的凸起部會成為電界集中區，類似於尖端放電現象，入射的帶電粒子會集中向尖端區域飛去進行物理轟擊，經過一定時間的蝕刻能夠將側壁上的傾斜部和凸起部蝕刻掉，但是所耗時間相對第一實施例中較久。當然也可以在完成對上方氧化矽材料層101側壁傾斜部的蝕刻後，在進行氮化矽材料層103側壁傾斜部蝕刻時，將中間處理氣體中的第一蝕刻氣體替換為第二蝕刻氣體，此時其作用原理與前述第一實施例中蝕刻氧化矽材料層101側壁傾斜部的原理一樣，但是反應速度相對較快。同樣的，在完成上述中間處理步驟後回到主蝕刻步驟繼續向下蝕刻直到達到目標深度。或者中間處理步驟中先單獨通入第二蝕刻氣體，執行一定時間的蝕刻後在切換為單獨通入第一蝕刻氣體，只是蝕刻材料層的順序不同，都能修正兩種材料層上的側壁形貌扭曲，也能實現本發明的目的。
本發明在中間處理步驟中的中間處理氣體除了可以是第一蝕刻氣體外，也可以包含少量第二蝕刻氣體或者其他蝕刻氣體，但是中間處理氣體成分的選擇需要使得第一蝕刻氣體蝕刻第一材料層和第二材料層時具有足夠的選擇比，這個選擇比至少要大於5，最佳的需要大於8。當然在中間處理過程中也可以只通入第二蝕刻氣體，同時不通入或者少通入第一蝕刻氣體，這樣也能實現本發明目的，實現對蝕刻通孔形貌的矯正。本發明中相對習知技術添加中間處理步驟蝕刻用時小於40秒，典型的只有30秒不到，而整體的主蝕刻步驟耗時通常大於200秒，大部分製程需要300秒以上。所以中間處理步驟的耗時相對於整個蝕刻步驟的時長大於等於300秒來說額外增加的時間很短，但是對形貌改善的效果很明顯，而且不需要額外的氣體和其他硬件改動，所以能夠在增加成本很小的情況下顯著提高蝕刻質量。
由於習知技術在蝕刻中所選用的第一蝕刻氣體和第二蝕刻氣體都是富含聚合物成分的氣體，所以極易在側壁上形成聚合物保護層，但是聚合物保護層會隨著蝕刻通孔的深入向下，也會積累的越來越厚，這會造成通孔直徑相應的逐漸縮小，最終蝕刻形成的通孔也會變成上大下小的倒梯形，這對半導體器件的性能造成不利影響。本發明中通過添加中間處理步驟實現對底部側壁微量的側向蝕刻，除了能夠實現的前述矯正通過側壁傾斜的功效外，還能同時括大通孔底部直徑，抵消聚合物層變厚造成的不利影響，進一步改善通孔形貌。
本發明提出的蝕刻方法包括主蝕刻步驟，在主蝕刻步驟中通入包含第一蝕刻氣體和第二蝕刻氣體的主蝕刻氣體，對交替層疊的第一材料層和第二材料層進行蝕刻，當蝕刻形成的通孔深度達到一定數值(1.5~2um)時切換進入中間處理步驟，在中間處理步驟中選擇第一蝕刻氣體作為中間處理氣體進行蝕刻，執行中間處理步驟一定時間使得通孔底部側壁傾斜部被消除，其中第一蝕刻氣體蝕刻第一材料層的和第二材料層的選擇比大於5，第二蝕刻氣體蝕刻第二材料層和第一材料層的選擇比大於5，最佳的上述選擇比需要大於8。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為准。
100‧‧‧基板
101‧‧‧氧化矽材料層
102‧‧‧通孔
103‧‧‧氮化矽材料層
105‧‧‧遮罩材料層
第1A圖、第1B圖是習知技術交替層疊的多層材料層在蝕刻中形成扭曲通孔的過程示意圖；
第2A圖是本發明第二實施例蝕刻過程中通孔側壁形貌變化示意圖，其中第2B圖是通孔底部之局部放大示意圖；
第3圖是本發明完成中間處理步驟後通孔側壁形貌之示意圖。
100‧‧‧基板
101‧‧‧氧化矽材料層
102‧‧‧通孔
103‧‧‧氮化矽材料層
105‧‧‧遮罩材料層

Claims (10)

  1. 一種利用電漿對多層材料層進行蝕刻的方法，該多層材料層係包含多層交替層疊的一第一材料層和一第二材料層，該蝕刻方法係包含： 放置待蝕刻的一基板到一反應腔，該基板上方係包含該多層材料層，該多層材料層上方係包含具有蝕刻圖形的一遮罩層； 執行主蝕刻步驟，同時通入包括一第一蝕刻氣體和一第二蝕刻氣體到該反應腔內對該多層材料層進行蝕刻，直到蝕刻形成的一通孔達到一第一深度D時切換進入中間處理步驟； 執行該中間處理步驟，通入該第一蝕刻氣體或該第二蝕刻氣體之一的蝕刻氣體到該反應腔內對該多層材料層蝕刻以修正該通孔底部形貌，完成對該通孔底部形貌修正後再次執行該主蝕刻步驟； 其中該第一蝕刻氣體對該第一材料層和該第二材料層蝕刻選擇比大於5，該第二蝕刻氣體對該第二材料層和該第一材料層的蝕刻選擇比大於5。
  2. 如申請專利範圍第1項所述之蝕刻方法，其中該第一蝕刻氣體對該第一材料層和該第二材料層的蝕刻選擇比大於8。
  3. 如申請專利範圍第1項所述之蝕刻方法，其中該第一材料層係為氧化矽材料層，該第二材料層係為氮化矽材料層，該第一蝕刻氣體係包含氟碳化合物，該第二蝕刻氣體係包含氟碳氫化合物。
  4. 如申請專利範圍第3項所述之蝕刻方法，其中該氟碳化合物係包含C4F8和C4F6，該氟碳氫化合物係包含CH2F2。
  5. 如申請專利範圍第1項所述之蝕刻方法，其中該多層材料層包含的該第一材料層和該第二材料層的層數係大於24層，該多層材料層的厚度係大於2.4微米。
  6. 如申請專利範圍第1項所述之蝕刻方法，其中該第一深度D係小於2微米。
  7. 如申請專利範圍第6項所述之蝕刻方法，其中該第一深度D係大於1.5微米且小於2微米。
  8. 如申請專利範圍第7項所述之蝕刻方法，其中再次執行該主蝕刻步驟使得通孔深度第二次向下延伸達到深度為2D後再次執行該中間處理步驟。
  9. 如申請專利範圍第1項所述之蝕刻方法，其中該中間處理步驟的時間係小於40秒，多次執行的該主蝕刻步驟的時間長度係大於200秒。
  10. 一種利用電漿對多層材料層進行蝕刻的方法，該多層材料層係包含多層交替層疊的一第一材料層和一第二材料層，該蝕刻方法係包含： 放置待蝕刻一基板到一反應腔，該基板上方係包含該多層材料層，該多層材料層上方係包含具有蝕刻圖形的一遮罩層； 執行主蝕刻步驟，同時通入包括一第一蝕刻氣體和一第二蝕刻氣體到該反應腔內對該多層材料層進行蝕刻，直到蝕刻形成的一通孔達到一第一深度D時切換進入中間處理步驟； 執行該中間處理步驟，通入該第一蝕刻氣體到該反應腔內，在完成該通孔底部的部分形貌修正後，停止通入該第一蝕刻氣體，通入該第二蝕刻氣體到該反應腔內，完成對該通孔底部形貌修正後再次執行該主蝕刻步驟； 其中該第一蝕刻氣體對該第一材料層和該第二材料層蝕刻選擇比係大於5，該第二蝕刻氣體對該第二材料層和該第一材料層的蝕刻選擇比係大於5。
TW105114705A 2015-05-18 2016-05-12 利用電漿對多層材料蝕刻的方法 TWI631619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510253429.6A CN106298502B (zh) 2015-05-18 2015-05-18 一种利用等离子体对多层材料刻蚀的方法
??201510253429.6 2015-05-18

Publications (2)

Publication Number Publication Date
TW201642342A true TW201642342A (zh) 2016-12-01
TWI631619B TWI631619B (zh) 2018-08-01

Family

ID=57632103

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114705A TWI631619B (zh) 2015-05-18 2016-05-12 利用電漿對多層材料蝕刻的方法

Country Status (2)

Country Link
CN (1) CN106298502B (zh)
TW (1) TWI631619B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728774B (zh) * 2020-04-09 2021-05-21 健鼎科技股份有限公司 電路板結構的製造方法
TWI787239B (zh) * 2017-03-03 2022-12-21 日商東京威力科創股份有限公司 有機材料的蝕刻方法及設備

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658323B (zh) * 2017-10-25 2019-11-01 武汉新芯集成电路制造有限公司 一种深通孔形成方法
JP6914211B2 (ja) * 2018-01-30 2021-08-04 株式会社日立ハイテク プラズマ処理装置及び状態予測装置
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10811275B2 (en) * 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
CN102738074B (zh) * 2012-07-05 2014-07-02 中微半导体设备(上海)有限公司 半导体结构的形成方法
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20150099515A (ko) * 2012-12-27 2015-08-31 제온 코포레이션 드라이 에칭 방법
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
CN103400762B (zh) * 2013-08-26 2016-03-02 中微半导体设备(上海)有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787239B (zh) * 2017-03-03 2022-12-21 日商東京威力科創股份有限公司 有機材料的蝕刻方法及設備
TWI728774B (zh) * 2020-04-09 2021-05-21 健鼎科技股份有限公司 電路板結構的製造方法

Also Published As

Publication number Publication date
TWI631619B (zh) 2018-08-01
CN106298502B (zh) 2019-04-09
CN106298502A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
TW201642342A (zh) 利用電漿對多層材料蝕刻的方法
EP3035369B1 (en) Plasma treatment method
US9165785B2 (en) Reducing bowing bias in etching an oxide layer
US7582532B2 (en) Method for fabricating semiconductor device
JP5174321B2 (ja) 半導体素子の製造方法
CN107644812B (zh) 基片刻蚀方法
CN103390581A (zh) 硅通孔刻蚀方法
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
KR100555366B1 (ko) 폴리실리콘 에칭 방법 및 반도체 메모리 제조 방법
CN102737984A (zh) 半导体结构的形成方法
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
US8753974B2 (en) Charge dissipation of cavities
CN103779271A (zh) 一种倒锥形轮廓刻蚀方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
KR20070020865A (ko) 메탈퓨즈를 구비한 반도체소자의 제조 방법
US11854817B2 (en) Manufacturing method for deep trench capacitor with scalloped profile
JP4161857B2 (ja) 半導体装置の製造方法
JPH0677178A (ja) 半導体装置の製造方法
US9425086B2 (en) Method of controlling contact hole profile for metal fill-in
CN108133888B (zh) 一种深硅刻蚀方法
JP4360393B2 (ja) ポリシリコンエッチング方法
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR20090067608A (ko) 반도체 소자의 패턴 형성 방법
TWI778226B (zh) 達成側壁蝕刻的方法
US11037793B2 (en) Method of plasma etching