TW201637081A - 在鰭式場效電晶體中形成擊穿中止區域的方法 - Google Patents

在鰭式場效電晶體中形成擊穿中止區域的方法 Download PDF

Info

Publication number
TW201637081A
TW201637081A TW105110040A TW105110040A TW201637081A TW 201637081 A TW201637081 A TW 201637081A TW 105110040 A TW105110040 A TW 105110040A TW 105110040 A TW105110040 A TW 105110040A TW 201637081 A TW201637081 A TW 201637081A
Authority
TW
Taiwan
Prior art keywords
substrate
ions
pair
dose
doped regions
Prior art date
Application number
TW105110040A
Other languages
English (en)
Other versions
TWI591697B (zh
Inventor
念濠 鄧
志民 萬
李靜宜
林哲平
Original Assignee
漢辰科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢辰科技股份有限公司 filed Critical 漢辰科技股份有限公司
Publication of TW201637081A publication Critical patent/TW201637081A/zh
Application granted granted Critical
Publication of TWI591697B publication Critical patent/TWI591697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明揭露一種在鰭式場效電晶體中形成擊穿中止區域的方法，其中，基板可被蝕刻，以形成一對凹槽，以定義鰭片構造。一部份的第一劑離子可經由每一凹槽的底壁植入基板，以在基板形成一對第一摻雜區域，其中每一第一摻雜區域至少一部份延伸到鰭片構造的一通道區域之下。位於每一凹槽底壁的基板可被蝕刻以增加每一凹槽的深度。蝕刻位於每一凹槽底壁的基板會移除一部份在每一凹槽之下的每一第一摻雜區域。在鰭片構造之下，剩下來的該對第一摻雜區域至少定義出一部份鰭片場效電晶體擊穿中止區域。

Description

在鰭式場效電晶體中形成擊穿中止區域的方法
本發明係關於半導體裝置的製造方法，尤其是一種鰭式場效電晶體防擊穿構造的製造方法。
由於半導體製造業持續在縮小電晶體的尺寸以得到更高的電路密度及性能表現，短通道效應，例如：寄生電阻及閉態漏電流，也就更易於對電晶體的性能造成影響。鰭式場效電晶體(Fin field effect transistor, finFET)是最近開發來在半導體製程中控制短通道效應的電晶體，例如：雙閘電晶體、三閘電晶體、及多閘極電晶體。鰭式場效電晶體具有自基板突出的鰭片。這些鰭片構造的場效電晶體，跟平面構造的場效電晶體相比，具有較少的漏電流路徑。再者，鰭片構造產生較長的有效通道寬度，因而增加通態電流且減少短通道效應。
鰭式場效電晶體裝置可以在塊體半導體基板上形成。在塊體半導體基板上形成鰭式場效電晶體存在一個問題：漏電流路徑可能會在鰭片底部形成，該處是在閘極的控制範圍之外。這些漏電流路徑可能導致明顯的次臨界擊穿漏電流 (例如短通道漏電效應)，並使通道長度無法更進一步的定標。為有效地降低擊穿漏電流，可用一離子植入的製程在鰭片的基部形成一擊穿中止區域。一個習知形成擊穿中止區域的方法是：在形成鰭片構造前，在基板植入高濃度的雜質離子，較佳地，可將雜質離子植入到一個目標深度，該深度與其後要形成的鰭片構造的基部符合。然而，在剖面上植入離子的濃度分佈大致上是一種高斯分佈(Gaussian distribution)，所以基板表面及目標深度之間會有摻雜之雜質離子濃度的變化，此一現象會造成其後形成的鰭片構造的有效通道區域，不均勻的雜質濃度分佈，而這又會在鰭片通道的高度方向，形成不想要的臨界電壓變化。
本發明之目的係在提供一種在鰭式場效電晶體中形成擊穿中止區域的方法。在本發明的一實施例，本發明之方法包括：蝕刻一基板以形成一對凹槽，用以定義一鰭片構造；設置一頂蓋層於鰭片構造的頂面；植入第一劑離子，使一部份第一劑離子經由每一凹槽的底壁植入基板，以在基板上形成一對第一摻雜區域，其中該對第一摻雜區域可至少部分地在鰭片構造的一通道區域之下延伸；及蝕刻位於每一凹槽底壁的基板，以增加每一凹槽的深度，其中蝕刻位於每一凹槽底壁的基板，會同時移除一部份每一凹槽下的第一摻雜區域，其中鰭片構造下剩下來的一對第一摻雜區域可部份地定義鰭式場效電晶體的擊穿中止區域。
以下的說明係用於讓習於此項技術者能了解、製造、及使用本發明的各種實施例。所介紹的各種裝置、方法、及應用僅是用來做為範例。根據在此揭露的原則，習於此項技術者當能輕易的對該些實施例進行各種修改及變化，而該些修改及變化並未脫離該些實施例的精神及範圍。因此該些實施例僅用於例示本發明，而非用以限制本發明的範圍。
以下的說明將使用“第一”、“第二”等序詞形容各種元件，然而該些序詞僅是用於區分同屬一類但不相同的元件，而非用於限制該些元件。例如，第一摻雜區域亦可命名為第二摻雜區域，第二摻雜區域改命名為第一摻雜區域，而不會影響本發明之技術內涵及權利範圍。第一摻雜區域及第二摻雜區域均為摻雜區域。在某些實施例，第一摻雜區域及第二摻雜區域為不同的摻雜區域。
以下將介紹本發明一種在鰭式場效電晶體中形成擊穿中止區域的例示性製程。在本發明的一實施例，基板可被蝕刻以形成一對凹槽，用以訂一鰭片構造。第一劑離子可被植入以使第一劑離子之一部分透過每一凹槽之底壁而被植入於基板中，藉以形成一對摻雜區域，其中該對摻雜區域至少部分地在鰭片構造的通道區域之下延伸。位於每一凹槽底壁之基板可被蝕刻以增加每一凹槽的深度。蝕刻每一凹槽之底壁可移除每一凹槽下之每一摻雜區域的一部分。在鰭片構造下之每對摻雜區域之剩餘部分可至少一部份地定義鰭式場效電晶體的擊穿中止區域。
藉由形成至少部分延伸到鰭式構造通道區域之下的摻雜區域，在擊穿中止區域及通道區域之間會形成一明顯的濃度介面。此一濃度介面可在鰭式場效電晶體裝置產生預期的電氣特性。此外，由於在植入離子後，摻雜區域至少部份地在鰭片構造的通道區域之下延伸，活化退火製程已足以明顯地驅動在鰭片構造之下的植入離子，以形成擊穿中止區預，而不需額外的退火製程。此一特色可以減少植入離子由摻雜區域擴散到通道區域，因而減少鰭片構造中不想要的臨界電壓變化。
請參照圖1A-1B及圖2A- 2K。圖1A-1B是依本發明一實施例的在鰭式場效電晶體200中形成擊穿中止區域的製程100。圖2A-2K是依本發明一實施例在各製造步驟的鰭式場效電晶體200的剖面示意圖。製程100將配合圖式詳述於下。
請參照圖2A，在製程100的步驟102，蝕刻基板202，以形成一對凹槽204，其中該對凹槽204可定義出鰭片構造206，鰭片構造206是位於一對凹槽204之間。凹槽204及鰭片構造206可由習知的半導體製程製造，例如但不限於：黃光微影、蝕刻、及化學氣相沉積等製程。舉例而言，硬遮罩層(圖未示)擊頂蓋層208可用習知的化學氣相沉積製程沉積於基板202上，接著用黃光微影製程圖案化，然後用蝕刻製程曝露出部份的基板202。曝露出的基板202再被蝕刻形成一對凹槽204，以定義一鰭片構造206。在基板202被蝕刻形成一對凹槽204之後，頂蓋層208可保留在鰭片構造206的頂面207上。在隨後的離子植入作業(例如步驟110，112，116)，頂蓋層208可以防止離子被植入鰭式構造206。如此，離子可經由凹槽204的底壁210選擇性地被植入基板202。在某些實施例，在實施步驟110，112或116時，頂蓋層208的厚度足以防止離子經由頂蓋層208植入鰭片構造206。在某些實施例，頂蓋層208的厚度為10-30 nm或15-20 nm。
鰭片構造206具有寬度212、高度214、及長度(未顯示於圖中)。長度係垂直於圖2A的圖面。寬度可被視為鰭片構造206的臨界尺寸。鰭片構造206自基板202的表面216延伸而上，而使其長度214幾乎垂直於表面216。在某些實施例，寬度212為5-50 nm，高度214為15-150 nm，長度為20-1200 nm。在某些較佳實施例，寬度212為5-15nm，高度214為20-50 nm。鰭片構造206具有通道區域、源極區域、及汲極區域，分別分佈在長度方向不同位置。在一實施例，通道區域係位於源極區域及汲極區域之間。在圖2A至圖2K的剖面圖係對應於鰭片構造206的通道區域。
基板202及鰭片構造206包含一或多種半導體材料。在某些實施例，基板202或鰭片構造206使用一單晶半導體材料(例如：矽、鍺、或砷化鎵等)。在某些實施例，基板202或鰭片構造206包含一或多個磊晶單晶半導體層(例如：矽、鍺、鍺化矽、砷化鎵、磷化銦、砷化銦鎵等的磊晶單晶半導體層)。在某些實施例，基板202及鰭片構造206使用相同的材料(例如單晶矽)。在步驟102中，頂蓋層208採用蝕刻速度遠低於基板202的材料。在某些實施例，頂蓋層208包含一或多個介電層，例如但不限於：氧化矽、摻碳氧化矽、氮化矽、氮氧化矽、非晶碳，或高分子聚合物(如聚亞醯胺) 的介電層。
請參照圖2B，在製程100的步驟104，進行第一劑離子植入，使一部份第一劑離子植入鰭片構造206的通道區域。箭頭228代表植入第一劑離子。在步驟104的離子植入可視為通道植入。在進行第一劑離子植入時，一部份的第一劑離子會經由頂蓋層208，被植入鰭式構造206的通道區域。在某些實施例，植入通道區域的離子濃度為1E17-1E20/cm3 。在某些實施例，植入通道區域206的第一劑離子濃度是均勻地分佈(例如濃度變化小於3%)。
步驟104可由適當的離子植入製程實施，例如：離子束植入製程或電漿摻雜製程。第一劑離子可由一劑或多劑植入步驟而植入，其中多劑植入步驟可分別使用不同的平均植入能量及不同的平均植入角度。例如，每一劑使用平均植入能量0.5-15keV及平均植入角度0-10度(相對於中心軸218)。如圖2B所示，中心軸218係垂直於基板202的表面216。在某些實施例，在步驟104植入第一劑離子，可以如美國專利申請號No.13/592191“摻雜非平面半導體裝置”所述之方法執行，其申請日期為2012年8月22日，且專利的全部內容在此作為參考。
第一劑離子可使用具有某一種導電型態的離子，例如：n型離子，或p型離子。在某些實施例，第一劑離子使用一n型離子以形成一p-通道鰭式場效電晶體裝置。在某些實施例，第一劑離子使用一p型離子以形成一n-通道鰭式場效電晶體裝置。在某些實施例，p型離子係為B+、B2+、或BF2+。在某些實施例，n型離子係為As+、As2+、P+、或P2+。
在本實施例，步驟104是在步驟102之前及步驟106之後。然而在某些實施例，步驟104是在步驟102形成凹槽204及鰭片構造206之前。在該些實施例中，第一劑離子植入基板202的一區域，其對應其後在鰭片構造206形成的通道區域。
請參照圖2C，在製程100的步驟106，保護層220沉積在鰭片構造206的側壁222，及凹槽204的底壁210。保護層220也可沉積在頂蓋層208的頂面224。在某些實施例，保護層220是一共形層，在側壁222及底壁210具有基本上是均勻的厚度。在某些實施例，保護層220與側壁222及底壁210直接接觸。
在隨後的離子植入步驟(如步驟110、112或116)，保護層220可防止離子植入鰭片構造206，尤其是防止離子從側壁222植入鰭片構造206。保護層220包含一或多個介電層，例如但不限於：氧化矽、氮化矽、氮氧化矽、非晶碳、或高分子聚合物(如聚亞醯胺) 的介電層。在某些實施例，保護層220的厚度為2-8 nm。
在本實施，步驟106是在步驟110之前。在某些實施例，步驟106及步驟108是可選擇性的。特別地，由於其後的離子植入是以近乎垂直的植入角度實施(例如：相對於中心軸218為0-15度、0-10度、0-5度、或0-3度)，頂蓋層208已足以防止離子植入鰭式構造206。在那些實施例中，步驟106及步驟108可以不實施。
請參照圖2D，在製程100的步驟108，蝕刻保護層220，以曝露出每一凹槽204的底壁210。在某些實施例，在步驟108蝕刻保護層220之後，保護層220保留在鰭片構造206的側壁222。例如，各向異性蝕刻製程被用來移除蓋住凹槽204的底壁210的保護層220，但使蓋住側壁222的保護層220近乎未被蝕刻。留下來的保護層220幾乎蓋住整個側壁222。在其後的離子植入製程(如步驟110、112、或116)，離子會穿過曝露的凹槽204的底壁210，而植入基板202，而在側壁222的保護層220則阻擋離子植入鰭片構造206之內。
請參照圖2E，在製程100的步驟110，植入第二劑離子，使一部份的第二劑離子，經由凹槽204底壁210植入基板202，以在基板202形成一對第一摻雜區域230。箭頭234代表植入第二劑離子。第一摻雜區域230可形成至少一部份鰭片場效電晶體裝置200的擊穿中止區域。
此對第一摻雜區域230至少一部份延伸到鰭片構造206的通道區域之下。更特別的是，每一第一摻雜區域230延伸到鰭片構造206的通道區域之下，且在一第一平面209及一第二平面211之間，其中第一平面209與鰭片構造206的側壁222在同一平面，第二平面211與鰭片構造206的相對側壁222在同一平面。此對第一摻雜區域230可在鰭片構造206的通道區域之下有各種程度的延伸。在某些實施例，此對第一摻雜區域230在鰭片構造206的通道區域之下延伸，且彼此之間最近的距離小於鰭片構造206的臨界尺寸(即寬度212)的一半。在某些實施例，此對第一摻雜區域230在鰭片構造206的通道區域之下延伸，且在鰭片構造206的通道區域之下，此對第一摻雜區域230至少部份重疊。
在某些實施例，至少一部份的此對第一摻雜區域230，在鰭片構造206的通道區域之下延伸，以致在植入第二劑離子(步驟110)之後，在蝕刻基板之前(步驟114)，不必使用退火(例如爐退火、快熱退火、或雷射退火等)來擴散植入離子。因此，在某些實施例，在植入第二劑離子(步驟110)之後，蝕刻位於凹槽204之底壁210上的基板之前(步驟114)，此對第一摻雜區域230免於接受退火製程。
如圖2E所示，第一摻雜區域230，自凹槽204的底壁210往基板202內延伸到一目標深度(例如15-30 nm)。同時，在鰭片構造206之下，第一摻雜區域230自一凹槽204的底壁210延伸到另一凹槽204的底壁210。在某些實施例，此對第一摻雜區域230與在鰭片構造206基部的中心點232的距離，小於鰭片構造206的臨界尺寸(例如寬度2l2)的一半。特別地，在鰭片構造206之下的第一摻雜區域230與鰭片構造206基部的中心點232的距離小於15、10、或5 nm。鰭片構造206的基部大致與凹槽204的底壁210成一直線。
植入離子濃度一般接近高斯分佈，而第一摻雜區域230則是特指基板202的某些區域，其內的第二劑雜質離子濃度超過一臨界濃度。例如，第一摻雜區域230可以定義為基板的某些區域，其內的植入離子濃度至少為1E18 /cm3 、2E18 /cm3 、5E18 /cm3 、或7E18 /cm3 。在某些實施例，第一摻雜區域230延伸到鰭片構造206的通道區域之下，且在第一平面209及第二平面211之間，具有植入離子濃度至少為1E18 /cm3 、2E18 /cm3 、5E18 /cm3 、或 7E18 /cm3 。第一摻雜區域230的該些臨界濃度有利於形成擊穿中止區域，其能有效地降低鰭式場效電晶體裝置的次臨界擊穿漏電流。
如上所述，在技術上希望得到一摻雜區域230，至少一部份形成於鰭片構造206的通道區域之下，如此有助於在第一摻雜區域230及鰭片構造206的通道區域之間產生明顯的雜質介面。相對地，在圖3A所示的鰭式場效電晶體裝置300，摻雜區域330並未延伸到鰭片構造306的通道區域之下，也未在鰭片構造306的通道區域之下重疊。技術上並不想要此一種摻雜區域330，此乃因為大的次臨界擊穿漏電流路徑會存在摻雜區域330之間。雖然退火可使在摻雜區域330的雜質離子擴散到鰭片構造306之下及摻雜區域330之間，但退火也同時會使雜質離子垂直擴散到鰭片構造306。圖3B顯示退火摻雜區域330之後的雜質分佈的剖面圖。如圖所示，退火會使雜質離子從摻雜區域330垂直擴散到鰭片構造306的區域350，並且也會在摻雜區域330及鰭片構造306的通道區域之間(例如區域350)產生漸變濃度梯度，而這又會在通道區域的一部份產生不均勻的離子濃度，此又會造成非預期的臨界電壓變化。因此技術上希望得到如圖2E所示的第一摻雜區域230，其至少一部份延伸到鰭片構造206之下。在某些實施例，技術上希望得到一對第一摻雜區域230，其在鰭片構造206的通道區域之下至少部分重疊。在某些實施例，技術上希望：在形成第一摻雜區域230(步驟110)之後，在蝕刻底壁210的基板202(步驟114)之前，不要對第一摻雜區域230進行退火。
步驟110可由適當的離子植入製程實施，例如：離子束植入製程或電漿摻雜製程。為了要得到第一摻雜區域230，其至少一部份延伸到鰭片構造206的通道區域之下，植入第二劑離子，其在進入底壁210時具有足夠的“橫向分散”(lateral straggle)，尤其是大於鰭片構造206臨界尺寸的橫向分散。一個較大的橫向分散可使較大劑量的離子植入鰭片構造206之下。在某些實施例，第二劑離子植入的橫向分散大於4或5 nm。此種橫向分散可藉由適當的植入條件得到。例如，當第二劑離子具有有硼離子系列，第二劑離子的劑量為1E13-3E13 ions/cm2 ，平均植入能量為1-4 keV。再例如，當第二劑離子具有有磷離子系列，第二劑離子的劑量為1E13-3E13 ions/cm2 ，平均植入能量為1.5-12 keV。再例如，當第二劑離子具有有砷離子系列，第二劑離子的劑量為1E13-3E13 ions/cm2 ，平均植入能量為2-20 keV。
第二劑離子植入是以近乎垂直的角度進行(例如：相對於中心軸218為0-5度或0-10度)。一個近乎垂直的植入角度可產生足夠的橫向分散，而使第一摻雜區域230部份重疊。一個近乎垂直的植入角度也可減少植入鰭片構造206的側壁222的離子，並可增加植入位於凹槽204底壁210的基板202的離子。藉此，第一摻雜區域230的植入離子濃度大於鰭片構造206的植入離子濃度。在某些實施例，第二劑離子以相對於中心軸218的平均植入角度0-5度、0-10度、或0-15度通過底壁210。
第二劑離子可具有與第一劑離子相同的導電型態。在某些實施例，第二劑離子使用一n型離子以形成一p-通道鰭式場效電晶體裝置。在某些實施例，第二劑離子使用一p型離子以形成一n-通道鰭式場效電晶體裝置。
請參照圖2F，在製程100的步驟112，植入第三劑離子，使一部份的第三劑離子，經由凹槽204底壁210及第一摻雜區域230植入基板202，以在基板202形成一對第二摻雜區域236。箭頭240代表植入第三劑離子。第二摻雜區域236可形成至少一部份鰭式場效電晶體裝置200的擊穿中止區域。第二摻雜區域236是特指基板202的某些區域，其內的第三劑雜質離子濃度超過一臨界濃度。例如，第二摻雜區域236可以定義為基板的某些區域，其內的植入離子濃度至少為1E18 /cm3 、2E18 /cm3 、5E18 /cm3 、或7E18 /cm3 。第二摻雜區域236至少部份與第一摻雜區域230重疊，且至少一部份在第一摻雜區域230之下。每一第二摻雜區域236至少一部份延伸到鰭片構造206的通道區域之下。在某些實施例，此對第二摻雜區域236彼此之間最近的距離小於鰭片構造206的臨界尺寸(即寬度212)。在某些實施例，在鰭片構造206的通道區域之下，此對第二摻雜區域236至少部份重疊。
步驟112可由適當的離子植入條件實施。第三劑離子植入是以近乎垂直的植入角度實施(例如：相對於中心軸218為0-5度或0-10度)。在某些實施例，第三劑離子的劑量可大於第二劑離子的劑量。在某些實施例，第三劑離子的平均植入能量可大於第二劑離子的平均植入能量。例如，當第三劑離子具有有硼離子系列，第三劑離子的劑量為1E13-1E15 ions/cm2 ，平均植入能量為2-15 keV。再例如，當第三劑離子具有有磷離子系列，第三劑離子的劑量為1E13- 1E15 ions/cm2 ，平均植入能量為5-45 keV。再例如，當第三劑離子具有有砷離子系列，第三劑離子的劑量為1E13-1E15 ions/cm2 ，平均植入能量為7-80 keV。
第三劑離子具與第一劑離子或第二劑離子相同的導電型態。在某些實施例，第三劑離子使用一n型離子以形成一p-通道鰭式場效電晶體裝置。在某些實施例，第三劑離子使用一p型離子以形成一n-通道鰭式場效電晶體裝置。
在本實施例，步驟112是在步驟114之前。在某些實施例，步驟110及步驟112是在步驟102形成凹槽204及鰭片構造206之後。在步驟102之後進行步驟110及步驟112較為有利，原因是：離子可直接經由底壁210植入基板202，而不是經由鰭片構造206的通道區域。此一做法可在步驟110及112大幅降低植入鰭片構造206的通道區域的離子，並使鰭片構造206的通道區域具有較平均的離子濃度，且在步驟110及步驟112，由於較少的離子穿過鰭片構造206的通道區域，通道區域的晶格損傷較少。藉此，步驟118的退火時間較短。較短的退火時間可減少離子自第一摻雜區域230擴散到鰭片構造206的通道區域。如此可在第一摻雜區域230及鰭片構造206的通道區域之間維持一個明顯的雜質介面。藉由在步驟102之後實施步驟110及步驟112，離子植入的深度較小，第二劑離子及第三劑離子可使用較小的劑量及較低的植入能量，因而可降低製造成本，及增加產能。
請參照圖2G，在製程100的步驟114，蝕刻在每一凹槽204底壁210的基板202，以增加每一凹槽204的深度。如圖2G所示，此一凹槽204的延長部定義出鰭片構造206的延長部238。在某些實施例，凹槽204加深到使延長部238的高度238為20-80 nm。延長部238的側壁幾乎對齊各自的側壁222的保護層220的外表面。某些實施例並未形成保護層(例如步驟106及步驟108並未實施)，延長部238的側壁就幾乎對齊各自的鰭片構造206的側壁222。
蝕刻在每一凹槽204底壁210的基板202，會移除一部份在每凹槽204之下的第一摻雜區域230，同時在每一凹槽之下的第二摻雜區域236也可能會被移除一部份。在鰭片構造206之下，剩下來的部份第一摻雜區域230及/或第二摻雜區域236可用以定義鰭式場效電晶體裝置200的擊穿中止區域。如圖2G所示，剩下來的部份第一摻雜區域230及第二摻雜區域236幾乎橫跨延長部238的整個高度239。
步驟114可用習知的蝕刻製程實施。在某些實施例，各向異性的乾蝕刻製程可用來蝕刻基板202，以增加凹槽204的深度，而不會明顯地蝕刻到鰭片構造206的側壁222。在蝕刻基板202時，頂蓋層208可做為鰭片構造206對抗蝕刻的硬遮罩。在蝕刻基板202時，一部份頂蓋層308可能也被蝕刻掉。在某些實施例，蝕刻基板202後，頂蓋層208的厚度仍足以在其後的離子植入步驟(例如步驟116)有效地阻止離子進入鰭片構造206。在某些實施例，在步驟114蝕刻基板202之後，頂蓋層208的厚度至少為15 nm、20 nm、或30nm。在某些有形成保護層220的實施例，在步驟114蝕刻基板202時，保護層220可保護鰭片構造206的側壁222，以對抗側壁222的蝕刻。
請參照圖2H，在製程100的步驟116，植入第四劑離子，使一部份的第四劑離子，經由凹槽204底壁210及第二摻雜區域236植入基板202，以在基板202形成一對第三摻雜區域242。箭頭244代表植入第四劑離子。第三摻雜區域242在基板202定義一井區。第三摻雜區域242是特指基板202的某些區域，其內的第四劑雜質離子濃度超過一臨界濃度。例如，第三摻雜區域242可以定義為基板的某些區域，其內的植入離子濃度至少為1E18 /cm3 、2E18 /cm3 、5E18 /cm3 、或7E18 /cm3 。第三摻雜區域242在第二摻雜區域236之下，且至少部份與第二摻雜區域236重疊。每一第三摻雜區域242至少一部份延伸到鰭片構造206的通道區域之下。在某些實施例，此對第三摻雜區域242彼此之間最近的距離小於鰭片構造206的臨界尺寸(即寬度212)。在某些實施例，在鰭片構造206的通道區域之下，此對第三摻雜區域242至少部份重疊。
步驟116可由適當的離子植入製程實施。第四劑離子植入是以近乎垂直的植入角度實施(例如：相對於中心軸218為0-5度、0-10度或0-15度)。在某些實施例，第四劑離子的平均植入能量大於第二劑離子或第三劑離子的平均植入能量。在某些實施例，第四劑離子的劑量大於第二劑離子的劑量或第三劑離子的劑量。例如，當第四劑離子具有硼離子系列，第四劑離子的劑量為1E13-1E16 ions/cm2 ，平均植入能量為1-30 keV。再例如，當第四劑離子具有有磷離子系列，第四劑離子的劑量為1E13-1E16 ions/cm2 ，平均植入能量為1.5-100 keV。再例如，當第四劑離子具有有砷離子系列，第四劑離子的劑量為1E13-1E16 ions/cm2 ，平均植入能量為2-180 keV。
第四劑離子具與第一劑離子，第二劑離子，或第三劑離子相同的導電型態。在某些實施例，第四劑離子使用一n型離子以形成一p-通道鰭式場效電晶體裝置。在某些實施例，第四劑離子使用一p型離子以形成一n-通道鰭式場效電晶體裝置。
在本實施例，步驟116是在步驟114之後。在步驟114之後進行步驟116較為有利，原因如同上述步驟110及步驟112與步驟102之間的原因。第四劑離子植入使用較低的劑量及較低的植入能量，如此可降低生產成本。由於在步驟114通過第一摻雜區域230及第二摻雜區域236蝕刻基板202以增加凹槽204的深度，在步驟116第四劑離子植入的目標範圍僅需5-40 nm就足以形成井區。在某些實施例，對植入硼家族，磷家族，及砷家族的離子，第四劑離子僅需分別為1-10 keV，1.5-27 keV，及 2-50 keV的平均植入能量，就可達到這樣的目標範圍。傳統上是使用中電流植入機來進行井區植入。然而，在步驟116，要使用上述的平均植入能量，以使用高電流植入機較佳。使用高電流植入機取代中電流植入機可增加產能及降低成本。使用較低植入能量也可減少鰭片構造206的通道區域的植入損傷。在某些實施例，步驟116可在步驟108之後實施。
在製程100的步驟118，對鰭式場效電晶體裝置200進行退火。在某些實施例，步驟118可在步驟114之後實施。在退火中，在鰭片構造206的通道區域，第一摻雜區域230、第二摻雜區域236、及第三摻雜區域242的植入離子會被電性㓉化。在退火時，晶體再成長也會修復在鰭片構造206及基板202的植入損傷(例如：非晶化及晶體損傷)。在退火時，以盡量降低雜質離子的擴散為佳，以保留在鰭片構造206的通道區域及第一摻雜區域230之間的明顯的雜質介面。退火可使鰭片構造206的通道區域網雜質濃度均勻化。由於在步驟110、112及116，離子並不經由鰭片構造206的通道區域植入，而是經由凹槽204的底壁210植入，鰭片構造206的植入損傷可降低，且步驟118的退火時間可縮短。在某些實施例，鰭式場效電晶體裝置200在800-1000℃的退火時間少於5、2、或1分鐘。在某些實施例，快速退火、雷射退火、或脈衝雷射退火被用來對鰭式場效電晶體裝置200進行退火。較短的退火時間可減少離子的擴散，以在鰭片構造206的通道區域及第一摻雜區域230之間，保留一個明顯的雜質介面。
請參照圖2I，在製程100的步驟120，在每一凹槽204形成絕緣層248。絕緣層248是指一個淺的凹槽絕緣層。絕緣層248包含一或多個介電層，例如但不限於：氧化矽、低-k氧化矽、多孔隙氧化矽、摻雜氧化矽、氮化矽、或氮氧化矽的介電層。絕緣層248可用習知的半導體製程形成。在某些實施例，一或多個介電層先沉積並填充凹槽204(例如：使用化學氣相沉積製程或旋轉塗佈沉積製程)，然後平坦化這些介電層(例如使用化學-機械平坦化製程)，使這些介電層幾乎與頂蓋層208或保護層220的頂面共平面。然後，回蝕這些介電層(例如使用各向異性乾蝕刻製程)，以形成絕緣層248。在某些實施例，一或多個介電層被回蝕，使絕緣層248的頂面246幾乎對齊一部份的第一摻雜區域230或一部份的第二摻雜區域236。在圖2I所示的實施例，絕緣層248的頂層246對齊一部份的第一摻雜區域230。
請參照圖2J，在製程100的步驟122，移除頂蓋層208以曝露出鰭片構造206。在某些實施例，步驟106形成保護層220，而保護層220亦在步驟122被移除。在某些實施例，步驟122可在步驟114之後實施，尤其是在步驟120之後。頂蓋層208及保護層220可用習知的蝕刻製程移除。
請參照圖2K，在製程100的步驟124，在鰭片構造206的通道區域之上形成閘極堆250。閘極堆250包含形成於閘極介電層252之上的閘極電極254。閘極介電層252包括一或多種電絕緣性材料，例如但不限於：氧化矽、高-k介電材料、氧化鉿、及氧化鈦。閘極電極254包括一或多種導電材料，例如但不限於：摻雜多晶矽、金屬元素、金屬氮化物、金屬矽化物、鈦、鉭、及鎢。
要形成閘極堆250，可先沉積閘極介電層252於鰭片構造206的頂面207及側壁222；然後再沉積閘極電極254在閘極介電層252上。然後以習知的黃光微影製程及蝕刻製程圖案化閘極介電層252及閘極電極254，以形成閘極堆250。在某些實施例，硬遮罩層被用來圖案化閘極介電層252及閘極電極254。
此說明書所述的離子植入製程(例如步驟104、110、112、及116)可選用適合的離子植入系統，例如由臺灣新竹的先進離子束科技公司所(Advanced Ion Beam Technologies Inc. of Hsinchu city, Taiwan)提供的iPulsar®，iPulsar Plus®，或Advanced USJ Enabler system，。其他廠商所提供的適用離子植入系統亦可考慮用來實施該些離子植入製程。
雖然在圖1A及1B，製程100的步驟102至步驟124以特定的順序排列，但當理解的是該些步驟也可以不同的順序實施。例如，步驟112可在步驟110之前或之後實施；步驟104可在步驟102之前或之後實施。同時要注意的是，在某些實施例，製程100的某些步驟是可選擇性的實施或不實施。例如，在某些實施例，步驟106及108可選擇性的實施或不實施。再例如，在某些實施例，步驟112及步驟116至124可選擇性的實施或不實施。
再者，當理解的是：製程100可包含其他額外的步驟。例如，在實施植入步驟前(例如步驟110、112或116)，製程100包含沉積分散強化層在鰭式場效電晶體裝置的凹槽底壁上。圖4A顯示分散強化層420沉積在凹槽204底壁211的一鰭式場效電晶體裝置200的剖面圖。如圖所示，分散強化層420連續延伸在凹槽204相對的兩側壁222之間，且有效地蓋住每個凹槽204的底壁210。再者，分散強化層420亦可沉積在鰭片構造206的側壁222及頂蓋層208的頂面224。分散強化層420的沉積可在植入第二劑離子之前(步驟110)，尤其在步驟102之後且在步驟110之前。在某些有沉積分散強化層420的實施例，可以不沉積保護層220，所以步驟106及108在該些實施例就可不用實施。
在某些實施例，原本在步驟110經由底壁210植入基板202的部份第二劑離子，可經由分散強化層420植入基板202。請參照圖4B，原本經由底壁210植入基板202的部份第二劑離子，可經由分散強化層420植入基板202，以在鰭式場效電晶體裝置200形成第一摻雜區域230。在該些實施例，分散強化層420用於增加經由底壁210植入基板202的離子的橫向分散量。如圖4B所示，增加的橫向分散量可增加第一摻雜區域230的重疊。如上所述，在植入第二劑離子時，增加離子橫向分散量，有利使一部份第一摻雜區域230在鰭片構造206的通道區域之下延伸。再者，在離子植入時，增加橫向分散量，亦可使第一摻雜區域230在鰭片構造206的通道區域之下部份重疊，並較為靠近鰭片構造206的基部，而這可讓鰭式場效電晶體裝置200具有想要的電氣特性。較重的離子(例如砷族離子)先天上橫向分散量就較小，所以橫向分散強化層420對植入較重離子特別有用。藉此，含有較重離子的第二劑離子可被植入形成重疊的第一摻雜區域230，而不需為了產生足夠的橫向分散量而過度地增加植入劑量或植入能量，而這亦有利於降低成本及增加產能。
在某些實施例，橫向分散強化層420的材料密度較基板202高。在某些實施例，橫向分散強化層420的平均莫耳質量較基板202高。在某些實施例，橫向分散強化層420含有一或多種元素，每種的原子量大於30、68、或75。在某些實施例，橫向分散強化層420含有鍺。這些較重的元素會產生較大的離子散射。因此，經由橫向分散強化層420植入離子會具有較大的橫向分散量。
分散強化層420具有一或多個層狀構造。在某些實施例，一薄介電層沉積在分散強化層420及基板202的底壁210之間，或沉積在分散強化層420及鰭片構造206的側壁222之間。在該些實施例，分散強化層420直接接觸薄介電層。在某些實施例，分散強化層420直接接觸基板202的底壁210。在某些實施例，分散強化層420直接接觸基板202的底壁210或鰭片構造206的側壁222。分散強化層420的製造可藉由習知的化學氣相沉積，物理氣相沉積，或原子層沉積等製程實施。
在某些實施例，分散強化層420的厚度足以產生足夠的橫向分散，其能使第一摻雜區域230至少一部份延伸在鰭片構造206的通道區域之下。在某些實施例，分散強化層420的厚度足以產生足夠的橫向分散，在步驟110其能使第一摻雜區域230至少部份在鰭片構造206之下重疊。然而，沉積太厚的分散強化層420(例如大於3 nm或5 nm)會過度地增加橫向距離，其中橫向距離是植入離子需要從底壁210移動到鰭片構造206之下的距離。這是因為分散強化層420會增加鰭片構造206的有效寬度，但會減少每一凹槽204相對側壁222間的有效距離。於是，在某些實施例，分散強化層420的厚度為0.5-3.0 nm。在某些實施例，分散強化層420為共形層，在整個側壁222及底壁210的表面，分散強化層420實質上具有均勻的厚度。
在某些實施例，於步驟116，原本經由底壁210植入基板202的部份第三劑離子，亦可經由分散強化層420植入基板202。更者，在步驟114，在蝕刻基板202之前，可先移除覆蓋凹槽204的底壁210的分散強化層420。剩下的分散強化層420覆蓋鰭片構造206的側壁222及頂蓋層208的頂面224；在步驟124，形成閘極堆250之前，剩下的分散強化層420可先移除。
在某些實施例，在步驟112之後，步驟114之前，製程100更可包含一退火步驟。此一退火步驟是對鰭式場效電晶體裝置200進行快速退火，以擴散第一摻雜區域230的雜質離子，並使每對第一摻雜區域230在鰭片構造206的通道區域之下至少部份重疊。藉此，在鰭片構造206的通道區域之下，可形成一連續的擊穿中止區域。此一退火步驟的時間必須非常短，以免雜質離子往上擴散到鰭片構造206的通道區域。在某些實施例，一快速退火，雷射退火，或脈衝雷射退火製程可用來實施此一退火步驟。在某些實施例，此一退火步驟的時間少於1分鐘、45秒或30秒。
本發明的某些實施例已配合所附圖式充分介紹於上。依本說明書所揭露的內容，該些實施例的修改或變化對習於此項技術者當屬顯著而易於達成。是故，該些修改或變化仍將包括於本發明的範圍之內。
100‧‧‧製程
102、104、106、108、110、112、114、116、118、120、122、124‧‧‧步驟
200‧‧‧鰭式場效電晶體裝置
202‧‧‧基板
204‧‧‧凹槽
206‧‧‧鰭片構造
207‧‧‧鰭片構造的頂面
208‧‧‧頂蓋層
209‧‧‧第一平面
210‧‧‧凹槽的底壁
211‧‧‧第二平面
212‧‧‧鰭片構造寬度
214‧‧‧鰭片構造高度
216‧‧‧基板的表面
218‧‧‧中心軸
220‧‧‧保護層
222‧‧‧鰭式構造的側壁
224‧‧‧頂蓋層的頂面
228‧‧‧第一劑離子
230‧‧‧第一摻雜區域
232‧‧‧鰭片構造基部的中心點
234‧‧‧第二劑離子
236‧‧‧第二摻雜區域
238‧‧‧鰭片構造的延長部
239‧‧‧延長部的高度
240‧‧‧第三劑離子
242‧‧‧第三摻雜區域
244‧‧‧第四劑離子
246‧‧‧絕緣層的頂面
248‧‧‧絕緣層
250‧‧‧閘極堆
252‧‧‧閘極介電層
254‧‧‧閘極電極
300‧‧‧鰭式場效電晶體裝置
304‧‧‧凹槽
306‧‧‧鰭片構造
310‧‧‧凹槽的底壁
330‧‧‧摻雜區域
350‧‧‧區域
420‧‧‧分散強化層
圖1A-1B是在鰭式場效電晶體中形成擊穿中止區域的方法之例示性製程； 圖2A-2K是為圖1A-1B所述之例示性製程中各製造步驟的鰭式場效電晶體的剖面示意圖； 圖3A是依本發明一實施的鰭式場效電晶體剖面示意圖，其顯示摻雜區域並未延伸到鰭片構造的通道區域之下； 圖3B是依本發明一實施的鰭式場效電晶體剖面示意圖，其顯示一種非預期的摻雜離子分佈型態； 圖4A是依本發明一實施的鰭式場效電晶體剖面示意圖，其顯示鰭式場效電晶體具有一分散強化層； 圖4B是依本發明一實施的鰭式場效電晶體剖面示意圖，其顯示形成於具有分散強化層的鰭式場效電晶體的摻雜區域。
100‧‧‧製程
102、104、106、108、110、112、114、116、118、120、122、124‧‧‧步驟

Claims (29)

  1. 一種於鰭式場效電晶體中形成擊穿中止區域的方法，包含： 蝕刻蝕刻一基板以形成一對凹槽，該對凹槽定義一鰭片構造，且其中一頂蓋層被設置於該鰭片構造的一頂面上； 植入一第一劑離子，使一部份該第一劑離子經由每一該凹槽的一底壁植入該基板，以在該基板形成一對第一摻雜區域，其中每一該第一摻雜區域至少一部份延伸到該鰭片構造的一通道區域之下；以及 蝕刻蝕刻位於每一該凹槽的該底壁的該基板，以增加每一該凹槽的深度，其中蝕刻蝕刻位於每一該凹槽的該底壁的該基板會移除一部份在每一該凹槽之下的每一該第一摻雜區域，其中在該鰭片構造之下，剩下來的該對第一摻雜區域至少定義出部份該擊穿中止區域。
  2. 如請求項1所述之方法，其中在蝕刻在位於每一該凹槽的該底壁的該基板之前，不對該對第一摻雜區域進行一退火製程。
  3. 如請求項1所述之方法，其中該對第一摻雜區域的植入離子濃度至少為1E18 /cm3 。
  4. 如請求項1所述之方法，其中該鰭片構造的一基部的一中心點與該對第一摻雜區域的距離小於該鰭片構造的一臨界尺寸。
  5. 如請求項1所述之方法，其中該對第一摻雜區域的一最近距離小於該鰭片構造的一臨界尺寸的一半。
  6. 如請求項1所述之方法，其中在該鰭片構造的該通道區域之下，該對第一摻雜區域至少部份重疊。
  7. 如請求項1所述之方法，其中該鰭片構造幾乎垂直於該基板的一表面，且其中該第一劑離子之一部分是以相對於垂直該基板的該表面的一軸的平均植入角度0-10度而經由每一該凹槽的該底壁被植入。
  8. 如請求項1所述之方法，其中植入該對第一摻雜區域的該第一劑離子的濃度大於植入該鰭片構造的該第一劑離子的濃度。
  9. 如請求項1所述之方法，更包含： 在植入該第一劑離子之前，植入一第二劑離子，使一部份該第二劑離子植入該鰭片構造的該通道區域，其中該第二劑離子的量少於該第一劑離子的量。
  10. 如請求項9所述之方法，其中該第一劑離子及該第二劑離子具有相同的導電型態。
  11. 如請求項1所述之方法，更包含： 在植入該第一劑離子之前： 沉積一保護層在該鰭片構造的相對側壁及每一該凹槽的該底壁； 蝕刻該保護層，以露出每一該凹槽的該底壁，其中在蝕刻該保護層之後，該保護層仍然保留在該鰭片構造的該相對側壁上。
  12. 如請求項11所述之方法，更包含： 在蝕刻位於每一該凹槽的該底壁的該基板之後，移除該保護層。
  13. 如請求項1所述之方法，更包含： 在蝕刻位於每一該凹槽的該底壁的該基板之前，植入一第三劑離子，使一部份該第三劑離子，經由每一該凹槽的該底壁及該對第一摻雜區域，植入該基板，以形一對第二摻雜區域，其中： 一部份該對第二摻雜區域是在該對第一摻雜區域之下形成； 每一該第二摻雜區域至少一部份在該鰭片構造的該通道區域之下延伸；以及 蝕刻位於每一該凹槽的底壁的該基板，以移除一部份在每一該凹槽之下的該第二摻雜區域。
  14. 如請求項13所述之方法，其中該對第二摻雜區域的植入離子濃度至少為1E18 /cm3 。
  15. 如請求項13所述之方法，其中該第一劑離子及該第三劑離子具有相同的導電型態。
  16. 如請求項1所述之方法，更包含： 在蝕刻位於每一該凹槽的該底壁的該基板之後，植入一第四劑離子，使一部份該第四劑離子經由每一該凹槽的該底壁植入該基板，以形成一對第三摻雜區域，其中該對第三摻雜區域在該基板定義一井區。
  17. 如請求項1所述之方法，更包含： 在植入該第一劑離子之前，在每一該凹槽的該底壁上沉積一分散強化層，其中一部份該第一劑離子經由該分散強化層植入該基板，且其中該分散強化層增加植入該基板的該部份第一劑離子的橫向分散。
  18. 如請求項17所述之方法，其中該分散強化層的厚度為0.5-3.0 nm。
  19. 如請求項17所述之方法，其中該分散強化層的平均莫耳質量大於該基板的平均莫耳質量。
  20. 如請求項17所述之方法，其中該分散強化層包含鍺。。
  21. 一種於鰭式場效電晶體中形成擊穿中止區域的方法，包含： 蝕刻一基板，以形成一對凹槽，其中該對凹槽定義一鰭片構造，且其中一頂蓋層被設置於該鰭片構造的一頂面； 植入一第一劑離子，使一部份該第一劑離子經由每一該凹槽的一底壁植入該基板，以在該基板形成一對第一摻雜區域，其中每一該第一摻雜區域至少一部份延伸到該鰭片構造的一通道區域之下； 植入一第二劑離子，使一部份該第二劑離子經由每一該凹槽的該底壁及該對第一摻雜區域植入該基板，以形成一對第二摻雜區域，其中該對第二摻雜區域至少一部份在該對第一摻雜區域之下； 蝕刻位於每一該凹槽的該底壁的該基板，以增加每一該凹槽的深度，其中蝕刻位於每一該凹槽的該底壁的該基板會移除一部份在每一該凹槽之下的每一該第一摻雜區域，及移除一部份在每一該凹槽之下的每一該第二摻雜區，其中在該鰭片構造的該通道區域之下，剩下來的該對第一摻雜區域及剩下來的該對第二摻雜區至少定義出部份該摻雜區；以及 在蝕刻位於每一該凹槽的該底壁的該基板之後，植入一第三劑離子，使一部份該第三劑離子經由每一該凹槽的該底壁植入該基板，以形成一對第三摻雜區域，其中該對第三摻雜區域至少一部份在該第二摻雜區域之下，且其中該對第三摻雜區域在該基板定義一井區。
  22. 如請求項21所述之方法，其中該對第一摻雜區域、該對第二摻雜區域、及該對第三摻雜區域的植入離子濃度至少為1E18 /cm3 。
  23. 如請求項21所述之方法，其中在該鰭片構造的該通道區域之下，該對第一摻雜區域至少部份重疊。
  24. 如請求項21所述之方法，更包含： 在植入該第二劑離子之後及蝕刻該基板之前，對該鰭片埸效電晶體裝置進行退火，使該對第一摻雜區域在該鰭片構造的該通道區域之下至少部份互相重疊。
  25. 如請求項21所述之方法，更包含： 在植入該第三劑離子之後，對該鰭片埸效電晶體裝置進行退火，以電氣活化在該對第一摻雜區域、該對第二摻雜區域、及該對第三摻雜區域的植入離子。
  26. 一種在鰭式場效電晶體中形成擊穿中止區域的方法，包含： 蝕刻一基板，以形成一對凹槽，其中該對凹槽定義一鰭片構造，其中一頂蓋層被設置於該鰭片構造的一頂面； 植入一第一劑離子，使一部份該第一劑離子經由每一該凹槽的一底壁植入該基板，以在該基板形成一對第一摻雜區域，其中每一該第一摻雜區域至少一部份延伸到該鰭片構造的一通道區域之下； 蝕刻位於每一該凹槽的該底壁的該基板，以增加每一該凹槽的深度，其中蝕刻位於每一該凹槽的該底壁的該基板會移除一部份在每一該凹槽之下的每一該第一摻雜區域； 在蝕刻位於每一該凹槽的該底壁之下的該基板之後，對該鰭片埸效電晶體進行退火，以電氣活化在該對第一摻雜區域的植入離子； 形成一絕緣層於每一該凹槽中； 移除該頂蓋層；及 在該鰭片構造的該通道區域上形成一閘極堆，其中該閘極堆包括：一閘極介電層、及位於該閘極介電層上的一閘極電極。
  27. 如請求項26所述之方法，其中在蝕刻位於每一該凹槽的該底壁的該基板之前，不對該對第一摻雜區域進行一退火製程。
  28. 如請求項26所述之方法，其中該對第一摻雜區域的植入離子濃度至少為1E18 /cm3 。
  29. 如請求項26所述之方法，其中在該鰭片構造的該通道區域之下，該對第一摻雜區域至少部份重疊。
TW105110040A 2015-04-03 2016-03-30 在鰭式場效電晶體中形成擊穿中止區域的方法 TWI591697B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/678,874 US9450078B1 (en) 2015-04-03 2015-04-03 Forming punch-through stopper regions in finFET devices

Publications (2)

Publication Number Publication Date
TW201637081A true TW201637081A (zh) 2016-10-16
TWI591697B TWI591697B (zh) 2017-07-11

Family

ID=56896172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105110040A TWI591697B (zh) 2015-04-03 2016-03-30 在鰭式場效電晶體中形成擊穿中止區域的方法

Country Status (4)

Country Link
US (1) US9450078B1 (zh)
KR (1) KR101822267B1 (zh)
CN (1) CN106057673A (zh)
TW (1) TWI591697B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284851A (zh) * 2020-05-08 2021-08-20 台湾积体电路制造股份有限公司 制造半导体器件的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
CN106158748B (zh) 2015-04-07 2022-01-18 联华电子股份有限公司 半导体元件及其制作方法
US10903210B2 (en) * 2015-05-05 2021-01-26 International Business Machines Corporation Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
CN106571359B (zh) 2015-10-10 2019-08-27 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法
CN106816467B (zh) * 2015-12-01 2019-10-08 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US9911740B2 (en) * 2016-07-12 2018-03-06 Globalfoundries Inc. Method, apparatus, and system having super steep retrograde well with engineered dopant profiles
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
US10629494B2 (en) * 2017-06-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10163680B1 (en) * 2017-09-19 2018-12-25 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches
TWI652543B (zh) 2017-09-20 2019-03-01 台灣美日先進光罩股份有限公司 光罩製程方法
US10276692B1 (en) 2017-11-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin diode structure and methods thereof
DE102019117897B4 (de) * 2018-09-28 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung
US10763863B2 (en) 2018-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for logic and memory co-optimization
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US11380548B2 (en) * 2019-12-30 2022-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor structure through multi-implantation to fin structures
US11640987B2 (en) * 2021-02-04 2023-05-02 Applied Materials, Inc. Implant to form vertical FETs with self-aligned drain spacer and junction
CN112951920B (zh) * 2021-02-07 2022-12-30 泉芯集成电路制造(济南)有限公司 一种半导体鳍式场效应晶体管结构及其制备方法
CN113571418B (zh) * 2021-05-31 2024-03-08 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US6867460B1 (en) 2003-11-05 2005-03-15 International Business Machines Corporation FinFET SRAM cell with chevron FinFET logic
US7394078B2 (en) 2005-03-16 2008-07-01 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control for advanced applications
US20070084564A1 (en) 2005-10-13 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method
EP1892765A1 (en) 2006-08-23 2008-02-27 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for doping a fin-based semiconductor device
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
US20090004836A1 (en) 2007-06-29 2009-01-01 Varian Semiconductor Equipment Associates, Inc. Plasma doping with enhanced charge neutralization
WO2009116015A1 (en) 2008-03-20 2009-09-24 Nxp B.V. Finfet transistor with high-voltage capability and cmos-compatible method for fabricating the same
US8329055B2 (en) 2008-10-02 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Plasma uniformity control using biased array
JP5424299B2 (ja) 2008-12-16 2014-02-26 国立大学法人東北大学 イオン注入装置、イオン注入方法、及び半導体装置
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8679960B2 (en) 2009-10-14 2014-03-25 Varian Semiconductor Equipment Associates, Inc. Technique for processing a substrate having a non-planar surface
US8313999B2 (en) 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
US8513723B2 (en) 2010-01-19 2013-08-20 International Business Machines Corporation Method and structure for forming high performance MOS capacitor along with fully depleted semiconductor on insulator devices on the same chip
US8785286B2 (en) 2010-02-09 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for FinFET doping
US20120000421A1 (en) 2010-07-02 2012-01-05 Varian Semicondutor Equipment Associates, Inc. Control apparatus for plasma immersion ion implantation of a dielectric substrate
US20120263887A1 (en) 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
US8420459B1 (en) 2011-10-20 2013-04-16 International Business Machines Corporation Bulk fin-field effect transistors with well defined isolation
US8278184B1 (en) * 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor
US8604548B2 (en) 2011-11-23 2013-12-10 United Microelectronics Corp. Semiconductor device having ESD device
KR102070564B1 (ko) * 2013-08-09 2020-03-02 삼성전자주식회사 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284851A (zh) * 2020-05-08 2021-08-20 台湾积体电路制造股份有限公司 制造半导体器件的方法
US11972982B2 (en) 2020-05-08 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
CN106057673A (zh) 2016-10-26
KR101822267B1 (ko) 2018-01-25
US9450078B1 (en) 2016-09-20
KR20160118982A (ko) 2016-10-12
US20160293734A1 (en) 2016-10-06
TWI591697B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI591697B (zh) 在鰭式場效電晶體中形成擊穿中止區域的方法
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
US9117842B2 (en) Methods of forming contacts to source/drain regions of FinFET devices
US10037924B2 (en) Fin-FET device and fabrication method thereof
US10276568B2 (en) Semiconductor device and manufacturing method thereof
US9653593B2 (en) Method of fabricating FinFET device and structure thereof
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
TWI552206B (zh) 使用通道區域下之共植入改善鰭式場效電晶體半導體元件性能之方法
CN107958873B (zh) 鳍式场效应管及其形成方法
US20140273365A1 (en) Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
US9263551B2 (en) Simultaneous formation of source/drain openings with different profiles
TW201639099A (zh) 半導體裝置
US10256243B2 (en) Semiconductor structure, static random access memory, and fabrication method thereof
TW201803114A (zh) 半導體結構的製造方法
US20140187011A1 (en) Methods for Forming FinFETs with Self-Aligned Source/Drain
US9865505B2 (en) Method for reducing N-type FinFET source and drain resistance
US8809171B2 (en) Methods for forming FinFETs having multiple threshold voltages
US9761688B2 (en) Method of fabricating semiconductor device with tilted preamorphized implant
KR20180027335A (ko) Finfet들의 형성에서의 핀 손실의 감소
KR102530671B1 (ko) 반도체 소자 및 이를 제조하는 방법
CN106935505B (zh) 鳍式场效应晶体管的形成方法
TWI523085B (zh) 使用減少數量間隔件形成以嵌埋半導體材料作為源極／汲極區之半導體設備的方法
US7883965B2 (en) Semiconductor device and method for fabricating the same
US10971405B2 (en) Semiconductor devices and fabrication methods thereof
US20200119005A1 (en) Fin field effect transistor (finfet) device with protection layer