TW201633714A - 輸入輸出緩衝電路 - Google Patents
輸入輸出緩衝電路 Download PDFInfo
- Publication number
- TW201633714A TW201633714A TW104107614A TW104107614A TW201633714A TW 201633714 A TW201633714 A TW 201633714A TW 104107614 A TW104107614 A TW 104107614A TW 104107614 A TW104107614 A TW 104107614A TW 201633714 A TW201633714 A TW 201633714A
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- output
- switch
- signal
- register
- Prior art date
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 37
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 5
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 3
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 3
- 102100031145 Probable low affinity copper uptake protein 2 Human genes 0.000 description 3
- 101710095010 Probable low affinity copper uptake protein 2 Proteins 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
一種輸入輸出緩衝電路，其包含輸入輸出單元、第一暫存器及第二暫存器。輸入輸出單元依據第一致能信號選擇性地傳輸數位信號及類比信號，並依據第二致能信號選擇性地於一輸入輸出端進行接收信號及輸出信號。第一暫存器閂鎖在電源關閉前所接收的第一控制信號，並於電源開啟時輸出相應於第一控制信號的第一致能信號至輸入輸出單元。第二暫存器閂鎖在電源關閉前所接收的第二控制信號，並於電源開啟時輸出相應於第二控制信號的第二致能信號至輸入輸出單元。
Description
本發明中所述實施例內容是有關於一種電路，且特別是有關於一種輸入輸出緩衝電路。
以目前技術而言，積體電路(IC)已可用來同時執行多種不同類型的工作，而且藉由將許多電路封裝於晶片或是整合不同用途的電路於一元件中的作法，更可因此增加積體電路整體的能力。舉例來說，控制晶片可包括數位和類比電路，以處理數位信號和類比信號，並進行其相應的功能。
然而，在上述晶片欲透過其中的輸入輸出埠(I/O port)處理類比信號的情形下，由於上述晶片一般在電源剛開啟時係預設為數位處理，因此上述晶片通常需要先經過數位處理的階段才能進入類比處理的階段。如此一來，上述晶片便無法於電源回復時立即進行類比處理，導致信號處理上可能發生誤動作的情形。
本發明內容之一實施方式係關於一種輸入輸出緩衝電路，其包含一輸入輸出單元、一第一暫存器以及一第二暫存器。輸入輸出單元用以依據一第一致能信號選擇性地傳輸數位信號及類比信號，並依據一第二致能信號選擇性地於一輸入輸出端進行接收信號及輸出信號。第一暫存器用以閂鎖在電源關閉前所接收之一第一控制信號，並於電源開啟時輸出相應於第一控制信號之第一致能信號至輸入輸出單元。第二暫存器用以閂鎖在電源關閉前所接收之一第二控制信號，並於電源開啟時輸出相應於第二控制信號之第二致能信號至輸入輸出單元。
本發明內容之另一實施方式係關於一種輸入輸出緩衝電路，其包含一第一非揮發性暫存器、一第二非揮發性暫存器以及一輸入輸出單元。第一非揮發性暫存器用以於電源關閉回復至電源開啟時輸出一第一致能信號。第二非揮發性暫存器用以於電源關閉回復至電源開啟時輸出一第二致能信號。輸入輸出單元，用以在第一致能信號及第二致能信號均具有一特定邏輯準位的情形下，於電源關閉回復至電源開啟時由第一致能信號及第二致能信號控制以接收並傳送一類比輸入信號至一輸入端。
本發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要(或關鍵)元件或界定本發明的範圍。
100‧‧‧電路系統
110‧‧‧處理單元
120、200、300‧‧‧輸入輸出緩衝電路
130‧‧‧外部電路
205‧‧‧主機匯流排
210‧‧‧輸入輸出單元
220、230、240、400‧‧‧暫存器
第1圖是依照本發明實施例繪示一種電路系統的示意圖；第2圖是依照本發明實施例繪示一種輸入輸出緩衝電路的示意圖；第3圖是依照本發明實施例繪示另一種輸入輸出緩衝電路的示意圖；以及第4圖是依照本發明實施例繪示一種如第2圖或第3圖所示之暫存器的示意圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『約』、『大約』、『大致』
或『基本上』一般通常係指數值之誤差或範圍，其依據不同技術而有不同變化，且其範圍對於本領域具通常知識者所理解係具有最廣泛的解釋，藉此涵蓋所有變形及類似結構。在一些實施例中，上述數值之誤差或範圍係指於百分之二十以內，較好地是於百分之十以內，而更佳地則是於百分之五以內。文中若無明確說明，其所提及的數值皆視作為近似值，例如可如『約』、『大約』或『大致』或『基本上』所表示的誤差或範圍，或其他近似值。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
其次，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖是依照本發明實施例繪示一種電路系統的示意圖。如第1圖所示，電路系統100包含處理單元110、輸入輸出緩衝電路120以及外部電路130，其中輸入輸出緩衝電路120電性耦接於處理單元110和外部電路130之間，並用以作為處理單元110和外部電路130間的信號傳輸聯結，使得處理單元110可透過輸入輸出緩衝電路120自外部電路130接收輸入信號SIN，或透過輸入輸出緩衝電路120傳送輸出信號SOUT
至外部電路130。
在一些實施例中，處理單元110可以是微控制器、中央處理器(CPU)、數位信號處理器(DSP)、特殊應用積體電路(ASIC)或類似的控制元件或信號處理元件，或其組合。在另一些實施例中，外部電路130可以是配置於處理單元110外部的任何電路，並與處理單元110通信而進行相應的操作。
在不同實施例中，輸入輸出緩衝電路120與外部電路130之間亦可配置輸入輸出銲墊(I/O pad)(未繪示)，且輸入輸出緩衝電路120連同輸入輸出銲墊(I/O pad)共同建立起處理單元110與外部電路130間的信號傳輸聯結。
此外，如第1圖所示，輸入輸出緩衝電路120配置於處理單元110之外，但在其他實施例中，輸入輸出緩衝電路120亦可與處理單元110配置於同一晶片中，故輸入輸出緩衝電路120的配置不以第1圖所示為限。
第2圖是依照本發明實施例繪示一種輸入輸出緩衝電路的示意圖。第2圖所示之輸入輸出緩衝電路200可應用於如第1圖所示之電路系統100，但不以其為限。
如第2圖所示，輸入輸出緩衝電路200可包含輸入輸出單元210以及暫存器220和230。輸入輸出單元210可用以依據一致能信號AE選擇性地傳輸數位信號及類比信號，並依據一致能信號ENB選擇性地於一輸入輸出端I/O進行接收信號及輸出信號。
暫存器220可用以於電源關閉回復至電源開啟時
輸出致能信號AE控制輸入輸出單元210。在一些實施例中，暫存器220可用以自主機匯流排205接收一控制信號CTR1，並在電源關閉前閂鎖控制信號CTR1，於電源開啟時輸出相應於控制信號CTR1之致能信號AE至輸入輸出單元210。
此外，暫存器230可用以於電源關閉回復至電源開啟時輸出致能信號ENB控制輸入輸出單元210。在一些實施例中，暫存器230可用以自主機匯流排205接收一控制信號CTR2，並在電源關閉前閂鎖控制信號CTR2，於電源開啟時輸出相應於控制信號CTR2之致能信號ENB至輸入輸出單元210。
如此一來，當電源關閉時，暫存器220和230可儲存相應於前一操作階段的控制信號，並於電源關閉回復至電源開啟時，分別立即輸出相應於前一操作階段的致能信號AE及ENB，使得輸入輸出單元210可直接由相應於前一操作階段的致能信號AE及致能信號ENB控制，直接進行類比信號的傳輸，而不需等待整體系統先經過數位處理的階段才能進入類比處理的階段。
以輸入輸出緩衝電路200的操作而言，在一些實施例中，於致能信號AE具有邏輯準位0的情形下，輸入輸出單元210可依據致能信號AE進行數位信號的傳輸，例如：輸入輸出單元210可選擇性地於輸入輸出端I/O接收一數位輸入信號及輸出一數位輸出信號。此時，於致能信號ENB具有邏輯準位0的情形下，在輸入輸出單元210接收一輸出信號OUT後，輸入輸出單元210可進一步依據致能信號ENB於輸入輸出端I/O
輸出輸出信號OUT。相反地，於致能信號ENB具有邏輯準位1的情形下，輸入輸出單元210則可進一步依據致能信號ENB將於輸入輸出端I/O接收的數位輸入信號傳送至一輸入端IN。
另一方面，於致能信號AE具有邏輯準位1的情形下，輸入輸出單元210可依據致能信號AE進行類比信號的傳輸。此時，於致能信號ENB具有邏輯準位1的情形下，輸入輸出單元210可進一步依據致能信號ENB將於一類比輸入端AS所接收的類比輸入信號傳送至輸入端IN。由此可知，在致能信號AE及ENB均具有邏輯準位1的情形下，輸入輸出單元210可於電源關閉回復至電源開啟時由致能信號AE和ENB控制，以立即接收並傳送類比輸入信號至輸入端IN，而不需先經過數位處理的階段。
在一些實施例中，輸入輸出單元210的內部電路架構如第2圖所示，但不以第2圖所示為限。此外，輸入輸出單元210的內部電路配合前述致能信號AE和ENB的操作為本領域具通常知識者所知，故於此不再贅述。
上述致能信號AE和ENB的邏輯準位相應於輸入輸出單元210的操作僅為例示而已，並非用以限定本發明。換言之，本領域具通常知識者亦可依據實際需求，採用致能信號的不同邏輯準位來控制輸入輸出單元210的操作。
第3圖是依照本發明實施例繪示另一種輸入輸出緩衝電路的示意圖。類似地，第3圖所示之輸入輸出緩衝電路300可應用於如第1圖所示之電路系統100，但不以其為限。相較於第2圖所示之實施例，第3圖所示之輸入輸出緩衝電路300
可更包含暫存器240，其中暫存器240可用以於電源關閉回復至電源開啟時輸出輸出信號OUT至輸入輸出單元210。在一些實施例中，暫存器240可用以自主機匯流排205接收一處理信號PS，並在電源關閉前閂鎖處理信號PS，於電源開啟時輸出相應於處理信號PS之輸出信號OUT，以供輸入輸出單元210依據致能信號AE及致能信號ENB於輸入輸出端I/O輸出輸出信號OUT。如此一來，輸入輸出單元210可於電源關閉回復至電源開啟時立即輸出相應於前一操作階段的輸出信號OUT，使得整體系統可以延續前一操作階段的信號處理，節省信號重新設定及處理的時間。
在一些實施例中，前述暫存器220、230和240中至少一者為非揮發性暫存器(non-volatile register，NVR)。在進一步的實施例中，前述暫存器220、230和240均為非揮發性暫存器。
在另一些實施例中，前述暫存器220、230和240中至少一者包含電阻式隨機存取記憶元件(resistive RAM，ReRAM)。在進一步的實施例中，前述暫存器220、230和240均包含電阻式隨機存取記憶元件(ReRAM)。
第4圖是依照本發明實施例繪示一種如第2圖或第3圖所示之暫存器的示意圖。在一些實施例中，第4圖所示之暫存器400可應用於如第3圖所示之暫存器220、230和240中至少一者。在另一些實施例中，第4圖所示之暫存器400均應用於如第3圖所示之暫存器220、230和240。
如第4圖所示，暫存器400包含一電流源IS、開關
SW1~SW8、反相器INV1、INV2以及電阻式隨機存取記憶元件RE。開關SW1之第一端電性耦接電流源IS於一暫存器輸出端Q。電阻式隨機存取記憶元件RE之第一端電性耦接開關SW1之第二端。開關SW2之第一端電性耦接電阻式隨機存取記憶元件RE之第二端。反相器INV1之輸出端電性耦接開關SW1和SW2之控制端，反相器INV1之輸入端電性耦接一暫存器控制端WR。開關SW3之第一端電性耦接電阻式隨機存取記憶元件RE之第一端，開關SW4之第一端電性耦接電阻式隨機存取記憶元件RE之第二端，且開關SW3和SW4之控制端電性耦接暫存器控制端WR。開關SW5之第一端電性耦接開關SW3之第二端，開關SW5之第二端用以接收一電源電壓VDD，開關SW5之控制端電性耦接一暫存器輸入端D。開關SW6之第一端電性耦接開關SW4之第二端，開關SW6之第二端用以接收一參考電壓GND(如：接地電壓)，開關SW6之控制端電性耦接暫存器輸入端D。開關SW7之第一端電性耦接開關SW3之第二端，開關SW7之第二端用以接收參考電壓GND。開關SW8之第一端電性耦接開關SW4之第二端，開關SW8之第二端用以接收電源電壓VDD。反相器INV2之輸出端電性耦接開關SW7和SW8之控制端，反相器INV2之輸入端電性耦接暫存器輸入端D。
操作上，當具邏輯準位1的信號傳送至暫存器控制端WR時，反相器INV1之輸出端具邏輯準位0，開關SW1和SW2關斷，開關SW3和SW4導通。當具邏輯準位1的信號傳送至暫存器輸入端D時，反相器INV2之輸出端具邏輯準位
0，開關SW7和SW8關斷，開關SW5和SW6導通，使得電阻式隨機存取記憶元件RE之第一端接收電源電壓VDD，而電阻式隨機存取記憶元件RE之第二端接收參考電壓GND。此時，電阻式隨機存取記憶元件RE具有相對高電阻狀態，其相應於邏輯準位1，亦即電阻式隨機存取記憶元件RE暫存相應於邏輯準位1的信號。
相反地，在開關SW3和SW4導通的情形下，當具邏輯準位0的信號傳送至暫存器輸入端D時，反相器INV2之輸出端具邏輯準位1，開關SW7和SW8導通，開關SW5和SW6關斷，使得電阻式隨機存取記憶元件RE之第一端接收參考電壓GND，而電阻式隨機存取記憶元件RE之第二端接收電源電壓VDD。此時，電阻式隨機存取記憶元件RE具有相對低電阻狀態，其相應於邏輯準位0，亦即電阻式隨機存取記憶元件RE暫存相應於邏輯準位0的信號。
此外，當具邏輯準位1的信號傳送至暫存器控制端WR時，反相器INV1之輸出端具邏輯準位0，開關SW1和SW2關斷，暫存器輸出端Q輸出相應於電源電壓VDD的信號。相反地，當具邏輯準位0的信號傳送至暫存器控制端WR時，反相器INV1之輸出端具邏輯準位1，開關SW1和SW2導通，此時電阻式隨機存取記憶元件RE所暫存的相應於邏輯準位0或1的信號則透過暫存器輸出端Q輸出。
依據上述，藉由前述電阻式隨機存取記憶元件RE的配置，前一操作階段的相應信號便得以暫存於電阻式隨機存取記憶元件RE中，使得前一操作階段的信號處理可以記憶於
電阻式隨機存取記憶元件RE中，更使得於電源關閉回復至電源開啟時，暫存器400及其中的電阻式隨機存取記憶元件RE能立即啟動及延續前一操作階段的信號處理，進而節省信號重置的時間，避免晶片無法於電源回復時立即進行類比處理而導致信號處理上可能發生誤動作的情形。
由上可知，第4圖所示之暫存器400可應用於如第3圖所示之暫存器220、230和240中至少一者，藉此暫存或閂鎖相應於前一操作階段的操作信號，使得於電源關閉回復至電源開啟時，輸入輸出單元210能立即延續前一操作階段的信號處理，且能立即處理類比信號，而不需先經過數位處理的階段。
由上述本發明之實施例可知，應用前述的輸入輸出緩衝電路可以於電源關閉回復至電源開啟時直接進行類比信號的傳輸，不需先經過數位處理的階段才能進入類比處理的階段，以避免信號處理上可能發生誤動作的情形。此外，應用前述的輸入輸出緩衝電路更可以延續前一操作階段的信號處理，節省信號重新設定及處理的時間。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧輸入輸出緩衝電路
205‧‧‧主機匯流排
210‧‧‧輸入輸出單元
220、230、240‧‧‧暫存器
Claims (10)
- 一種輸入輸出緩衝電路，包含：一輸入輸出單元，用以依據一第一致能信號選擇性地傳輸數位信號及類比信號，並依據一第二致能信號選擇性地於一輸入輸出端進行接收信號及輸出信號；一第一暫存器，用以閂鎖在電源關閉前所接收之一第一控制信號，並於電源開啟時輸出相應於該第一控制信號之該第一致能信號至該輸入輸出單元；以及一第二暫存器，用以閂鎖在電源關閉前所接收之一第二控制信號，並於電源開啟時輸出相應於該第二控制信號之該第二致能信號至該輸入輸出單元。
- 如請求項1所述之輸入輸出緩衝電路，更包含：一第三暫存器，用以閂鎖在電源關閉前所接收之一處理信號，並於電源開啟時輸出相應於該處理信號之一輸出信號至該輸入輸出單元，以供該輸入輸出單元依據該第一致能信號及該第二致能信號於該輸入輸出端輸出該輸出信號。
- 如請求項2所述之輸入輸出緩衝電路，其中該第一暫存器、該第二暫存器以及該第三暫存器中至少一者為非揮發性暫存器。
- 如請求項2所述之輸入輸出緩衝電路，其中 該第一暫存器、該第二暫存器以及該第三暫存器中至少一者包含電阻式隨機存取記憶元件。
- 如請求項1~4中任一者所述之輸入輸出緩衝電路，其中該輸入輸出單元係用以在該第一致能信號具有一第一邏輯準位的情形下選擇性地於該輸入輸出端接收一數位輸入信號及輸出一數位輸出信號，並在該第一致能信號具有一第二邏輯準位的情形下接收並傳送一類比輸入信號至一輸入端。
- 一種輸入輸出緩衝電路，包含：一第一非揮發性暫存器，用以於電源關閉回復至電源開啟時輸出一第一致能信號；一第二非揮發性暫存器，用以於電源關閉回復至電源開啟時輸出一第二致能信號；以及一輸入輸出單元，用以在該第一致能信號及該第二致能信號具有一特定邏輯準位的情形下，於電源關閉回復至電源開啟時由該第一致能信號及該第二致能信號控制以接收並傳送一類比輸入信號至一輸入端。
- 如請求項6所述之輸入輸出緩衝電路，更包含：一第三非揮發性暫存器，用以於電源關閉回復至電源開啟時輸出一輸出信號至該輸入輸出單元，以供該輸入輸出單元依據該第一致能信號及該第二致能信號於一輸入輸出端輸 出該輸出信號。
- 如請求項7所述之輸入輸出緩衝電路，其中該第一非揮發性暫存器、該第二非揮發性暫存器以及該第三非揮發性暫存器中至少一者包含電阻式隨機存取記憶元件。
- 如請求項7所述之輸入輸出緩衝電路，其中該第一非揮發性暫存器、該第二非揮發性暫存器以及該第三非揮發性暫存器中至少一者包含：一電流源；一第一開關，該第一開關之第一端電性耦接該電流源於一暫存器輸出端；一電阻式隨機存取記憶元件，該電阻式隨機存取記憶元件之第一端電性耦接該第一開關之第二端；一第二開關，該第二開關之第一端電性耦接該電阻式隨機存取記憶元件之第二端；一第一反相器，該第一反相器之輸出端電性耦接該第一及第二開關之控制端，該第一反相器之輸入端電性耦接一暫存器控制端；一第三開關，該第三開關之第一端電性耦接該電阻式隨機存取記憶元件之第一端，該第三開關之控制端電性耦接該暫存器控制端；一第四開關，該第四開關之第一端電性耦接該電阻式隨機存取記憶元件之第二端，該第四開關之控制端電性耦接該暫存器控制端； 一第五開關，該第五開關之第一端電性耦接該第三開關之第二端，該第五開關之第二端用以接收一電源電壓，該第五開關之控制端電性耦接一暫存器輸入端；一第六開關，該第六開關之第一端電性耦接該第四開關之第二端，該第六開關之第二端用以接收一參考電壓，該第六開關之控制端電性耦接該暫存器輸入端；一第七開關，該第七開關之第一端電性耦接該第三開關之第二端，該第七開關之第二端用以接收該參考電壓；一第八開關，該第八開關之第一端電性耦接該第四開關之第二端，該第八開關之之第二端用以接收該電源電壓；以及一第二反相器，該第二反相器之輸出端電性耦接該第七及第八開關之控制端，該第二反相器之輸入端電性耦接該暫存器輸入端。
- 如請求項6~9中任一者所述之輸入輸出緩衝電路，其中該第一及第二非揮發性暫存器係用以於電源關閉前分別閂鎖一第一及第二控制信號，並於電源關閉回復至電源開啟時輸出分別相應於該第一及第二控制信號之該第一及第二致能信號。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104107614A TWI573395B (zh) | 2015-03-10 | 2015-03-10 | 輸入輸出緩衝電路 |
| CN201510388883.2A CN105978547B (zh) | 2015-03-10 | 2015-07-06 | 输入输出缓冲电路 |
| US15/011,653 US9755646B2 (en) | 2015-03-10 | 2016-01-31 | Input/output buffer circuit for avoiding malfunctioning in processing signals |
| US15/665,448 US20170331481A1 (en) | 2015-03-10 | 2017-08-01 | Input/output buffer circuit for avoiding malfunctioning in processing signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104107614A TWI573395B (zh) | 2015-03-10 | 2015-03-10 | 輸入輸出緩衝電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201633714A true TW201633714A (zh) | 2016-09-16 |
| TWI573395B TWI573395B (zh) | 2017-03-01 |
Family
ID=56887007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104107614A TWI573395B (zh) | 2015-03-10 | 2015-03-10 | 輸入輸出緩衝電路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9755646B2 (zh) |
| CN (1) | CN105978547B (zh) |
| TW (1) | TWI573395B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI634407B (zh) * | 2017-06-28 | 2018-09-01 | 世界先進積體電路股份有限公司 | 上電控制電路及控制電路 |
| US10164627B1 (en) | 2017-08-31 | 2018-12-25 | Vanguard International Semiconductor Corporation | Power-on control circuit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI573395B (zh) * | 2015-03-10 | 2017-03-01 | 新唐科技股份有限公司 | 輸入輸出緩衝電路 |
| TWI565241B (zh) * | 2015-04-20 | 2017-01-01 | 新唐科技股份有限公司 | 輸入輸出緩衝電路 |
| TWI691170B (zh) * | 2019-12-30 | 2020-04-11 | 新唐科技股份有限公司 | 波形產生器及波形產生方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779336B2 (ja) * | 1989-05-22 | 1995-08-23 | パイオニア株式会社 | 双方向通信ラインのバッファ装置 |
| US6834318B2 (en) * | 2001-02-16 | 2004-12-21 | Agere Systems Inc. | Bidirectional bus repeater for communications on a chip |
| US6507215B1 (en) * | 2001-04-18 | 2003-01-14 | Cygnal Integrated Products, Inc. | Programmable driver for an I/O pin of an integrated circuit |
| US7170315B2 (en) * | 2003-07-31 | 2007-01-30 | Actel Corporation | Programmable system on a chip |
| US7061274B2 (en) * | 2003-09-24 | 2006-06-13 | Stmicroelectronics, Inc. | Self-programmable bidirectional buffer circuit and method |
| US7639045B2 (en) * | 2008-05-23 | 2009-12-29 | Intersil Americas Inc. | Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback |
| US8217700B1 (en) * | 2008-07-01 | 2012-07-10 | Cypress Semiconductor Corporation | Multifunction input/output circuit |
| US8601254B1 (en) * | 2009-04-30 | 2013-12-03 | Cypress Semiconductor Corp. | Configurable reset pin for input/output port |
| CN101923525B (zh) * | 2010-08-11 | 2012-02-29 | 清华大学 | 一种带事件捕获功能的通用目的输入输出电路 |
| FR2976712B1 (fr) * | 2011-06-15 | 2014-01-31 | Centre Nat Rech Scient | Element de memoire non-volatile |
| CN103064488A (zh) * | 2011-10-21 | 2013-04-24 | 鸿富锦精密工业（深圳）有限公司 | 电源控制电路 |
| US8792268B2 (en) * | 2011-11-22 | 2014-07-29 | Panasonic Corporation | Nonvolatile latch circuit, nonvolatile flip-flop circuit, and nonvolatile signal processing device |
| FR3004576B1 (fr) * | 2013-04-15 | 2019-11-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule memoire avec memorisation de donnees non volatile |
| US8942027B1 (en) * | 2013-07-10 | 2015-01-27 | Industrial Technology Research Institute | Memory storage circuit and method of driving memory storage circuit |
| US9276573B2 (en) * | 2014-07-28 | 2016-03-01 | Ecole Polytechnique Federale De Lausanne | High-performance low-power near-Vt resistive memory-based FPGA |
| US9823874B2 (en) * | 2015-02-19 | 2017-11-21 | Nxp Usa, Inc. | Memory device with combined non-volatile memory (NVM) and volatile memory |
| TWI573395B (zh) * | 2015-03-10 | 2017-03-01 | 新唐科技股份有限公司 | 輸入輸出緩衝電路 |
-
2015
- 2015-03-10 TW TW104107614A patent/TWI573395B/zh active
- 2015-07-06 CN CN201510388883.2A patent/CN105978547B/zh active Active
-
2016
- 2016-01-31 US US15/011,653 patent/US9755646B2/en active Active
-
2017
- 2017-08-01 US US15/665,448 patent/US20170331481A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI634407B (zh) * | 2017-06-28 | 2018-09-01 | 世界先進積體電路股份有限公司 | 上電控制電路及控制電路 |
| US10164627B1 (en) | 2017-08-31 | 2018-12-25 | Vanguard International Semiconductor Corporation | Power-on control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US9755646B2 (en) | 2017-09-05 |
| TWI573395B (zh) | 2017-03-01 |
| US20170331481A1 (en) | 2017-11-16 |
| US20160269030A1 (en) | 2016-09-15 |
| CN105978547A (zh) | 2016-09-28 |
| CN105978547B (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI573395B (zh) | 輸入輸出緩衝電路 | |
| US7656185B2 (en) | Semiconductor integrated circuit device with a fail-safe IO circuit and electronic device including the same | |
| US7068069B2 (en) | Control circuit and reconfigurable logic block | |
| JP2017525280A5 (zh) | ||
| TW201351152A (zh) | 單針腳埠電力控制 | |
| KR100519788B1 (ko) | 입력 버퍼 | |
| US9240785B2 (en) | Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller | |
| TWI565241B (zh) | 輸入輸出緩衝電路 | |
| US20080303573A1 (en) | Data-retention latch for sleep mode application | |
| US9082470B2 (en) | Semiconductor memory apparatus and method of operating using the same | |
| TW201712997A (zh) | 電源啟動重置電路、電源啟動重置方法及其電子裝置 | |
| US20070290716A1 (en) | Multiplexing circuit for decreasing output delay time of output signal | |
| US7379358B2 (en) | Repair I/O fuse circuit of semiconductor memory device | |
| US6903569B2 (en) | Input terminal with combined logic threshold and reset function | |
| TW201733072A (zh) | 驅動電路 | |
| JP2012038201A (ja) | 外部記憶装置およびそのパワーオンリセット方法 | |
| CN107688383B (zh) | 电流断路电路、具有其的半导体器件及其操作方法 | |
| US10879898B2 (en) | Power gating circuit for holding data in logic block | |
| TWI669911B (zh) | 通用序列匯流排電路 | |
| TWI705665B (zh) | 訊號隔離系統及訊號隔離電路 | |
| TW478232B (en) | Power line protection devices and methods capable of preventing false fault reporting | |
| US10895599B2 (en) | Semiconductor apparatus | |
| TWI634407B (zh) | 上電控制電路及控制電路 | |
| US9842077B2 (en) | Control server system with a switch and comparing circuit for controlling a trigger time for buffer and power signal based on current status | |
| JP2011139334A (ja) | 半導体回路及び半導体回路装置 |