TW201626880A - 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置 - Google Patents

電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置 Download PDF

Info

Publication number
TW201626880A
TW201626880A TW104100291A TW104100291A TW201626880A TW 201626880 A TW201626880 A TW 201626880A TW 104100291 A TW104100291 A TW 104100291A TW 104100291 A TW104100291 A TW 104100291A TW 201626880 A TW201626880 A TW 201626880A
Authority
TW
Taiwan
Prior art keywords
layer
differential pair
electromagnetic interference
groove structures
multilayer substrate
Prior art date
Application number
TW104100291A
Other languages
English (en)
Other versions
TWI651042B (zh
Inventor
guo-ying Hong
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Priority to TW104100291A priority Critical patent/TWI651042B/zh
Priority to US14/878,688 priority patent/US9668390B2/en
Publication of TW201626880A publication Critical patent/TW201626880A/zh
Application granted granted Critical
Publication of TWI651042B publication Critical patent/TWI651042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/2039—Galvanic coupling between Input/Output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本案係揭露一種電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置，藉由對稱地設於該差動對兩側之該多層基板的第二層上的二接地凹槽結構，與差動對的訊號傳輸線形成一種共平面波導結構，可有效抑制差動對的共模干擾，且基於此架構，本發明之二接地凹槽結構不會跨越該差動對下方的區域，進而不會對差動對產生額外的電磁干擾，使得本案可提供更優越的電磁干擾抑制效果。

Description

電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置
本發明係關於一種降低電磁干擾的結構及使用其之電子裝置，更特別的是關於一種應用共平面波導的電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置。
隨著運作電子系統之各種電腦設備、電腦主機、手持式電子裝置、行動通訊設備等電子設備與裝置的日益普及與發展，電子運作下的系統皆無可避免地受到越來越多的外來或內部自身的電磁干擾(EMI)，其干擾源可能由外部之其他電子設備所產生或由電子設備內部自身之其他電路所產生。EMI的抑制對象主要分為輻射性(Radiated)的電磁干擾與傳導性(Conducted)的電磁干擾，輻射性EMI是直接經由開放空間傳遞，不須要經由傳輸介質，故一般係以遮蔽(Shielding)、接地(Grounding)等方式來解決；而傳導性EMI，它是經由電源或訊號線路來傳遞雜訊的，故就電子裝置內的一訊號線路來說，該電子裝置內部的其他線路以及與該電子裝置做外部連接的線路，就會對該訊號線路產生傳導性EMI而互相干擾。因此，電磁干擾是任何高速數位設計下之電子電路都無法迴避的問題，尤其以高速資料傳輸的差動訊號(differential signal)在訊號傳輸上會遭遇的共模雜訊甚為嚴重，該共模雜訊產生的電磁干擾會進一步地影響裝置或設備上之無線通訊系統。
圖1(A)係電子裝置受外部連接裝置及無線通訊裝置干擾的示意圖，該圖係以一筆記型電腦111為示例，該筆記型電腦係受到外接儲存裝置113透過連接埠(如：USB連接埠)所傳遞的干擾，以及靠近該筆記型電腦111之行動通訊裝置115的無線干擾。圖1(B)係電子裝置內部線路之共模雜訊的干擾示意圖，該圖係示例出：串音(crosstalk)121、彎折(bend)122、導線長度不匹配(length mismatch)、受限於線路佈局(layout requirement)124等的干擾現象。上述此等干擾皆會對無線傳輸系統產生影響，進而使無線通訊模組對無線訊號的收發產生困難，因此，有必要對這些干擾進行抑制。
傳統上，常在電路上配置共模扼流圈(common mode choke)的元件來進行共模雜訊的抑制，其係利用高磁導率的磁芯來達到高的感應阻抗以抑制共模雜訊，然而，由於高磁導率的磁芯在高頻段並無法有效維持高導磁率，反而呈現衰退的現象，這使得共模扼流圈並無法適用於高速資料傳輸下的共模雜訊抑制。
另一種習知技術如台灣公開第201334651號發明專利，其係在差動訊號線的下方區域形成抑制共模雜訊的濾波結構，該濾波結構的特徵是除了在差動訊號線下方之兩側的基板中形成濾波器外(橫向濾波部分及對間濾波部分)，更於差動訊號線正下方的基板中形成共模濾波器，用以連接該橫向濾波部分及該對間濾波部分。可參閱圖1，係台灣公開第201334651號發明專利之濾波結構與差動訊號於傳遞電流時的示意圖，可了解到在習知技術的配置下，穿越差動訊號線101正下方的共模濾波器103也額外增加了新的干擾源，造成差動訊號在傳輸訊號過程中的不連續性，進而導致數位傳輸訊號品質的降低。
本發明之一目的在於降低訊號傳輸過程中之共模雜訊的產生。
本發明之另一目的在於藉由共平面波導結構的配置，使得降低電磁干擾的同時不產生額外的干擾源。
為達上述目的及其他目的，本發明提出一種電磁干擾抑制結構，包含：一多層基板；一差動對，係包含設於該多層基板之第一層上的第一及第二訊號線；及二接地凹槽結構，係對稱地分別設於該差動對兩側之該多層基板的第二層上，該多層基板之第二層係位於該第一層下方，該二接地凹槽結構之間係不具有橫跨該差動對正下方區域的耦接部位。
於本發明之一實施例中，各該接地凹槽結構係包含：一長條區域；及一延伸區域，係連接該長條區域，其中，該二接地凹槽結構係以該差動對為中央部位，對稱地位於該多層基板之第二層，該二延伸區域係分別位於所連接之長條區域的外側，該多層基板之第二層係為接地的一導電層，該導電層所挖空的部位係形成該二接地凹槽結構。
於本發明之一實施例中，該延伸區域係呈一矩形、一多邊形或一S形。
於本發明之一實施例中，該延伸區域的周長係對應所需抑制之流經該差動對的特定頻率範圍的共模訊號。
為達上述目的及其他目的，本發明復提出一種具有電磁干擾抑制結構之電子裝置，包含：一多層基板；二晶片，係設於該多層基板之第一層上；一差動對，係包含設於該多層基板之第一層上的第一及第二訊號線，該第一及第二訊號線係連接該二晶片，以作為該二晶片間的傳輸通道；及二接地凹槽結構，係對稱地分別設於該差動對兩側之該多層基板的第二層上，該多層基板之第二層係位於該第一層下方，該二接地凹槽結構之間係不具有橫跨該差動對正下方區域的耦接部位。
藉此，本發明藉由對稱地設於該差動對兩側之該多層基板的第二層上的二接地凹槽結構，與差動對的訊號傳輸線形成一種共平面波導結構，可有效抑制差動對的共模干擾，且基於此架構，本發明之二接地凹槽結構無須橫跨該差動對正下方的區域，進而不會對差動對產生額外的電磁干擾，而可提供更優越的電磁干擾抑制效果。
101‧‧‧差動訊號線
103‧‧‧共模濾波器
111‧‧‧筆記型電腦
113‧‧‧外接儲存裝置
115‧‧‧行動通訊裝置
220‧‧‧差動對
201‧‧‧第一訊號線
202‧‧‧第二訊號線
231‧‧‧晶片A
232‧‧‧晶片B
300‧‧‧接地凹槽結構
310‧‧‧長條區域
312‧‧‧延伸區域
400‧‧‧多層基板
410‧‧‧多層基板之第一層
420‧‧‧多層基板之第二層
〔圖1(A)〕係為電子裝置受外部連接裝置之共模雜訊的干擾示意圖。
〔圖1(B)〕係為電子裝置內部線路之共模雜訊的干擾示意圖。
〔圖1(C)〕係為台灣公開第201334651號發明專利之濾波結構與差動訊號於傳遞電流時的示意圖。
〔圖2(A)〕係為本發明一實施例中之電磁干擾抑制結構的俯視圖。
〔圖2(B)〕係為圖2(A)中之A-A剖面線下的剖面視圖。
〔圖3〕係為本發明之電磁干擾抑制結構下的等效電路圖。
〔圖4〕係為本發明另一實施例中之電磁干擾抑制結構的俯視圖。
〔圖5〕係為本發明一實施例中之使用電磁干擾抑制結構的電子裝置之俯視圖。
〔圖6(A)〕係為配置有本發明之電磁干擾抑制結構下差動訊號的雜訊抑制示意圖。
〔圖6(B)〕係為配置有本發明之電磁干擾抑制結構下共模訊號的雜訊抑制示意圖。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：首先請參閱圖2(A)及圖2(B)，圖2(A)係本發明一實施例中之電磁干擾抑制結構的俯視圖，圖2(B)係圖2(A)中之A-A剖面線下的剖面視圖。本發明之實施例所示之電磁干擾抑制結構包含：一多層基板400、一差動對200及二接地凹槽結構300。
該多層基板400可為任何用來作為訊號線載體的基材。該差動對200係包含設於該多層基板400之第一層410上的第一訊號線201及第二訊號線202。該二接地凹槽結構300係對稱地分別設於該差動對200(201、202)兩側之該多層基板400的第二層420上，該多層基板400之第二層係位於該第一層410下方，該二接地凹槽結構300之間係不具有橫跨該差動對200正下方區域的耦接部位，亦即，該差動對200的正下方區域不會如習知技術般有接地結構的通過。
其中，本實施例係示例出兩層疊式的基板，然熟悉該項技術者應了解的是，於第一層410之上或於第二層420之下亦可包含其他層疊結構，並不限於圖2(A)及2(B)的示例。
因此，本發明係透過該二接地凹槽結構300對稱於該差動對200，且位於該差動對200兩側之下層的多層基板400上，使該二接地凹槽結構300得以與差動對200的訊號傳輸線(201、202)形成一種共平面波導結構，可有效抑制差動對的共模干擾。
其中，訊號傳輸線(201、202)及該二接地凹槽結構300可由導電材質所組成，例如，訊號傳輸線(201、202)及/或該二接地凹槽結構300可包含金屬，例如：氮化鈦、氮化鉭、矽化鎳、矽化鈷、銀、鋁、銅、鎢、鈦、鉭、碳化鉭(TaC)、氮矽化鉭(TaSiN)、氮碳化鉭(TaCN)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、金屬合金、其他合適材料或前述之組合。訊號傳輸線(201、202)可包含使用與該二接地凹槽結構300相同或不同的材料。
進一步地描述該接地凹槽結構300如下，各該接地凹槽結構300係包含：一長條區域310及一延伸區域312，其中該延伸區域312係連接該長條區域310。該二接地凹槽結構300係以該差動對200為中央部位，對稱地位於該多層基板400之第二層420。該二延伸區域312係分別位於所連接之長條區域310的外側，該多層基板400之第二層420係為接地的一導電層，該導電層所挖空的部位即形成該二接地凹槽結構300。
於各種實施態樣下，該接地凹槽結構300係可透過幾何形狀的控制來達到不同的EMI抑制效果，其係根據所需抑制之流經該差動對200的特定頻 率範圍的共模訊號來決定，藉由該延伸區域312的周長來對應，亦即，透過該延伸區域312的形狀大小即可決定其周長，進而可決定出雜訊抑制能力。
請參閱圖3，係本發明之電磁干擾抑制結構下的等效電路圖。差動對之第一訊號線201與第二訊號線202間會因互感及互容效應而生成電感及電容，圖3中所示之接地凹槽結構300係僅圖示單一接地凹槽結構300的等效電路，亦即，第一訊號線201與第二訊號線202之其中一側的接地凹槽結構300。其中，前述之該延伸區域312的周長即可影響圖3所示之接地凹槽結構300的電感及電容值，以設定接地凹槽結構300可抑制的效果。
接著請參閱圖4，係本發明另一實施例中之電磁干擾抑制結構的俯視圖。於前述圖2(A)的示例中，該延伸區域312係以矩形作為示例，然而為了因應電路基板的微縮化，該延伸區域312進一步可設計成S形來在有限面積內取得最大的周長，進而獲得最佳的EMI抑制效果。此外，除了矩形、S形之配置外，其他各種變化的形狀如：多邊形、圓形、不規則條狀形(即S形的更加曲折化，用以延伸出更多的周長)等皆可適用本發明。
接著請參閱圖5，係本發明一實施例中之使用電磁干擾抑制結構的電子裝置之俯視圖。本實施例相較於圖2(A)的實施例係額外以包含二晶片(231、232)之電子裝置作為示例。因此，本實施例之具有電磁干擾抑制結構之電子裝置包含：一多層基板400、二晶片(晶片A 231、晶片B 232)、一差動對200及二接地凹槽結構300。二晶片(231、232)係設於該多層基板400之第一層上，該差動對200之第一訊號線201及第二訊號線202係連接該二晶片(231、232)，以作為該二晶片間(231、232)的訊號傳輸通道。
接著請參閱圖6(A)及圖6(B)，圖6(A)係配置有本發明之電磁干擾抑制結構下差動訊號的雜訊抑制示意圖，圖6(B)係配置有本發明之電磁干擾抑制結構下共模訊號的雜訊抑制示意圖。其中，由圖6(A)可看出本發明架構的差動訊號的匹配度與損失的特性的曲線(圖中下方的曲線)均適用於實際產品傳輸品質應用上的需求(一般是要求在-10dB以下)，圖6(A)中的兩虛線間係指頻率為6GHz左右的頻帶，雜訊亦是符合一般標準。圖6(B)係有關共模訊號的訊號強度示意圖，本示例係將抑制效果控制在6Ghz頻率範圍左右的共模訊號下之抑制程度，亦即，圖6(B)是在說明透過本發明的結構上設計(如前述之透過該伸區域312形成的周長來設定)，使得6Ghz頻率範圍(如圖6(B)中的二箭頭所指)左右的訊號可被抑制到-10dB以下，前述之頻帶的設計是以筆記型電腦上的示例來舉例，因筆記型電腦中的無線通訊會使用6GHz附近的傳輸頻帶，故在使用本發明之配置架構後，舉例來說，即可有效抑制筆記型電腦內部線路本來會產生的共模雜訊，進而可讓6GHz附近頻帶的無線傳輸不受干擾。
綜合上述，本發明之二接地凹槽結構在不會跨越該差動對下方的區域的技術特徵下，不但不會對差動對產生額外的電磁干擾，更可提供更優越的電磁干擾抑制效果。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。
200‧‧‧差動對
201‧‧‧第一訊號線
202‧‧‧第二訊號線
300‧‧‧接地凹槽結構
310‧‧‧長條區域
312‧‧‧延伸區域
400‧‧‧多層基板

Claims (8)

  1. 一種電磁干擾抑制結構，包含：一多層基板；一差動對，係包含設於該多層基板之第一層上的第一及第二訊號線；及二接地凹槽結構，係對稱地分別設於該差動對兩側之該多層基板的第二層上，該多層基板之第二層係位於該第一層下方，該二接地凹槽結構之間係不具有橫跨該差動對正下方區域的耦接部位。
  2. 如請求項第1項所述之電磁干擾抑制結構，其中各該接地凹槽結構係包含：一長條區域；及一延伸區域，係連接該長條區域，其中，該二接地凹槽結構係以該差動對為中央部位，對稱地位於該多層基板之第二層，該二延伸區域係分別位於所連接之長條區域的外側，該多層基板之第二層係為接地的一導電層，該導電層所挖空的部位係形成該二接地凹槽結構。
  3. 如請求項第2項所述之電磁干擾抑制結構，其中該延伸區域係呈一矩形、一多邊形或一S形。
  4. 如請求項第3項所述之電磁干擾抑制結構，其中該延伸區域的周長係對應所需抑制之流經該差動對的特定頻率範圍的共模訊號。
  5. 一種具有電磁干擾抑制結構之電子裝置，包含： 一多層基板；二晶片，係設於該多層基板之第一層上；一差動對，係包含設於該多層基板之第一層上的第一及第二訊號線，該第一及第二訊號線係連接該二晶片，以作為該二晶片間的傳輸通道；及二接地凹槽結構，係對稱地分別設於該差動對兩側之該多層基板的第二層上，該多層基板之第二層係位於該第一層下方，該二接地凹槽結構之間係不具有橫跨該差動對正下方區域的耦接部位。
  6. 如請求項第5項所述之電子裝置，其中各該接地凹槽結構係包含：一長條區域；及一延伸區域，係連接該長條區域，其中，該二接地凹槽結構係以該差動對為中央部位，對稱地位於該多層基板之第二層，該二延伸區域係分別位於所連接之長條區域的外側，該多層基板之第二層係為接地的一導電層，該導電層所挖空的部位係形成該二接地凹槽結構。
  7. 如請求項第6項所述之電子裝置，其中該延伸區域係呈一矩形、一多邊形或一S形。
  8. 如請求項第7項所述之電子裝置，其中該延伸區域的周長係對應所需抑制之流經該差動對的特定頻率範圍的共模訊號。
TW104100291A 2015-01-06 2015-01-06 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置 TWI651042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104100291A TWI651042B (zh) 2015-01-06 2015-01-06 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置
US14/878,688 US9668390B2 (en) 2015-01-06 2015-10-08 Electromagnetic interference suppressing structure and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104100291A TWI651042B (zh) 2015-01-06 2015-01-06 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置

Publications (2)

Publication Number Publication Date
TW201626880A true TW201626880A (zh) 2016-07-16
TWI651042B TWI651042B (zh) 2019-02-11

Family

ID=56286976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100291A TWI651042B (zh) 2015-01-06 2015-01-06 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置

Country Status (2)

Country Link
US (1) US9668390B2 (zh)
TW (1) TWI651042B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520042A (zh) * 2019-07-17 2019-11-29 诺尔医疗（深圳）有限公司 颅内深部电极

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967968B2 (en) * 2015-08-28 2018-05-08 SK Hynix Inc. 3D EMI suppression structure and electronic device having the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003319391A (ja) * 2002-04-26 2003-11-07 Sony Corp 符号化装置および方法、復号装置および方法、記録媒体、並びにプログラム
TWI255676B (en) * 2004-12-31 2006-05-21 Inventec Corp Ground noise suppression method
JP2006211620A (ja) * 2005-01-31 2006-08-10 Tdk Corp フィルタ及びデュプレクサ
US7629930B2 (en) * 2006-10-20 2009-12-08 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Systems and methods using ground plane filters for device isolation
US7943857B2 (en) * 2008-01-16 2011-05-17 Ralink Technology Corporation Sliced electromagnetic cage for inductors
TWI371134B (en) * 2008-08-29 2012-08-21 Univ Nat Taiwan Common mode wave filter device and method applicable to defected ground structure
TWI440408B (zh) * 2011-01-27 2014-06-01 Univ Nat Taiwan 電磁雜訊抑制電路
US8907748B2 (en) * 2011-02-01 2014-12-09 Cisco Technology, Inc. Common-mode suppression filter for microstrip 10-Gb/s differential lines
WO2013095326A1 (en) 2011-12-19 2013-06-27 Intel Corporation Multi-pair differential lines printed circuit board common mode filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110520042A (zh) * 2019-07-17 2019-11-29 诺尔医疗（深圳）有限公司 颅内深部电极

Also Published As

Publication number Publication date
US20160197389A1 (en) 2016-07-07
US9668390B2 (en) 2017-05-30
TWI651042B (zh) 2019-02-11

Similar Documents

Publication Publication Date Title
US9655230B2 (en) Electromagnetic noise filter device and equivalent filter circuit thereof
US8314663B2 (en) Directional coupler
JP5670251B2 (ja) コモンモードノイズ抑制回路
US9257955B2 (en) Common mode noise reduction circuit
JP2006340257A (ja) マルチモード高周波回路
US20150280682A1 (en) Circuit protection device
US9967968B2 (en) 3D EMI suppression structure and electronic device having the same
TWI663785B (zh) 電子裝置、射頻裝置及其訊號傳輸構件
US20100109790A1 (en) Multilayer Complementary-conducting-strip Transmission Line Structure
JP2010161801A (ja) マルチモード高周波回路
US20230298797A1 (en) Common mode filter and terminal device
CN106486736B (zh) 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置
TWI478636B (zh) 印刷電路板
US20140167886A1 (en) Plating Stub Resonance Shift with Filter Stub Design Methodology
TWI651042B (zh) 電磁干擾抑制結構及具有該電磁干擾抑制結構之電子裝置
KR101792274B1 (ko) 노이즈 제거 필터
US9615446B2 (en) Low cross-talk differential microstrip lines having slots therein of subwavelength configuration
JP2018195984A (ja) 単層薄膜コモンモードフィルタ
JP2016025554A (ja) 方向性結合器
CN111863736A (zh) 用于实现高速低损耗信号传递并减轻制造风险和成本的封装设计方案
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
TWI672990B (zh) 立體式電磁干擾抑制結構及具有該立體式電磁干擾抑制結構之電子裝置
US9552995B2 (en) Electrical interconnect for an electronic package
JPH1197962A (ja) 高周波部品
WO2020258199A1 (zh) Pcb天线