TW201617880A - 資料儲存裝置及其操作方法 - Google Patents
資料儲存裝置及其操作方法 Download PDFInfo
- Publication number
- TW201617880A TW201617880A TW104119147A TW104119147A TW201617880A TW 201617880 A TW201617880 A TW 201617880A TW 104119147 A TW104119147 A TW 104119147A TW 104119147 A TW104119147 A TW 104119147A TW 201617880 A TW201617880 A TW 201617880A
- Authority
- TW
- Taiwan
- Prior art keywords
- page
- virtual
- main
- area
- super
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Read Only Memory (AREA)
Abstract
本發明提供一種包括記憶體裝置的資料儲存裝置,該記憶體裝置包括各自主要區域和各自虛擬區域;以及一處理器,其適用於藉由從該等各自主要區域選擇主要頁面而形成一超級頁面,其中在記憶體裝置中的主要區域之主要頁面為壞區域時,該處理器藉由從在該記憶體裝置中的虛擬區域選擇虛擬頁面而非該主要頁面,而形成一虛擬超級頁面。
Description
各種具體實施例一般係關於一種半導體設備,尤其係關於最大化半導體記憶體設備之交錯效能。
本發明主張的優先權為在2014年11月11日向韓國智慧財產局提出申請的申請案,其韓國專利申請案號為10-2014-0156107,在此併入其全部參考內容。
半導體設備(具體而言為半導體記憶體設備)可用於儲存資料。記憶體設備一般可分成非揮發性類型和揮發性類型。
非揮發性記憶體設備即使無電源仍會留存所儲存資料。該非揮發性記憶體設備可包括一快閃記憶體設備,如反及(NAND)快閃和反或(NOR)快閃、一鐵電隨機存取記憶體(ferroelectric random access memory,FeRAM)、一相變隨機存取記憶體(phase change random access memory,PCRAM)、一磁阻隨機存取記憶體(magnetoresistive random access memory,MRAM)或一電阻隨機存取記憶體(resistive random access memory,ReRAM)。
揮發性記憶體設備在無電源時會失去所儲存資料。揮發性記憶體設備包括靜態隨機存取記憶體(static random access memory,SRAM)或動態隨機存取記憶體(dynamic random access memory,DRAM)。揮發性記憶體設備由於
具有相對較高處理速度,因此在資料處理系統中一般用作緩衝記憶體設備、快取記憶體設備、工作記憶體設備或其類似物。
各種具體實施例係針對一種其中交錯效能最大化和空間利用效率最大化的資料儲存裝置。
在具體實施例中,一種資料儲存裝置可包括記憶體裝置,其包括各自主要區域和各自虛擬區域;以及一處理器,其適用於藉由從該等各自主要區域選擇主要頁面而形成超級頁面,其中在記憶體裝置中的主要區域之主要頁面為壞區域時,該處理器藉由從在該記憶體裝置中的虛擬區域選擇虛擬頁面而非該主要頁面,而形成虛擬超級頁面。
在具體實施例中,一種資料儲存裝置可包括記憶體裝置,其包括各自主要區域和各自虛擬區域;以及一處理器,其適用於藉由參照壞區域資訊在該等記憶體裝置上方形成超級頁面或虛擬超級頁面,並以交錯架構存取該超級頁面或該虛擬超級頁面。
在具體實施例中,一種資料儲存裝置可包括一非揮發性記憶體裝置,其包括一主要區域和一虛擬區域;以及一處理器,其適用於藉由參照壞區域資訊而存取該主要區域或該虛擬區域,其中該壞區域資訊包括該主要區域中作為壞區域來處理之主要頁面的資訊。
10‧‧‧資料儲存裝置
100‧‧‧控制器
110‧‧‧處理器
115‧‧‧超級頁面管理單元
120‧‧‧記憶體
125‧‧‧壞區域資訊
200‧‧‧儲存媒體
210‧‧‧第一記憶體裝置
211‧‧‧控制邏輯
212‧‧‧介面單元
213‧‧‧位址解碼器
214‧‧‧資料輸入/輸出單元
215‧‧‧記憶區域
220‧‧‧第二記憶體裝置
BL‧‧‧位元線
S110-S130‧‧‧步驟
MB11-MB1k‧‧‧主要記憶區塊
MP0-MPn‧‧‧主要頁面
MR1、MR2‧‧‧主要區域
SP‧‧‧超級頁面
VB1‧‧‧虛擬記憶區塊
VP0-VPn‧‧‧虛擬頁面
VR1、VR2‧‧‧虛擬區域
VSP‧‧‧虛擬超級頁面
WL‧‧‧字元線
〔圖1〕為例示根據一具體實施例的資料儲存裝置之一範例的區塊圖。
〔圖2〕為例示圖1所示該第一記憶體裝置之範例的方塊圖。
〔圖3〕至〔圖5〕為例示由圖1所示該超級頁面管理單元在第一記憶體裝置和第二記憶體裝置上方所形成超級頁面和虛擬超級頁面之範例的圖式。
〔圖6〕為輔助說明圖1所示該超級頁面管理單元之操作方法的流程圖。
〔圖7〕和〔圖8〕為輔助說明圖1所示該超級頁面管理單元用以形成超級頁面之其他方法的圖式。
在下文中,資料儲存裝置及其操作方法以下將會透過本發明之各種具體實施例參照所附圖式進行說明。然而,本發明可以不同形式體現,且不應被理解為限於文中所闡述該等具體實施例。而是,這些具體實施例係提供以詳細說明本發明達熟習本發明所屬技術領域之通常知識者很容易能實施本發明之技術概念的程度。
於文中應可理解本發明之具體實施例不限於所附圖式所示該等細節,且所附圖式不必按比例繪製,且在某些實例中比例可能被誇大以更清楚描繪本發明之某些特徵。雖然於文中使用特定術語,但應可瞭解於文中所使用該術語僅為了說明特定具體實施例之目的,且不欲限制本發明之範疇。
圖1為例示根據一具體實施例的資料儲存裝置10之一範例的方塊圖。
資料儲存裝置10可配置成儲存從一外部裝置(圖未示)所提供的資料,以回應來自該外部裝置的寫入請求。此外,資料儲存裝置10可配置成將所儲存的資料提供給該外部裝置以回應來自該外部裝置的讀取請求。
資料儲存裝置10可由個人電腦記憶卡國際協會(personal computer memory card international association,PCMCIA)卡、小型快速閃存
(compact flash,CF)卡、智慧媒體卡、記憶棒、形式為MMC、eMMC、RS-MMC及MMC-micro的多媒體卡(multimedia card)、形式為SD、mini-SD及micro-SD的保全數位卡(secure digital card)、通用快閃儲存體(universal flash storage,UFS)或固態驅動器。
資料儲存裝置10可包括一控制器100和一儲存媒體200。
控制器100可包括一處理器110和一記憶體120。
處理器110可控制資料儲存裝置10之該等一般操作。舉例來說,處理器110可控制儲存媒體200之寫入操作或讀取操作,以回應來自該外部裝置的該寫入請求或該讀取請求。處理器110可在記憶體120上驅動用於控制資料儲存裝置10之操作的軟體程式。
處理器110可分別管理已判定不再確保所儲存資料之可靠度的壞區域。處理器110可以各種區域單元為基礎來管理該等壞區域。舉例來說,處理器110可將壞頁面作為壞區域來處理。處理器110可將與壞頁面共用字元線(word line)的頁面作為壞區域來處理。在包括鄰接於對應於壞頁面的字元線之複數字元線的字元線區塊中,處理器110可將對應於該字元線區塊的所有頁面皆作為壞區域來處理。
處理器110可管理該等壞區域之位址,以作為壞區域資訊125。處理器110可藉由參照壞區域資訊125而執行一控制任務,使得資料不寫入壞區域。
處理器110可用一交錯架構來存取在第一記憶體裝置210和第二記憶體裝置220上方所形成的超級頁面或虛擬超級頁面。處理器110可存取該超級頁面或該虛擬超級頁面以處理至少一個寫入請求。
處理器110可包括一超級頁面管理單元115。
超級頁面管理單元115可在所有記憶體裝置210和220上方形
成超級頁面或虛擬超級頁面,使得處理器110之交錯效能可能最大化。超級頁面管理單元115可藉由參照壞區域資訊125而形成超級頁面或虛擬超級頁面。
詳細來說,超級頁面管理單元115可藉由在各自第一記憶體裝
置210和各自第二記憶體裝置220中僅選擇主要區域MR1和MR2之主要頁面,而形成一超級頁面。超級頁面管理單元115可藉由在各自第一記憶體裝置210和各自第二記憶體裝置220中選擇主要區域MR1和MR2之主要頁面與虛擬區域VR1和VR2之虛擬頁面,而形成一虛擬超級頁面。超級頁面管理單元115在超級頁面管理單元115無法選擇主要區域MR1和MR2之主要頁面的情況下,可選擇虛擬區域VR1和VR2之虛擬頁面。
超級頁面管理單元115在該主要頁面被作為壞區域來管理時,
亦即到該主要頁面的存取被禁止時,可不選擇主要區域MR1和MR2之主要頁面。舉例來說,超級頁面管理單元115可不選擇為壞頁面的主要頁面。舉另一例來說,超級頁面管理單元115可不選擇與壞頁面共用字元線的主要頁面。舉又一例來說,超級頁面管理單元115可不選擇與壞頁面相同之字元線區塊對應的主要頁面。
舉例來說,超級頁面管理單元115可由硬體(如數位電路、類比
電路或數位電路與類比電路之組合)來實現。舉另一例來說,超級頁面管理單元115可由軟體(如即將由處理器110處理的韌體)來實現。舉又一例來說,超級頁面管理單元115可由硬體與軟體之組合來實現。
記憶體120可用作處理器110之工作記憶體、緩衝記憶體或快
取記憶體。記憶體120可儲存即將由處理器110驅動的軟體程式和各種程式資料、即將在該外部裝置與儲存媒體200之間傳輸的緩衝資料、或暫時儲存的快取資料。
記憶體120可儲存即將由超級頁面管理單元115參照的壞區域
資訊125。壞區域資訊125可包括在儲存媒體200之該等壞區域上的資訊。壞區域資訊125可在儲存媒體200中被備份。
儲存媒體200可包括各自第一記憶體裝置210和各自第二記憶
體裝置220。雖然在圖1中用包括兩個記憶體裝置的儲存媒體200來例示為一範例,但應注意者,在儲存媒體200中所包括的記憶體裝置之數量並未具體限制。
各自第一記憶體裝置210和各自第二記憶體裝置220可包括主
要區域MR1和MR2及虛擬區域VR1和VR2。第一記憶體裝置210和第二記憶體裝置220可為非揮發性記憶體裝置。
圖2為例示圖1所示第一記憶體裝置210之一範例的方塊圖。
由於圖1所示第一記憶體裝置210和第二記憶體裝置220可大致上以相同方式配置,因此以下用第一記憶體裝置210之配置作為一範例來說明。
第一記憶體裝置210可包括一控制邏輯211、一介面單元212、
一位址解碼器213、一資料輸入/輸出單元214和一記憶區域215。
控制邏輯211可控制第一記憶體裝置210之一般操作(如寫入操
作、讀取操作和抹除操作),以回應從控制器100提供之該等命令。
介面單元212可與控制器100交換各種包括命令與位址的控制
訊號以及資料。介面單元212可將所輸入的各種控制訊號和資料傳輸到第一記憶體裝置210之內部單元。
位址解碼器213可解碼列位址和行位址。位址解碼器213可根
據該等列位址之解碼結果來控制被選擇性驅動的字元線WL。位址解碼器213可控制資料輸入/輸出單元214,使得位元線(bit lines)BL根據該等行位址之解碼結果被選擇性驅動。
資料輸入/輸出單元214可將從介面單元212所傳輸的該資料透
過該等位元線BL傳輸到記憶區域215。資料輸入/輸出單元214可透過該等位元線BL將讀取自記憶區域215的資料傳輸到介面單元212。
記憶區域215可透過該等字元線WL與位址解碼器213電耦合,
並可透過該等位元線BL與資料輸入/輸出單元214電耦合。記憶區域215可包括例如三維結構之一記憶胞陣列。記憶區域215可包括複數記憶胞(圖未示),其分別設置於該等字元線WL和該等位元線BL彼此交叉的區域。該等記憶胞可依照其中所儲存資料位元之數量而彼此區分。舉例來說,該等記憶胞可區分為其中每個皆儲存1位元的單階胞和其中每個皆儲存至少2位元的多階胞。
記憶區域215可包括主要區域MR1和虛擬區域VR1。
該主要區域MR1可包括複數主要記憶區塊MB11至MBlk。各
該主要記憶區塊MB11至MB1k皆可包括複數主要頁面。舉例來說,第一主要記憶區塊MB11可包括複數主要頁面MP0至MPn。該等主要頁面MP0至MPn可依照偏移值而給予頁面編號。該等主要頁面MP0至MPn可依照該等頁面編號之次序進行存取。
虛擬區域VR1可包括至少一個虛擬記憶區塊VB1。雖然在圖2
中用包括一個虛擬記憶區塊VB1的虛擬區域VR1作為一範例來例示,但應注意者,在該虛擬區域VR1中所包括的虛擬記憶區塊之數量並未具體限制。該虛擬
記憶區塊VB1可包括複數虛擬頁面VP0至VPn。該等虛擬頁面VP0至VPn可依照偏移值而給予頁面編號。該等虛擬頁面VP0至VPn可依照該等頁面編號之次序進行存取。
記憶區塊可為用於在記憶區域215上所進行抹除操作的單元。
亦即,該抹除操作可在每個記憶區塊上皆進行。頁面可為用於在記憶區域215上所進行寫入操作或讀取操作的單元。記憶區塊和頁面可給予對應位址,並可基於該等位址進行存取。舉例來說,頁面可藉由驅動對應的字元線而進行存取。
圖3至圖5為例示由圖1所示超級頁面管理單元115在第一記
憶體裝置210和第二記憶體裝置220上方所形成超級頁面SP和虛擬超級頁面VSP之範例的圖式。參照圖3至圖5,顯示各自第一記憶體裝置210和第二記憶體裝置220之主要區域MR1和MR2與虛擬區域VR1和VR2。在該等各自主要區域MR1和MR2中被選擇來儲存資料的主要記憶區塊MB11和MB21係顯示作為一範例。
在下文中,將參照圖3至圖5詳細說明超級頁面管理單元115
形成超級頁面或虛擬超級頁面的方法。
超級頁面管理單元115可藉由在各自第一記憶體裝置210和各
自第二記憶體裝置220中僅選擇該等主要區域MR1和MR2之該等主要頁面,而形成超級頁面SP。超級頁面管理單元115可藉由在各自第一記憶體裝置210和各自第二記憶體裝置220中選擇該等主要區域MR1和MR2之主要頁面及虛擬區域VR1和VR2之虛擬頁面,而形成虛擬超級頁面VSP。超級頁面管理單元115在無法選擇該等主要區域MR1和MR2之主要頁面的情況下,可選擇該等虛擬區域VR1和VR2之虛擬頁面。超級頁面管理單元115在該主要頁面作為壞區
域來管理時,可不選擇該等主要區域MR1和MR2之主要頁面。超級頁面管理單元115可參照在記憶體120中所儲存的壞區域資訊125,來檢查壞區域。
超級頁面管理單元115可基於參考偏移值而檢查主要頁面是否
為壞區域。舉例來說,超級頁面管理單元115可檢查具有參考偏移值的主要頁面是否為壞區域。舉例來說,參照圖3,超級頁面管理單元115可基於初始設定為0的參考偏移值,在第一記憶體裝置210和第二記憶體裝置220中檢查具有偏移值0的主要頁面MP0是否為壞區域。在具有該偏移值0的主要頁面MP0已檢查為正常頁面的情況下,超級頁面管理單元115可藉由選擇及分組具有該偏移值0的主要頁面MP0,而形成超級頁面SP。
參考偏移值可表示用於檢查壞區域及選擇即將分組之主要頁面
的參考值。在超級頁面形成及寫入後,該參考偏移值可藉由超級頁面管理單元115而增加,以允許新的超級頁面形成。舉例來說,若形成具有參考偏移值0的超級頁面被寫入,則超級頁面管理單元115可增加該參考偏移值為1。
參照圖4,在以上參照圖3所說明的操作後,該參考偏移值被設
定為1以作為一範例來例示。
為形成新的超級頁面或虛擬超級頁面,超級頁面管理單元115
可基於設定為1的該參考偏移值,在第一記憶體裝置210和第二記憶體裝置220中檢查具有偏移值1的主要頁面MP1是否為壞區域。在第二記憶體裝置220中具有偏移值1的主要頁面MP1已檢查為壞區域的情況下,超級頁面管理單元115可在第二記憶體裝置220中選擇該虛擬區域VR2之虛擬頁面VP0。超級頁面管理單元115可藉由在第一記憶體裝置210中選擇及分組具有該偏移值1的主要頁面MP1及在第二記憶體裝置220中選擇及分組該虛擬頁面VP0,而形成虛擬
超級頁面VSP。
超級頁面管理單元115可在該虛擬超級頁面VSP被寫入時,增
加該參考偏移值為2。
參照圖5,在以上參照圖4所說明的該操作後,該參考偏移值被
設定為2以作為一範例來例示。
為形成新的超級頁面或虛擬超級頁面,超級頁面管理單元115
可基於設定為2的參考偏移值,在第一記憶體裝置210和第二記憶體裝置220中檢查具有該偏移值2的主要頁面MP2是否為壞區域。在具有偏移值2的主要頁面MP2已檢查為正常頁面的情況下,超級頁面管理單元115可藉由選擇及分組具有偏移值2的主要頁面MP2,而形成超級頁面SP。
圖6為輔助說明圖1所示該超級頁面管理單元115之操作方法
的流程圖。
在下文中,將參照圖1和圖6詳細說明超級頁面管理單元115
之操作方法。
在步驟S110,超級頁面管理單元115可在各自第一記憶體裝置
210和各自第二記憶體裝置220中檢查具有參考偏移值的主要頁面是否為壞區域。該參考偏移值可為用於在每個第一記憶體裝置210和第二記憶體裝置220中所選擇之主要頁面的參考值。超級頁面管理單元115可參照壞區域資訊125,來檢查具有該參考偏移值的主要頁面是否為壞區域。在具有該參考偏移值的至少一個主要頁面已檢查為壞區域的情況下(是),該程序可進行到步驟S120。在具有該參考偏移值的所有主要頁面皆已檢查為正常頁面的情況下(否),該程序可進行到步驟S130。
在步驟S120,超級頁面管理單元115可形成一虛擬超級頁面。
詳細來說,超級頁面管理單元115可選擇已檢查確實為正常頁面的主要頁面,並可在包括已檢查為壞區域之主要頁面的記憶體裝置中選擇虛擬頁面。超級頁面管理單元115可藉由分組該所選擇的主要頁面和虛擬頁面,而形成虛擬超級頁面。
在步驟S130,超級頁面管理單元115可形成一超級頁面。超級
頁面管理單元115可藉由分組已檢查為正常頁面的主要頁面,而形成一超級頁面。
超級頁面管理單元115可藉由在寫入操作中於所有記憶體裝置
210和220上方形成超級頁面或虛擬超級頁面,而最大化資料儲存裝置10之交錯效果。在各自第一記憶體裝置210和各自第二記憶體裝置220中的主要區域MR1和MR2之主要頁面為壞區域的情況下,超級頁面管理單元115藉由從分別包括在記憶體裝置210和220中的虛擬區域VR1和VR2選擇虛擬頁面,而形成虛擬超級頁面。因此,資料儲存裝置10可有效使用該等主要區域MR1和MR2之所有正常頁面。
處理器110可藉由重複使用虛擬區域VR1和VR2,而連續形成
虛擬超級頁面。舉例來說,在虛擬區域VR1和VR2之所有虛擬頁面皆被寫入的情況下,處理器110可為虛擬區域VR1和VR2進行無用收集操作。處理器110可藉由將在虛擬區域VR1和VR2中所儲存的有效資料複製到主要區域MR1和MR2,然後抹除虛擬區域VR1和VR2,而重新使用虛擬區域VR1和VR2。
圖7和圖8為輔助說明圖1所示超級頁面管理單元115用以形
成超級頁面SP之其他方法的圖式。在圖7和圖8中,即使具有參考偏移值的主
要頁面已檢查為壞區域,超級頁面管理單元115仍可藉由僅選擇一個或多個主要頁面而形成一超級頁面,無需使用前述具體實施例所示虛擬頁面形成一虛擬超級頁面。
在一範例中,在記憶體裝置中所選擇的主要頁面藉由參照壞區
域資訊125已檢查為壞區域的情況下,超級頁面管理單元115可在排除包含該壞區域之記憶體裝置的剩餘記憶體裝置上方形成一超級頁面。參照圖7,在第二記憶體裝置220中具有該偏移值1的主要頁面MP1為壞區域的情況下,超級頁面SP可藉由在第一記憶體裝置210中僅選擇具有該偏移值1的主要頁面MP1而形成。然而,在此方法中,雖然並未施加分別管理虛擬區域之負荷,但可能難以提供最大化交錯效能。
在另一範例中,在記憶體裝置中所選擇的主要頁面藉由參照壞
區域資訊125已檢查為壞區域的情況下,超級頁面管理單元115可藉由在對應的記憶體裝置中略過該壞區域及選擇下一個主要頁面,而形成一超級頁面。參照圖8,在第二記憶體裝置220中具有該偏移值1的主要頁面MP1為壞區域的情況下,超級頁面SP可藉由在第二記憶體裝置220中選擇具有偏移值2的主要頁面MP2而形成。然而,在此方法中,雖然可提供最大化之交錯效果,但可能難以提供最大化之空間利用效率,因為即將形成的超級頁面之總數量可能因此受限。
如從以上說明顯而易見,根據本具體實施例的資料儲存裝置可
提供最大化交錯效能和最大化空間利用效率。
雖然以上已說明各種具體實施例,但熟習此項技術者應可理解
所說明的該等具體實施例僅為範例。據此,於文中所說明的該資料儲存裝置及
其操作方法不應基於該等所說明具體實施例加以限制。
10‧‧‧資料儲存裝置
100‧‧‧控制器
110‧‧‧處理器
115‧‧‧超級頁面管理單元
120‧‧‧記憶體
125‧‧‧壞區域資訊
200‧‧‧儲存媒體
210‧‧‧第一記憶體裝置
220‧‧‧第二記憶體裝置
MR1、MR2‧‧‧主要區域
VR1、VR2‧‧‧虛擬區域
Claims (15)
- 一種資料儲存裝置,包含:記憶體裝置,其包括各自主要區域和各自虛擬區域;以及一處理器,其適用於藉由從該等各自主要區域選擇主要頁面而形成一超級頁面,其中在一記憶體裝置中的一主要區域之一主要頁面為一壞區域時,該處理器藉由從在該記憶體裝置中的一虛擬區域選擇一虛擬頁面而非該主要頁面,而形成一虛擬超級頁面。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該處理器藉由從該等各自主要區域選擇具有一參考偏移值的該等主要頁面而形成該超級頁面。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該處理器存取該超級頁面或該虛擬超級頁面以處理至少一個寫入請求。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該處理器以一交錯架構存取該超級頁面或該虛擬超級頁面。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該處理器藉由將儲存於該等虛擬區域中的有效資料複製到該等主要區域,而重新使用該等虛擬區域以形成該虛擬超級頁面。
- 一種資料儲存裝置,包含:記憶體裝置,其包括各自主要區域和各自虛擬區域;以及一處理器,其適用於藉由參照壞區域資訊在該等記憶體裝置上方形成一超級頁面或一虛擬超級頁面,並以一交錯架構存取該超級頁面或該虛擬超級頁面。
- 如申請專利範圍第6項所述之資料儲存裝置,其中該壞區域資訊包括該等各自主要區域中作為壞區域來處理之主要頁面上的資訊。
- 如申請專利範圍第6項所述之資料儲存裝置,其中在各該記憶體裝置中,該處理器藉由選擇在一主要區域中具有一參考偏移值的一主要頁面而形成該超級頁面。
- 如申請專利範圍第8項所述之資料儲存裝置,其中在各該記憶體裝置中,當具有該參考偏移值的該主要頁面為一壞區域時,該處理器藉由選擇一虛擬區域之一虛擬頁面而形成該虛擬超級頁面。
- 如申請專利範圍第6項所述之資料儲存裝置,其中該處理器存取該超級頁面或該虛擬超級頁面以處理至少一個寫入請求。
- 如申請專利範圍第6項所述之資料儲存裝置,其中該處理器藉由將儲存於該等虛擬區域中的有效資料複製到該等各自主要區域,而重新使用該等虛擬區域以形成該虛擬超級頁面。
- 一種資料儲存裝置,包含:一非揮發性記憶體裝置,其包括一主要區域和一虛擬區域;以及一處理器,其適用於藉由參照壞區域資訊而存取該主要區域或該虛擬區域,其中該壞區域資訊包括該主要區域中作為壞區域來處理之主要頁面上的資訊。
- 如申請專利範圍第12項所述之資料儲存裝置,其中該處理器基於一偏移值存取該主要區域之主要頁面。
- 如申請專利範圍第13項所述之資料儲存裝置,其中在即將基於該偏移值而進行存取的一主要頁面為一壞區域時,該處理器存取該虛擬區域之一虛擬頁面,而非存取該壞區域。
- 如申請專利範圍第12項所述之資料儲存裝置,其中該處理器藉由將儲存於該虛擬區域中的有效資料複製到該主要區域,而重新使用該虛擬區域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??10-2014-0156107 | 2014-11-11 | ||
KR1020140156107A KR102264757B1 (ko) | 2014-11-11 | 2014-11-11 | 데이터 저장 장치 및 그것의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201617880A true TW201617880A (zh) | 2016-05-16 |
TWI654520B TWI654520B (zh) | 2019-03-21 |
Family
ID=55912310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104119147A TWI654520B (zh) | 2014-11-11 | 2015-06-12 | 資料儲存裝置及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9501373B2 (zh) |
KR (1) | KR102264757B1 (zh) |
CN (1) | CN105589810B (zh) |
TW (1) | TWI654520B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11204841B2 (en) * | 2018-04-06 | 2021-12-21 | Micron Technology, Inc. | Meta data protection against unexpected power loss in a memory system |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3105092B2 (ja) * | 1992-10-06 | 2000-10-30 | 株式会社東芝 | 半導体メモリ装置 |
US6832301B2 (en) * | 2001-09-11 | 2004-12-14 | International Business Machines Corporation | Method for recovering memory |
US7853825B2 (en) * | 2005-08-16 | 2010-12-14 | Hewlett-Packard Development Company, L.P. | Methods and apparatus for recovering from fatal errors in a system |
JP4946102B2 (ja) | 2006-03-10 | 2012-06-06 | ソニー株式会社 | 不揮発性メモリシステムおよび不揮発性メモリの管理方法 |
US7770079B2 (en) | 2007-08-22 | 2010-08-03 | Micron Technology Inc. | Error scanning in flash memory |
KR20090106221A (ko) * | 2008-04-04 | 2009-10-08 | 엘지전자 주식회사 | 병렬 구조를 가지는 플래시 메모리 시스템 및 그 데이터기록방법 및 플래시 메모리 |
US8214579B2 (en) * | 2008-09-30 | 2012-07-03 | Tdk Corporation | Memory controller, flash memory system with memory controller, and method of controlling flash memory |
US8543863B2 (en) * | 2009-11-18 | 2013-09-24 | Microsoft Corporation | Efficiency of hardware memory access using dynamically replicated memory |
US8201024B2 (en) | 2010-05-17 | 2012-06-12 | Microsoft Corporation | Managing memory faults |
US8458514B2 (en) | 2010-12-10 | 2013-06-04 | Microsoft Corporation | Memory management to accommodate non-maskable failures |
US10209904B2 (en) * | 2013-04-09 | 2019-02-19 | EMC IP Holding Company LLC | Multiprocessor system with independent direct access to bulk solid state memory resources |
-
2014
- 2014-11-11 KR KR1020140156107A patent/KR102264757B1/ko active IP Right Grant
-
2015
- 2015-02-25 US US14/631,329 patent/US9501373B2/en active Active
- 2015-06-12 TW TW104119147A patent/TWI654520B/zh active
- 2015-08-05 CN CN201510474292.7A patent/CN105589810B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20160132406A1 (en) | 2016-05-12 |
CN105589810B (zh) | 2020-10-30 |
KR102264757B1 (ko) | 2021-06-16 |
KR20160056446A (ko) | 2016-05-20 |
US9501373B2 (en) | 2016-11-22 |
CN105589810A (zh) | 2016-05-18 |
TWI654520B (zh) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI660356B (zh) | 資料儲存裝置及其操作方法 | |
US8935467B2 (en) | Memory system, and a method of controlling an operation thereof | |
TWI707268B (zh) | 資料儲存裝置及其操作方法 | |
TWI677786B (zh) | 資料儲存裝置及其操作方法 | |
JP5259138B2 (ja) | 記憶装置 | |
KR20160024546A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11709605B2 (en) | Storing zones in a zone namespace on separate planes of a multi-plane memory device | |
CN113946283B (zh) | 存储器装置的分区命名空间中的部分区存储器单元处置 | |
US20200201548A1 (en) | Storage device, controller and method for operating storage device | |
KR20100012468A (ko) | 고속 동작하는 반도체 스토리지 시스템 | |
TWI654520B (zh) | 資料儲存裝置及其操作方法 | |
US20230185471A1 (en) | Temperature controlled zone creation and allocation | |
US11989433B2 (en) | Dynamic superblock construction | |
US20190066782A1 (en) | Semiconductor memory device | |
US11347436B2 (en) | Storage device accessible on a cell-by-cell basis and method of operating the same | |
US12019543B2 (en) | Memory sub-system cache extension to page buffers of a memory array | |
US20230137866A1 (en) | Program command generation with dummy data generation at a memory device | |
US11669456B2 (en) | Cache release command for cache reads in a memory sub-system | |
US20230059543A1 (en) | Independent plane architecture in a memory device | |
KR20220105561A (ko) | Nand 플래시 메모리의 보안 카피-백 프로그램 방법 | |
KR20240038418A (ko) | 메모리 컨트롤러 및 이를 포함하는 저장 장치 | |
KR20160006989A (ko) | 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 |