TW201616478A - 省電顯示系統及其方法 - Google Patents

省電顯示系統及其方法 Download PDF

Info

Publication number
TW201616478A
TW201616478A TW104123316A TW104123316A TW201616478A TW 201616478 A TW201616478 A TW 201616478A TW 104123316 A TW104123316 A TW 104123316A TW 104123316 A TW104123316 A TW 104123316A TW 201616478 A TW201616478 A TW 201616478A
Authority
TW
Taiwan
Prior art keywords
display
reset
pixel
signal
data
Prior art date
Application number
TW104123316A
Other languages
English (en)
Other versions
TWI563484B (en
Inventor
韵生 王
日新 吳
Original Assignee
豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪威科技股份有限公司 filed Critical 豪威科技股份有限公司
Publication of TW201616478A publication Critical patent/TW201616478A/zh
Application granted granted Critical
Publication of TWI563484B publication Critical patent/TWI563484B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種顯示器及顯示驅動方法實現一像素設定/重設方案。一範例顯示器的每一像素單元包括一設定端、一重設端、一輸出端及一設定/重設電路。回應於該設定端上接收一設定訊號，該設定/重設電路於該輸出端上具有一第一訊號，並於該輸出端上維持該第一訊號直至在該重設端接上收到一重設訊號。回應於該重設端上接收一重設訊號，該設定/重設電路於該輸出端上具有一第二訊號，並於該輸出端上維持該第二訊號直至在該設定端上接收到一設定訊號。該像素的光輸出取決於當該第一訊號和該第二訊號在一預設調變期間於該設定/重設電路的該輸出端上生效。

Description

省電顯示系統及其方法
本發明涉及一種顯示系統，尤指涉及一種包含個別像素單元陣列的顯示系統。更特別的是，本發明涉及的顯示系統，其中在顯示器的個別像素上具有像素資料。
顯示系統包含有像素陣列，在像素陣列上具有顯示資料為常見的技術。在習知的顯示器中，像素一般配置於一個陣列的行與列中。資料線沿著像素各行而配置，而列線沿著像素的各列而配置。在一特定列線上的一致能訊號係使該列的每一像素加載在個別行線(通常為兩條)的資料位元生效，個別行線係與位於該像素之內部鎖存器的每一個別像素相關聯。該鎖存資料位元控制由該相關聯像素所顯示的強度。
多個位元資料(例如8位元、16位元或更多)依序地加載進每一像素以產生一單一強度值。藉由該資料位元的值，該像素於開/亮(例如數字1)與關/暗(例如數字0)的狀態之間切換，該等狀態由一觀看者的眼睛進行整合，使得一中間強度可為該觀看者所感知。
每次消耗實質的電量，該等列線進行充電以寫入一數字1至一像素。該等列線於一單一資料框必須進行充電的時間次數取決於資料的容量。特別是，當有一數字0寫入一像素且一數字1寫入下一列(相同行)的像素時，該等列線必須進行充電。對於一個1280 X 720像素的顯示器，對一個一般的顯示畫面而言，行線須大約充電9百萬次，且對最差的資料框案例而言，行線可能需要充電超過2千9百萬次。其次，由於需要充電的行線的數量取決於影像資料，故電量耗損並不是前後一致的。
為了提升影像品質，業界已經發展了不同的資料方案。在一些案例中，原始資料(例如8位元)係轉換成包含有更多數量(例如超過60 位元)的資料。增加的位元數量大幅地增加行線轉換的數量，因此，也增加顯示器的電量耗損。此外，增加的資料位元數量需要更大的記憶體緩衝器，這也增加了顯示器及/或驅動電路的成本。
目前需要的是一種能比習知顯示器使用更少電量的顯示器。同樣需要的是一種能有更穩定電量消耗的顯示器。同樣需要的是一種可以在顯示器及/或驅動電路中達成使用更多資料位元但不增加記憶體緩衝器大小的驅動方案的結果的顯示器。
本發明藉由提供一種顯示器及實現一種像素設定/重設方案的顯示器驅動方法來克服與習知技術相關聯的問題。本發明依據多位元影像資料促進驅動一顯示器，同時減少顯示器之行線於一資料框所必須充電的時間次數。
一種顯示器包括一像素單元，該像素單元包含一設定端、一重設端、一輸出端以及一設定/重設電路，該設定/重設電路耦接以經由該設定端接收一設定訊號以及經由該重設端接收一重設訊號。回應於該設定端上接收一設定訊號，該設定/重設電路作動以使在該輸出端上的一第一訊號生效，並且在該輸出端上維持該第一訊號直至在該重設端上接收到一重設訊號。回應於該重設端上接收一重設訊號，該設定/重設電路作動以使在該輸出端上的一第二訊號生效，並且在該輸出端上維持該第二訊號直至在該設定端上接收到一設定訊號。該像素的光輸出取決於當該第一訊號和該第二訊號在一預設調變期間於該設定/重設電路的該輸出端上生效。
該顯示器進一步包括一設定訊號線，被耦接至該像素單元的該設定端、一重設訊號線，被耦接至該像素單元的該重設端、以及一邏輯電路。該邏輯電路具有一顯示資料輸入端組，被耦接以接收顯示資料，該顯示資料表示由該像素顯示的一強度值。該邏輯電路亦具有一時序資料輸入端組，被耦接以接收時序資料，該時序資料表示該調變期間的一特定部分。該邏輯電路依據該顯示資料與該時序資料的值作動以選擇性地於該設定訊號線上具有一設定訊號、於該重設訊號線上具有一重設訊號、或者不在該 設定訊號線或該重設訊號線上具有訊號。
一範例顯示器包括複數個像素單元，被配置以在該顯示器中形成一像素單元行。該複數個像素單元之每一個的該設定端耦接至該設定訊號線，以及該複數個像素單元之每一個的該重設端耦接至該重設訊號線。該顯示器包括複數個像素單元行，每一像素單元行包括複數個像素單元、一設定訊號線以及一重設訊號線。
於該範例實施例中，該像素單元更包括一像素電極以及一開關。該開關具有一第一輸入，被耦接至一第一電壓供應線、一第二輸入，被耦接至一第二電壓供應線、以及一控制端，被耦接至該設定/重設電路的該輸出端。回應於該設定/重設電路之該輸出端上的該第一訊號生效，該開關作動以耦接該第一電壓供應線至該像素電極。回應於該設定/重設電路之該輸出端上的該第二訊號生效，該開關作動以耦接該第二電壓供應線至該像素電極。
該顯示器亦包括一驅動電路，被耦接以提供該顯示資料至該邏輯電路的該顯示資料輸入端組。該驅動電路包括一影像資料輸入端組，用於自一影像資料源接收影像資料，並且作動以基於該影像資料產生該顯示資料。於一實施例中，該顯示資料與該影像資料相同。該影像資料包括(n個)位元、以及該調變期間包括2n-1個子區間。該設定訊號為一脈衝，而該重設訊號為一脈衝。於每一調變期間，每一像素的該設定訊號端上具有不超過一脈衝，以及於每一調變期間，每一像素之該重設端上具有不超過一脈衝。
於一第二實施例，該影像資料定義複數個強度值以由該像素顯示、以及該驅動電路產生與該影像資料格式不相同的顯示資料。於該第二實施例，該驅動電路作動以定義該調變期間，於該調變期間，該等強度值的其中之一由該像素顯示，並且該驅動電路定義該調變期間的子區間，於該調變期間的子區間，該設定/重設電路處於一設定狀態或一重設狀態。於該調變期間，由該像素顯示的該強度對應至該調變期間之子區間的數量，於該調變期間的子區間，該設定/重設電路處於一設定狀態。該調變期間包括一第一組子區間以及一第二組子區間，該第二組子區間相對於該第一組子區間具有一差異間隔。該顯示資料包括一第一部份，對應至該第一組子 區間、以及一第二部份，對應至該第二組子區間。該設定訊號為一脈衝，而該重設訊號為一脈衝。於該第一組及該第二組子區間，在每一像素的該設定端上具有不超過一脈衝，以及於該第一組及該第二組子區間，在每一像素的該重設端上具有不超過一脈衝。
於該第二實施例中，該顯示器包括複數個像素及一記憶體緩衝器。該記憶體緩衝器被耦接以自該驅動電路接收顯示資料，並提供該顯示資料至該邏輯電路。對於一調變期間該記憶體緩衝器對該顯示器之所有每一像素具有足夠的容量以保存該顯示資料的該第一部份；以及對於一調變期間該記憶體緩衝器對該顯示器之所有每一像素具有足夠的容量以保存該顯示資料的該第二部份。然而，對於一調變期間該記憶體緩衝器對該所有每一像素不具有足夠的容量以保存該所有像素資料。
本發明另揭示一種調變多像素顯示器的方法。該方法包括接收影像資料及定義一調變期間。該方法亦包括於該調變期間提供一設定訊號至該顯示器的每一像素、以及於該調變期間提供一重設訊號至該顯示器的每一像素。對於每一特定像素，該設定訊號與該重設訊號的相對時間取決於該影像資料，且決定每一特定像素的光輸出。
一範例方法進一步包括切割該調變期間為複數個子區間、以及基於該影像資料產生顯示資料。該方法亦包括產生與該等子區間相關聯的時序資料、以及基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素。
於一範例方法中，該顯示資料與該影像資料相同。該影像資料包括(n個)位元，以及該調變期間包括2n-1個子區間。提供該等設定訊號的步驟包括於耦接至該等像素之設定訊號線上具有設定脈衝、以及於每一調變期間提供不超過一設定脈衝至每一像素。提供該等重設訊號的步驟包括於耦接至該等像素之重設訊號線上具有重設脈衝、以及於每一調變期間提供不超過一重設脈衝至每一像素。
於一第二範例方法中，該切割該調變期間為複數個子區間的步驟包括切割該調變期間為一第一組子區間及一第二組子區間。該第二組子區間相對於該第一組子區間具有一差異間隔。提供該等設定訊號的步驟包括於耦接至該等像素的設定訊號線上具有設定脈衝、以及於每一第一組及 第二組子區間提供不超過一設定脈衝至每一像素。提供該等重設訊號的步驟包括於耦接至該等像素之重設訊號線上具有重設脈衝、以及於每一第一組及第二組子區間提供不超過一重設脈衝至每一像素。
於一第二範例方法中，該產生該顯示資料的步驟包括產生該顯示資料的一第一部分以對應該第一組子區間，並產生該顯示資料的一第二部分以對應該第二組子區間。該基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素的步驟包括，於基於該顯示資料的該第一部分的該第一組子區間，提供該等設定訊號及該等重設訊號至該等像。此外，該基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素的步驟包括，於基於該顯示資料的該第二部分的該第二組子區間，提供該等設定訊號及該等重設訊號至該等像素。
於一特別的範例方法中，該產生該顯示資料的步驟包括產生一第一二進制資料字以及一第二二進制資料字。該第一二進制資料字具有一值以表示該第一組子區間之若干子區間，於該第一組子區間之若干子區間，一相關像素處於一設定狀態。該第二二進制資料字具有一值以表示該第二組子區間之若干子區間，於該第二組子區間之若干子區間，一相關像素處於一設定狀態。
所揭露的實施例提供了用於接收影像資料的裝置的範例，並基於該影像資料提供設定訊號與重設訊號至一顯示器的像素。
100‧‧‧顯示系統
102‧‧‧顯示驅動器
104(r)‧‧‧紅顯示器
104(g)‧‧‧綠顯示器
104(b)‧‧‧藍顯示器
106(A,B)‧‧‧框緩衝器
108‧‧‧輸入端
110‧‧‧影像資料輸入端組
112‧‧‧時脈輸入端
114‧‧‧資料管理器
116‧‧‧顯示控制單元
118‧‧‧緩衝資料匯流排
120(r,g,b)‧‧‧顯示資料線
122‧‧‧整合線
124‧‧‧顯示控制線
202、202A‧‧‧像素單元
204‧‧‧資料緩衝器
206‧‧‧設定/重設脈衝產生器
208‧‧‧列解碼器
210‧‧‧電壓控制器
212‧‧‧反射像素鏡
214‧‧‧共用電極
218‧‧‧設定訊號線
220‧‧‧重設訊號線
221‧‧‧列致能線
222‧‧‧V1線
224‧‧‧V0線
226‧‧‧VC線
302‧‧‧設定/重設電路
304‧‧‧第一反向器
306‧‧‧第二反向器
308‧‧‧設定閘
310‧‧‧重設閘
312‧‧‧致能閘
314‧‧‧節點
316‧‧‧節點
318‧‧‧多工處理器
320‧‧‧電容
322‧‧‧資料讀取閘
324‧‧‧資料讀取輸入
326‧‧‧讀取輸出線
352‧‧‧致能閘
354‧‧‧致能閘
402‧‧‧脈衝邏輯
404‧‧‧設定閘
406‧‧‧重設閘
408‧‧‧脈衝線
702‧‧‧資料字
800‧‧‧顯示系統
802‧‧‧顯示驅動器
804(r,g,b)‧‧‧顯示器
814‧‧‧資料管理器
816‧‧‧顯示控制單元
820‧‧‧資料線
824‧‧‧顯示控制線
904‧‧‧資料緩衝器
906‧‧‧設定/重設脈衝產生器
1002‧‧‧脈衝邏輯
1300‧‧‧脈衝產生器
1302‧‧‧設定輸入
1304‧‧‧重設輸入
1400‧‧‧範例方法
1402‧‧‧第一步驟
1404‧‧‧第二步驟
1406‧‧‧第三步驟
1408‧‧‧第四步驟
1410‧‧‧第五步驟
1500‧‧‧範例方法
1502‧‧‧第一步驟
1504‧‧‧第二步驟
1506‧‧‧第三步驟
1600‧‧‧範例方法
1602‧‧‧第一步驟
1604‧‧‧第二步驟
第1圖係根據本發明第一實施例之顯示系統的方塊圖；第2圖係第1圖之顯示系統的顯示裝置的方塊圖；第3圖係第2圖之顯示器的像素單元的簡化電路圖；第3A圖係一替換的像素單元的簡化電路圖；第4圖係第2圖之顯示器的脈衝產生器的簡化電路圖；第5圖係達成255灰階之像素調變的時序圖；第6圖係應用至第2圖之顯示器的設定與重設線的訊號的時序圖； 第7圖係顯示實現於本發明替換實施例之調變方案的資料表現圖；第8圖係顯示替換的顯示系統以實現第7圖的調變方案的方塊圖；第9圖係第8圖顯示系統的顯示裝置的方塊圖；第10圖係第9圖顯示器的脈衝產生器的簡化電路圖；第11圖係應用至第9圖之設定與重設線的訊號的時序圖；第12A圖係藉由第10圖脈衝產生器之脈衝邏輯單元顯示第7圖之資料字的第一部份的過程的邏輯圖表；第12B圖係藉由第10圖脈衝產生器之脈衝邏輯單元顯示第7圖之資料字的第二部份的過程的邏輯圖表；第13圖係替換的脈衝產生器的簡化電路圖；第14圖係總結調變多像素顯示器的範例方法的流程圖；第15圖係總結執行第14圖之「定義調變期間」步驟的範例方法的流程圖；以及第16圖係總結執行第14圖之「產生顯示資料」步驟的範例方法的流程圖。
本發明藉由提供一種顯示器及含有一設定/重設結構與功能之像素單元之驅動方法來克服與習知技術相關聯的問題。在下面的敘述中，將列舉多個具體細節(例如顯示器中行與列的數量，顯示器的型態，具體資料型態等)以提供本發明完整的了解。然而，熟知本技藝者將了解到本發明可用與該等具體細節不同的方式實現。在其他例子中，習知顯示器製造方法與驅動實作(例如非同步驅動方案)的細節已被省略，以免非必要地模糊本發明。
為了簡化本發明之基本方面的解釋，本發明將以顯示8位元的影像資料作為實施例進行敘述。而後，本發明將敘述使用更複雜調變方案以顯示8位元影像資料的實施例。然而，須了解的是，本發明可應用至顯示具有任何位元數及/或加權方案的系統。
第1圖係顯示根據本發明一實施例之顯示系統100的方塊圖。 該顯示系統100包括一顯示驅動器102、一紅顯示器104(r)、一綠顯示器104(g)、一藍顯示器104(b)、一對框緩衝器106(A)與106(B)。每一顯示器104(r,g,b)包含一像素陣列(未顯示於第1圖)，被配置為1280行與768列以顯示一影像。顯示驅動器接收來自一系統(例如一電腦系統、電視接收器等，未顯示於圖式中)的複數個輸入，該等輸入包含經由一輸入端108之一垂直同步(Vsync)訊號、經由一影像資料輸入端組110的一影像資料、以及經由一時脈輸入端112的一時脈訊號。
顯示驅動器102包括一資料管理器114及一顯示控制單元(ICU)116。資料管理器114耦接至垂直同步輸入端108、影像資料輸入端組110及時脈輸入端112。此外，資料管理器114經由72位元緩衝資料匯流排118耦接至每一框緩衝器106(A)與106(B)。資料管理器114亦分別經由複數個(於本實施例中為8個)顯示資料線120(r,g,b)耦接至每一顯示器104(r,g,b)。因此，於本實施例中匯流排118具有顯示資料線120(r,g,b)組合後三倍的頻寬。最後，資料管理器114耦接至一整合線122。顯示控制單元116亦耦接至輸入端108及整合線122，並經由複數條(於本實施例中為23條)顯示控制線124(r,g,b)耦接至每一顯示器104(r,g,b)。
顯示驅動器102控制及整合該等顯示器104(r,g,b)的驅動方案。資料管理器114由影像資料輸入端組110接收影像資料，並由緩衝資料匯流排118提供已接收的影像資料至其中之一框緩衝器106(A-B)。於本實施例中，影像資料每次傳送72位元(例如每次3個24位元資料字)至框緩衝器106(A-B)。資料管理器114亦從框緩衝器106(A-B)其中之一擷取影像資料，根據顏色分離該影像資料，並由顯示資料線120(r,g,b)提供影像資料之每一顏色(例如紅、綠、藍)至個別的顯示器104(r,g,b)。須注意，每條顯示資料線120(r,g,b)包含8位元。由此，每次可傳送一等值於8位元資料的像素。然而，需要了解的是，可提供更多數量的資料線120(r,g,b)以降低速度及所需的傳輸數量。資料管理器114利用由整合線122所接收之該等整合訊號以確保適當的資料在適當的時間提供至每一顯示器104(r,g,b)。最後，資料管理器114利用在輸入端108所提供的該等同步訊號及在時脈輸入端112所接收的該等時脈訊號來整合影像資料於顯示驅動系統100之不同組件之間的路徑。
資料管理器114以交換的方式經由框緩衝器106(A及B)讀取及寫入資料。特別是，資料管理器114由其中之一框緩衝器(例如框緩衝器106(A))讀取資料，並提供該資料至顯示器104(r,g,b)，同時資料管理器寫入下一個框資料至另一框緩衝器(例如框緩衝器106(B))。在第一框資料由框緩衝器106(A)寫入至顯示器104(r,g,b)後，資料管理器114開始由框緩衝器106(B)提供第二框資料至顯示器104(r,g,b)，同時寫入接收後之新資料至框緩衝器106(A)。當資料流進入顯示驅動器102，此交換方案持續運作，伴隨資料寫入至其中之一框緩衝器106的同時，資料由另一框緩衝器106進行讀取。
依據在顯示系統100所實現的驅動方案，資料管理器亦可轉換該影像資料為其他格式。例如，24位元的RGB資料(每種顏色8個二元加權位元)可轉換成具有更多數量位元的組合資料(例如資料字包括一組二元加權位元及一組任意加權位元)。該轉換的/重訂格式的資料在此係指顯示資料(例如資料傳送至顯示器104)。然而，在此特別的實施例中不需要進行轉換，影像資料與顯示資料也一樣。
顯示控制單元116控制每一顯示器114(r,g,b)之該等個別像素單元的調變(亦即設定與重設)以顯示一各自的彩色圖像。顯示器114(r,g,b)被配置使得個別的顯示彩色影像重疊以形成一全彩色影像。顯示控制單元116經由共同顯示控制線124提供多種控制訊號至每一顯示器114(r,g,b)。顯示控制單元116亦由整合線122提供整合訊號至資料管理器114，使得顯示控制單元116與資料管理器114保持同步，且由顯示器114(r,g,b)產生的影像得以保持完整。最後，顯示控制單元116由輸入端108接收同步訊號，使得顯示控制單元116及資料管理器114與每一框資料再同步。
回應於自資料管理器114所接收的影像資料以及自顯示控制單元116所接收的控制訊號，顯示器114(r,g,b)根據與像素相關聯的影像資料調變各自顯示器的每一像素。藉由基於該影像資料產生設定及重設訊號，顯示器114(r,g,b)的每一像素係與一單一脈衝進行調變，而非一傳統的脈衝寬度調變方案。
第2圖係顯示系統100(第1圖)之其中之一的顯示器104的方 塊圖。該顯示器104包括複數個配置於行與列中的像素單元202、一資料緩衝器204、一設定/重設脈衝產生器206、一列解碼器208以及一電壓控制器210。於此範例中，顯示器104係為一矽基液晶(LCOS)裝置。每一像素202單元包括一反射像素鏡212，該反射像素鏡212覆蓋該像素單元的電路(未顯示於第2圖)。一液晶層(圖未示)覆蓋像素鏡212並由一透明的共用電極214所蓋住。該液晶層轉動穿過該液晶層之光的極性一個量值，該量值取決於像素鏡212與共用電極214之間的電壓。而後，根據每一像素單元202所產生的極性轉動，可使用偏光鏡(圖未示)來顯示光與暗的像素。
顯示器104作動以回應由顯示驅動器102(第1圖)所提供的控制訊號與資料。資料緩衝器204承載經由顯示資料線120所接收的資料，以回應經由顯示控制線124的其中之一所接收的一資料負載訊號。在此範例實施例中，資料緩衝器204具有(1280 x 768 x 8)位元的容量，可使資料緩衝器204儲存一完整的顯示資料框(亦即對一具有1280行與768列之顯示器之每一像素為8位元)。回應至提供給資料緩衝器204的一列地址及列解碼器208，資料緩衝器204提供顯示資料(每一像素8位元)的對應列至設定/重設脈衝產生器206。
設定/重設脈衝產生器206比較該接收後之顯示資料與經由顯示控制線124所接收的時序資料，根據該比較，設定/重設脈衝產生器206選擇性地傳送由另一顯示控制線124所接收的脈衝至與設定訊號線218關聯的其中之一、與重設訊號線220關聯的其中之一、或者不傳送至設定訊號線218及重設訊號線220。列解碼器208解碼由顯示控制線124所提供的該列地址，並於一相關之列致能線221上使一致能訊號生效。該致能訊號於列線路22的其中之一上生效係致能該列的每一像素單元202以接收一脈衝(如果有出現)，該脈衝係於該相關的設定訊號線218或重設訊號線220上生效。
設定訊號線218與重設訊號線220取代先前顯示器的資料線。每一設定訊號線218與重設訊號線220係耦接至像素單元202之一相關聯的行。然而，並非是寫入資料位元至該像素單元202，該像素單元202經由設定訊號線218上的一脈衝進行設定(例如開啟)，並經由重設訊號線220 上的一脈衝進行重設(例如關閉)。由一特定像素顯示之灰階度取決於部分調變期間該特定像素所處的設定狀態(例如開啟)。本發明之設定/重設驅動方案大幅地降低行線(設定訊號線218與重設訊號線220)於每一資料框必須充電的次數，特別是相比於先前顯示器的資料線。確實，於本範例實施例中，對於一單一資料框的調變期間，只有一設定脈衝與一重設脈衝需要提供至每一像素。降低設定訊號線218與重設訊號線220必須充電的次數使得電量耗損有顯著地下降。
回應一去偏訊號(D/D-bar)及一VC參考電壓，電壓控制器210提供一去偏顯示器104的裝置，以此防止由於液晶層中的離子偏移造成LCOS裝置的損害。特別是，電壓控制器210控制經由VC線226提供至共用電極214的電壓，該「開啟的」像素電壓經由V1線222提供至像素單元202，該「關閉的」像素電壓經由V0線224提供至像素單元202。藉由改變V1線222上與V0線224上的電壓，電壓控制器可維持像素鏡212與共用電極214之間的電壓大小，但改變電壓的方向。例如，假設VC為0伏特且V1為3.5伏特，改變V1的電壓至-3.5伏特並不會改變該像素單元202的光輸出，但有助於去偏像素鏡212之上的液晶層。當橫跨液晶的均方根(RMS)電壓隨著時間趨近於零，將產生有最佳的去偏化。
第3圖係顯示器104之像素單元202的簡化電路圖。該像素單元202包括一設定/重設電路302，該設定/重設電路302於本範例實施例中包括一第一反向器304、一第二反向器306、一設定閘308、一重設閘310以及一致能閘312。該第一反向器304之輸出在節點314耦接至該第二反向器306之輸入，該節點314提供設定/重設電路302之輸出。該第二反向器306之輸出在節點316耦接至該第一反向器304之輸入。節點314經由串聯之重設閘310及致能閘312耦接至地。同樣地，節點316經由串聯之設定閘308及致能閘312耦接至地。
設定/重設電路302的設定與重設如下所述。當致能閘312處於一非導通狀態，不論設定訊號線218上是否具有設定訊號或重設訊號線220上是否具有重設訊號，設定/重設電路302維持其現狀(設定或重設)。只有當列致能線221上的致能訊號將致能閘312帶進導通狀態，設定/重設電路302才會進行設定/重設。
當致能閘312處於導通狀態，設定訊號線218上的脈衝設定設定/重設電路302。設定訊號線218上的脈衝將設定閘308帶進導通狀態，並且拉低節點316的狀態。回應節點316上的低訊號，第一反向器304在節點314上使一高訊號生效，該節點314為設定/重設電路302之輸出。節點314上的高訊號亦使得第二反向器306在節點316上使一低訊號生效，並且在設定訊號線218上的設定脈衝結束且設定閘308不再處於導通狀態後，第二反向器306在節點316上維持該低訊號。於設定狀態，設定/重設電路302的輸出(節點314)維持高狀態。
當致能閘312處於導通狀態，重設訊號線220上的脈衝重設設定/重設電路302。重設訊號線220上的脈衝將重設閘310帶進導通狀態，並且拉低節點314的狀態。回應節點314上的低訊號，第二反向器306在節點316上使一高訊號生效。該節點316上的高訊號亦使得第一反向器304在節點314上使一低訊號生效，並且在重設訊號線220上的重設脈衝結束且重設閘310不再處於導通狀態後，第一反向器304在節點314上維持該低訊號。於重設狀態，設定/重設電路302的輸出(節點314)維持低狀態。
像素單元202亦包括一多工處理器318。該多工處理器318具有一第一輸入，被耦接至V1電壓供應線222、一第二輸入，被耦接至V0電壓供應線224、一控制輸入，被耦接至節點314(設定/重設電路302之輸出)、以及一輸出，被耦接至像素鏡212及一電容320。回應節點314上之低訊號，多工處理器318耦接V0電壓供應線224至像素鏡212及電容320，使像素202處於「關閉」狀態。回應節點314上之高訊號，多工處理器318耦接V1電壓供應線222至像素鏡212及電容320，使像素202處於「開啟」狀態。如此，當像素單元202處於重設狀態時，像素單元202為關閉，當像素單元202處於設定狀態時，像素單元202為開啟。雖然設定/重設電路302之輸出可直接耦接至像素鏡212，，多工處理器318的使用係促進液晶顯示器之去偏化，如同上所述。
像素單元202亦包括一資料讀取閘322。該資料讀取閘322係促進用於偵測目的之像素鏡212上所具有之資料的讀取。在資料讀取輸入324上所具有之資料讀取訊號將資料讀取閘322帶進導通狀態，進而施加在像素鏡212上所具有的電壓至讀取輸出線326。像素單元202之偵測像素讀取 特徵與本發明剩餘的部分並不特別密切。因此，資料讀取輸入324與讀取輸出線326自剩餘的圖式中省略，以免將該等圖式複雜化。
第3A圖係為替換的像素單元202A的簡化電路圖。替換的像素單元202A與第3圖的像素單元202相似，除了致能閘312由一對致能閘352及354替代之外。致能閘352及354的功能與致能閘312相近，但使用兩個分離的致能閘能在增加積體裝置的情況下能增加工作效能。
第4圖係為設定/重設脈衝產生器206的簡化電路圖。該設定/重設脈衝產生器206於顯示器104之每一像素單元202的行中包括一脈衝邏輯402、一設定閘404以及一重設閘406。從顯示控制單元116經由一脈衝線408接收脈衝(第1圖)。每一設定閘404選擇性地耦接脈衝線408至每一個別的設定訊號線218。同樣地，每一重設閘406選擇性地耦接脈衝線408至每一個別的重設訊號線220。脈衝邏輯402具有一第一輸出，被耦接至設定閘404的控制閘、以及一第二輸出，被耦接至重設閘406的控制閘。
脈衝邏輯402由顯示驅動器102接收8位元的顯示資料及8位元的時脈，並決定是否一設定訊號或一重設訊號要傳送至該相關聯的像素202。於一預定調變期間，該顯示資料表示由像素單元202顯示之強度，時脈表示該調變區間之一特別子區間。若時脈值與顯示資料的比較指示一設定訊號應提供至該像素單元202，則脈衝邏輯402在設定閘404的控制閘上具有一電壓，將使得設定閘404處於導通狀態，且於脈衝線408上具有之脈衝將傳送至設定訊號線218。若時脈值與顯示資料的比較指示一重設訊號應提供至該像素單元202，則脈衝邏輯402在重設閘406的控制閘上具有一電壓，將使得重設閘406處於導通狀態，且於脈衝線408上具有之脈衝將傳送至重設訊號線220。若時脈值與顯示資料的比較指示沒有一設定訊號或一重設訊號應提供至該像素單元202，則脈衝邏輯402在設定閘404與重設閘406的控制閘上維持一電壓，使得設定閘404與重設閘406維持非導通狀態，且於脈衝線408上具有的脈衝將不會傳送至設定訊號線218或重設訊號線220。
一般而言，於該調變期間的特定子區間，脈衝邏輯402傳送脈衝至設定訊號線218及重設訊號線220以將像素單元開啟(設定)或關閉(重設)，使得一特定像素單元202之光輸出對應至特定像素單元202之顯 示資料的強度值。提供至像素單元202的設定及重設脈衝的次數與時間取決於調變期間(一強度值由一像素單元顯示的時間)與該調變期間是如何進行再區分的。
第5圖為顯示於所述之實施例中調變期間是如何進行再區分的圖表。調變期間係分割成255個子區間，使得256個分離的灰階度方便由8位元的顯示資料所定義。時間值(t0-255)所對應子區間的數字係直接超過其關聯的時間。例如，時間(t3)發生於子區間3與子區間4之間。為了達成灰階值0，像素202於時間(t0)處於重設，且於調變期間的時段中不會處於設定。其結果，像素202在0/255子區間為開啟，因此產生一光輸出對應至一0灰階值。
為了達成任意的灰階值1至255，像素202於時間(t0)處於設定，且於對應顯示資料之強度值的時間處於重設。例如，若8位元的顯示資料指示一值7，則像素單元202於時間(t0)處於設定，且於時間(t7)處於重設。另一例子，若8位元的顯示資料指示一253的值，則像素單元202於時間(t0)處於設定，且於時間(t253)處於重設。總體來說，在像素單元202處於設定的數個對應至顯示資料強度值的子區間之後，像素單元202處於重設。
第6圖為顯示應用設定及重設訊號至像素單元220之行的設定訊號線218與重設訊號線220的時序圖。於第6圖中，位於同一行3個不同的像素單元係進行設定與重設。第一像素單元202位於列(n)，第二像素單元202位於列(n+1)，第三像素單元202位於列(n+2)。
第6圖顯示本實施例之設定訊號線218與重設訊號線220如何相較於先前顯示器的行資料線只需較少的電壓轉移(充電、放電、再充電)。相較於寫入8個個別位元資料至先前顯示器的每一像素單元，每一像素單元202只需要一設定脈衝及一重設脈衝來顯示特定灰階值。當使用具有更多位元的顯示資料，此一比較更加有利。
此外，由於在一鄰近列由像素單元202所顯示之不同強度值，並不需要更多設定訊號線218與重設訊號線220的轉移。於本實施例，每一調變期間中設定訊號線218與重設訊號線220所需的轉移數量是固定的(每一像素單元有一設定脈衝與一重設脈衝)，且不受由鄰近像素所顯示之 特定強度值的支配。
於先前顯示器中，增加行資料線的轉換是需要的。在第6圖的範例中，列(n)的像素單元202上具有(x)值，列(n+1)的像素單元202上具有(y)值，列(n+2)的像素單元202上具有(z)值。強度值(y)小於強度值(x)，強度值(x)小於強度值(z)。在時間區間T1與T2之間，列(n+1)的像素單元202係處於關閉狀態(位元值為0)，列(n)與列(n+2)的像素單元202處於開啟狀態(位元值為1)。因此，於先前顯示器中，行資料線必須由列(n)的像素單元202寫入(1)轉移至列(n+1)的像素單元202寫入(0)，而後再至列(n+2)的像素單元202寫入(1)。對於在時間T2與T3之間寫入像素單元202的每一資料位元，這些轉換要反覆進行。同樣地，於時間T1與T2之間對每一資料位元增加轉換也是需要的，因為列(n+1)的像素單元202處於關閉狀態，但是列(n+2)的像素單元202處於開啟狀態。
第7圖係顯示實現於本發明替換實施例之調變方案的資料表現圖。根據此實施例，調變期間切割為30個子區間。該等30個子區間分為兩組。於第一組子區間(T1-15)每一子區間具有16時間單位的長度。於第二組子區間(B1-15)每一子區間具有1時間單位的長度。因此，總調變期間包括255時間單位並能夠表現256個分離的灰階值(包括0)。
由使用所示調變期間表現的強度值係由一8位元資料字702所表現。對於調變期間的每一子區間組，資料字702包括一位元組。在此範例中，資料字702包括4N位元對應至第一組子區間(T1-15)，並包括4B位元對應至第二組子區間(B1-15)。4N位元的二進位值表示子區間T的數量，於子區間期間，一像素單元202處於設定狀態(開啟)，且4B位元的二進位值表示子區間B的數量，於子區間期間，一像素單元202處於重設狀態(關閉)。參考以下所述的第二實施例，此新穎的資料結構係減少顯示裝置中記憶體緩衝器所需的容量。
第8圖係替換的顯示系統800的方塊圖。顯示系統800與顯示系統100相似，除了修改實現第7圖的調變方案。顯示系統800包括一顯示驅動器802以及多個顯示器804(r,g,b)，係經由資料線820及顯示控制線824相互連接。與前述的實施例相比，資料線820包括4條線而非8條 線，因為每次只有一半(4位元)的資料字702提供至顯示器804。資料線820可包括更多條線以利每次傳輸超過一像素單元202的資料(例如對每個像素單元202有16條線傳輸4位元)，但為了說明簡要，只顯示4條線。此外，顯示控制線824包括19條線，較前述的實施例少4條線，因為於本實施例只需較少的位元來傳送時序值，這在下面會有更詳細地敘述。
如前述之實施例，資料管理器814經由影像資料輸入端組110接收24位元的RGB影像資料(每種顏色8位元)。然而，於傳輸影像資料至框緩衝器106(A,B)之前，資料管理器814轉換每8位元的強度值為顯示資料，該顯示資料以具有相同強度值的第7圖資料字702為格式。而後，回應來自顯示控制單元816且經由整合線122所接收的控制訊號，資料管理器814提供一全顯示資料框的4N位元或4B位元至顯示器804。
根據資料管理器814所提供的顯示資料，顯示控制單元816提供時序及控制資料/訊號至顯示器814以設定及重設顯示器804的像素單元202。該等時序及控制訊號將配合後面的圖式更詳細地解釋，該等圖式顯示更詳細的顯示器804。
第9圖係第8圖顯示系統之顯示裝置804的方塊圖。顯示器804與顯示器104相似，除了修改資料緩衝器904與設定/重設脈衝產生器906以實現第7圖的調變方案。特別是，資料緩衝器904只需要資料緩衝器204(第2圖)一半的容量，因為每次資料緩衝器只儲存一N位元框或一B位元框資料字702。此外，設定/重設脈衝產生器906於每行每次只接收與作動4位元(4N位元或4B位元)。相較於資料緩衝器204，資料緩衝器904減少的尺寸提供了在尺寸與成本上更佳的減省。設定/重設脈衝產生器亦較小，因此也比設定/重設脈衝產生器206(第2圖)花費少。至少部分由於第7圖的調變方案，資料緩衝器904與設定/重設脈衝產生器906所減少的尺寸與成本只需要在每一資料框每一像素單元202多一個設定脈衝與一個重設脈衝。
第10圖係顯示器804之設定/重設脈衝產生器906的簡化電路圖。相比於設定/重設脈衝產生器206的8位元邏輯402(第2圖)，設定/重設脈衝產生器906與設定/重設脈衝產生器204相似，除了設定/重設脈衝產生器906包括4位元邏輯1002以外。脈衝邏輯1002自資料緩衝器904 接收4位元顯示資料(4N位元或4B位元)，並自顯示控制單元816(第8圖)接收一4位元時脈。若4位元時脈值與4位元顯示資料的比較表示一設定訊號應提供至像素單元202，則脈衝邏輯1002在設定閘404之控制閘上具有一電壓，將使得設定閘404處於導通狀態，且於脈衝線408上具有的脈衝將傳送至設定訊號線218。若時脈值與顯示資料的比較表示一重設訊號應提供至像素單元202，則脈衝邏輯1002在重設閘406之控制閘上具有一電壓，將使得重設閘406處於導通狀態，且於脈衝線408上具有的脈衝將傳送至重設訊號線220。若時脈值與顯示資料的比較表示沒有一設定訊號或一重設訊號應提供至像素單元202，則脈衝邏輯1002在設定閘404與重設閘406之控制閘上維持一電壓，使得設定閘404與重設閘406維持非導通狀態，且於脈衝線408上具有的脈衝將不會傳送至設定訊號線218或重設訊號線220。
第11圖為應用至範例顯示器804(第9圖)之設定訊號線218與重設訊號線220的訊號的時序圖。在第11圖的範例中，顯示資料包括具有一(p)值的4T位元與具有一(r)值的4B位元。(p)值表示子區間T1-T15的數量，於該等子區間相關聯的像素202應處於「開啟」狀態，(r)值表示子區間B1-B15的數量，於該等子區間像素202應處於「關閉」狀態。於每一時間t0-t15，脈衝邏輯1002比較4N位元顯示資料與該時脈。當該時脈值等於0時(例如t0)，除非(p)值等於0，脈衝邏輯1002於脈衝線408上產生一脈衝經由閘404傳送至設定訊號線218。如果(p)值等於0，則脈衝邏輯1002不會產生脈衝傳送至設定訊號線218。於後續時間(t1-t15)，脈衝邏輯1002比較4N位元顯示資料的(p)值與該時脈，並於脈衝線408上產生一脈衝傳送至重設訊號線220當該時脈值等於N位元之(P)值時(例如，於時間tp)。反之，脈衝邏輯1002作動閘404與406關閉脈衝線408上的脈衝至設定訊號線218與重設訊號線220之間的傳輸。如第11圖的時序圖所示，一脈衝於時間t0傳送至設定訊號線218，一重設脈衝於時間tp傳送至重設訊號線220。此為於調變期間之T子區間(第7圖)傳送至特定像素202僅有的脈衝。
其次，於每一時間b0-b15，脈衝邏輯1002比較4B位元顯示資料與該時脈。當該時脈值等於0時(例如t0)，除非(r)值等於0，脈衝邏輯 1002於脈衝線408上產生一脈衝經由閘404傳送至設定訊號線218。如果(r)值等於0，則脈衝邏輯1002不會產生脈衝傳送至設定訊號線218。於後續時間(b1-b15)，脈衝邏輯1002比較4B位元顯示資料的值與該時脈，並於脈衝線408上產生一脈衝傳送至重設訊號線220當該時脈值等於B位元之(r)值時(例如，於時間tr)。反之，脈衝邏輯1002作動閘404與406關閉脈衝線408上的脈衝至設定訊號線218與重設訊號線220之間的傳輸。如第11圖的時序圖所示，一脈衝於時間b0傳送至設定訊號線218，一重設脈衝於時間br傳送至重設訊號線220。此為於調變期間之B子區間(第7圖)傳送至特定像素202僅有的脈衝。
第12A圖係藉由脈衝邏輯1002(第10圖)顯示處理第7圖的資料字的第一部分(4N位元)的邏輯的邏輯圖表。對每一4N位元值而言，邏輯圖表的一列表示一設定訊號傳送至設定訊號線218及一重設訊號傳送至重設訊號線220的時間。例如，對於值0011(3)，脈衝邏輯1002於時間t0致能設定脈衝及於時間t3致能重設脈衝。另一個例子，對於值1101(13)，脈衝邏輯1002於時間t0致能設定脈衝及於時間t13致能重設脈衝。對於第12A圖所示的每一N位元值(除了0000)，於時間t0致能設定脈衝，當時間值等同於4N位元值時致能重設脈衝。
第12B圖係藉由脈衝邏輯1002(第10圖)顯示處理第7圖的資料字的第二部分(4B位元)的邏輯的邏輯圖表。對每一4B位元值而言，邏輯圖表的一列表示一設定訊號傳送至設定訊號線218及一重設訊號傳送至重設訊號線220的時間。例如，對於值0111(7)，脈衝邏輯1002於時間t0致能設定脈衝及於時間t7致能重設脈衝。另一個例子，對於值1100(12)，脈衝邏輯1002於時間t0致能設定脈衝及於時間t12致能重設脈衝。對於第12B圖所示的每一B位元值(除了0000)，於時間t0致能設定脈衝，當時間值等同於4B位元值時致能重設脈衝。
第13圖係替換的脈衝產生器1300的簡化電路圖。於顯示器中每一像素單元202的行，脈衝產生器1300包括一設定輸入1302及重設輸入1304。提供至設定輸入1302及重設輸入1304的訊號基本上為一2位元資料字，該2位元資料字選擇性地於脈衝線408上傳輸一脈衝至設定訊號線218或重設訊號線220，或者兩者皆非。特別是，兩位元值(10)致能閘 404並於脈衝線408上傳送一脈衝至設定訊號線218。兩位元值(01)致能閘406並於脈衝線408上傳送一脈衝至重設訊號線220。兩位元值(00)防止脈衝線408上之一脈衝傳送至設定訊號線218或重設訊號線220。最後，值(11)為一不使用之無效值，因為值(11)會致能閘404與406，於設定線404與重設線406上皆有一脈衝，使得像素單元202產生錯誤。
簡化的脈衝產生器1300提供了彈性，並可使脈衝產生器(及其相協作的顯示器)運用於任何所欲之設定/重設資料方案及調變期間。所欲之設定/重設資料方案及調變期間可於一顯示驅動電路中實現，該驅動電路提供設定(10)與重設(01)資料至脈衝產生器1300，但顯示資料並不需要提供。
第14圖係為總結調變多像素顯示器的一範例方法的流程圖。於第一步驟1402，定義一調變期間。而後，於第二步驟1404，接收一影像資料。其次，於第三步驟1406，基於該影像資料產生顯示資料。而後，於第四步驟1408，基於該調變期間產生時序資料。最後，於第五步驟1410，基於該時序及顯示資料，提供設定及重設訊號至顯示器的像素。
第15圖係為總結一範例方法1500執行第14圖之方法1400的「定義調變期間」步驟1402的流程圖。於第一步驟1502，定義調變期間之長度。而後，於第二步驟1504，定義調變期間之子區間。最後，於第三步驟1506，調變期間之子區間集合成(n)組。
第16圖係為總結一範例方法1600執行第14圖之方法1400的「產生顯示資料」步驟1506的流程圖。於第一步驟1602，對於該調變期間之每個子區間組定義該顯示資料以包括一資料字。而後，於第二步驟1604，基於該影像資料產生顯示資料。
本發明之特定實施例的描述已完成。在不背離本發明範圍的情況下，許多的描述特徵有可能替代、改換或省略。例如，像素設定/重設電路的輸出可直接驅動像素鏡，而不用使用多功器來驅動像素鏡。此外，每一像素的列可非同步地驅動，如此於一有區別的調變期間暫時地補償至另一個期間，該等列將進行處理。再如另一例，雖然第二實施例描述為使用具有兩組位元(N及B)顯示資料，本發明可使用具有更多組位元的顯示資料。基於前所述的內容，該等來自所示特定實施例的改動對於熟知此項技 藝者係為顯而易知的。
202‧‧‧像素單元
212‧‧‧反射像素鏡
218‧‧‧設定訊號線
221‧‧‧列致能線
222‧‧‧V1線
224‧‧‧V0線
302‧‧‧設定/重設電路
304‧‧‧第一反向器
306‧‧‧第二反向器
308‧‧‧設定閘
310‧‧‧重設閘
312‧‧‧致能閘
314‧‧‧節點
316‧‧‧節點
318‧‧‧多工處理器
320‧‧‧電容
322‧‧‧資料讀取閘
324‧‧‧資料讀取輸入
326‧‧‧讀取輸出線

Claims (21)

  1. 一種顯示器，包括：一像素單元，包含有一設定端、一重設端、一輸出端及一設定/重設電路，該設定/重設電路被耦接以經由該設定端接收一設定訊號以及經由該重設端接收一重設訊號；其中回應於該設定端上接收一設定訊號，該設定/重設電路作動以使在該輸出端上的一第一訊號生效，並且在該輸出端上維持該第一訊號直至在該重設端上接收到一重設訊號；回應於該重設端上接收一重設訊號，該設定/重設電路作動以使在該輸出端上的一第二訊號生效，並且在該輸出端上維持該第二訊號直至在該設定端上接收到一設定訊號；以及該像素的一光輸出取決於當該第一訊號和該第二訊號在一預設調變期間於該設定/重設電路的該輸出端上生效。
  2. 如申請專利範圍第1項所述之顯示器，進一步包括：一設定訊號線，被耦接至該像素單元的該設定端；一重設訊號線，被耦接至該像素單元的該重設端；一邏輯電路，具有一顯示資料輸入端組，被耦接以接收顯示資料，該顯示資料表示由該像素顯示的一強度值、以及一時序資料輸入端組，被耦接以接收時序資料，該時序資料表示該調變期間的一特定部分，該邏輯電路依據該顯示資料與該時序資料的值作動以選擇性地於該設定訊號線上具有一設定訊號、於該重設訊號線上具有一重設訊號、或者不在該設定訊號線或該重設訊號線上具有訊號。
  3. 如申請專利範圍第2項所述之顯示器，進一步包括：複數個像素單元；其中，該複數個像素單元之每一個的該設定端耦接至該設定訊號線；以及該複數個像素單元之每一個的該重設端耦接至該重設訊號線。
  4. 如申請專利範圍第3項所述之顯示器，其中該複數個像素單元、該設定訊號線及該重設訊號線被配置以在該顯示器中形成一像素單元行。
  5. 如申請專利範圍第4項所述之顯示器，進一步包括複數個該像素單元行，每一個像素單元行包括複數個像素單元、一設定訊號線以及一重設訊號線。
  6. 如申請專利範圍第1項所述之顯示器，其中該像素單元更包括：一像素電極；以及一開關，具有一第一輸入，被耦接至一第一電壓供應線、一第二輸入，被耦接至一第二電壓供應線、以及一控制端，被耦接至該設定/重設電路的該輸出端；其中，回應於該設定/重設電路之該輸出端上的該第一訊號生效，該開關作動以耦接該第一電壓供應線至該像素電極；以及回應於該設定/重設電路之該輸出端上的該第二訊號生效，該開關作動以耦接該第二電壓供應線至該像素電極。
  7. 如申請專利範圍第1項所述之顯示器，進一步包括：一設定訊號線，被耦接至該像素單元的該設定端；一重設訊號線，被耦接至該像素單元的該重設端；一邏輯電路，具有一顯示資料輸入端組，被耦接以接收顯示資料，該顯示資料表示由該像素顯示的一強度值、以及一時序資料輸入端組，被耦接以接收時序資料，該時序資料表示該調變期間之一特定部分，該邏輯電路依據該顯示資料與該時序資料的值作動以選擇性地於該設定訊號線上具有一設定訊號、於該重設訊號線上具有一重設訊號、或者不在該設定訊號線或該重設訊號線上具有訊號；以及一驅動電路，被耦接以提供該顯示資料至該邏輯電路的該顯示資料輸入端組，該驅動電路包括一影像資料輸入端組，用於自一影像資料源接收影像資料，並且作動以基於該影像資料產生該顯示資料。
  8. 如申請專利範圍第7項所述之顯示器，其中該顯示資料與該影像資料相同。
  9. 如申請專利範圍第7項所述之顯示器，其中：該影像資料定義複數個強度值以由該像素顯示；該驅動電路作動以定義該調變期間，於該調變期間，該等強度值之其中之一由該像素顯示，並且該驅動電路亦定義該調變期間的子區間，於該調變期間的子區間，該設定/重設電路處於一設定狀態或一重設狀態；以及於該調變期間，由該像素顯示的該強度對應至該調變期間之子區間的數量，於該調變期間的子區間，該設定/重設電路處於一設定狀態。
  10. 如申請專利範圍第9項所述之顯示器，其中：該影像資料包括(n個)位元；以及該調變期間包括2n-1個子區間。
  11. 如申請專利範圍第10項所述之顯示器，其中：該設定訊號為一脈衝；該重設訊號為一脈衝；於該每一調變期間，在該每一像素之該設定訊號端上具有不超過一脈衝；以及於該每一調變期間，在該每一像素之該重設訊號端上具有不超過一脈衝。
  12. 如申請專利範圍第9項所述之顯示器，其中：該調變期間包括一第一組子區間及一第二組子區間，該第二組子區間相對於該第一組子區間具有一差異間隔；該顯示資料包括一第一部份，對應至該第一組子區間、以及一第二部份，對應至該第二組子區間；該設定訊號為一脈衝； 該重設訊號為一脈衝；於該第一組及該第二組子區間，在每一像素之該設定端上具有不超過一脈衝；以及於該第一組及該第二組子區間，在每一像素之該重設端上具有不超過一脈衝。
  13. 如申請專利範圍第12項所述之顯示器，更包括：複數個該像素；一記憶體緩衝器，被耦接以自該驅動電路接收該顯示資料，並提供該顯示資料至該邏輯電路；其中，對於一調變期間該記憶體緩衝器對該顯示器之所有每一像素具有足夠的容量以保存該顯示資料之該第一部份；對於一調變期間該記憶體緩衝器對該顯示器之所有每一像素具有足夠的容量以保存該顯示資料之該第二部份；以及對於一調變期間該記憶體緩衝器對該所有每一像素不具有足夠的容量以保存該所有像素資料。
  14. 一種調變多像素顯示器的方法，該方法包括：接收一影像訊號；定義一調變期間；於該調變期間提供一設定訊號至該顯示器的每一像素；於該調變期間提供一重設訊號至該顯示器的每一像素，對於每一特定像素該設定訊號與該重設訊號的相對時間取決於該影像資料，且決定每一特定像素的光輸出。
  15. 如申請專利範圍第14項所述之調變多像素顯示器的方法，進一步包括：切割該調變期間為複數個子區間；基於該影像資料產生顯示資料；產生與該等子區間相關聯的時序資料；以及 基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素。
  16. 如申請專利範圍第15項所述之調變多像素顯示器的方法，其中該顯示資料與該影像資料相同。
  17. 如申請專利範圍第15項所述之調變多像素顯示器的方法，其中：該影像資料包括(n)位元；該調變期間包括2n-1個子區間；提供該等設定訊號的步驟包括：於耦接至該等像素之設定訊號線上具有設定脈衝；提供該等重設訊號的步驟包括：於耦接至該等像素之重設訊號線上具有重設脈衝；提供該等設定訊號的步驟包括：於每一調變期間提供不超過一設定脈衝至每一像素；以及提供該等重設訊號的步驟包括：於每一調變期間提供不超過一重設脈衝至每一像素。
  18. 如申請專利範圍第15項所述之調變多像素顯示器的方法，其中：該切割該調變期間為複數個子區間的步驟包括：切割該調變期間為一第一組子區間及一第二組子區間，該第二組子區間相對於該第一組子區間具有一差異間隔；提供該等設定訊號的步驟包括：於耦接至該等像素之設定訊號線上具有設定脈衝；提供該等重設訊號的步驟包括：於耦接至該等像素之重設訊號線上具有重設脈衝；提供該等設定訊號的步驟包括：於每一第一組及第二組子區間提供不超過一設定脈衝至每一像素；以及提供該等重設訊號的步驟包括：於每一第一組及第二組子區間提供不超過一重設脈衝至每一像素。
  19. 如申請專利範圍第18項所述之調變多像素顯示器的方法，其中：該產生該顯示資料的步驟包括：產生該顯示資料的一第一部分以對應該第一組子區間，並產生該顯示資料的一第二部分以對應該第二組子區間；該基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素的步驟包括：於基於該顯示資料之該第一部分的該第一組子區間，提供該等設定訊號及該等重設訊號至該等像素；以及該基於該時序資料及該顯示資料提供該等設定訊號與該等重設訊號至該等像素的步驟包括：於基於該顯示資料之該第二部分的該第二組子區間，提供該等設定訊號及該等重設訊號至該等像素。
  20. 如申請專利範圍第18項所述之調變多像素顯示器的方法，其中該產生該顯示資料的步驟包括：產生一第一二進制資料字，具有一值以表示該第一組子區間之若干子區間，於該第一組子區間之若干子區間，一相關像素處於一設定狀態；以及產生一第二二進制資料字，具有一值以表示該第二組子區間之若干子區間，於該第二組子區間之若干子區間，一相關像素處於一設定狀態。
  21. 一種顯示器，包括：複數個像素單元，每一像素單元包含有一設定端、一重設端、一輸出端及一設定/重設電路，該設定/重設電路被耦接以經由該設定端接收一設定訊號以及經由該重設端接收一重設訊號；以及一裝置，用以接收影像資料並且基於該影像資料提供設定訊號與重設訊號至該等像素；其中回應於該設定端上接收一設定訊號，該設定/重設電路作動以在該輸出端上具有一第一訊號，並且在該輸出端上維持該第一訊號直至在該重設端上接收到一重設訊號； 回應於該重設端上接收一重設訊號，該設定/重設電路作動以在該輸出端上具有一第二訊號，並且在該輸出端上維持該第二訊號直至在該設定端上接收到一設定訊號；以及該像素的一光輸出取決於當該第一訊號和該第二訊號在一預設調變期間於該設定/重設電路的該輸出端上生效。
TW104123316A 2014-10-21 2015-07-17 Power saving display system and method TWI563484B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/520,065 US9728153B2 (en) 2014-10-21 2014-10-21 Display system and method using set/reset pixels

Publications (2)

Publication Number Publication Date
TW201616478A true TW201616478A (zh) 2016-05-01
TWI563484B TWI563484B (en) 2016-12-21

Family

ID=55749515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123316A TWI563484B (en) 2014-10-21 2015-07-17 Power saving display system and method

Country Status (4)

Country Link
US (1) US9728153B2 (zh)
CN (1) CN105529004B (zh)
HK (1) HK1219167A1 (zh)
TW (1) TWI563484B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106055298B (zh) * 2016-06-02 2020-05-05 南京巨鲨显示科技有限公司 一种识别目标显示器的装置及方法
US10804332B2 (en) * 2018-11-16 2020-10-13 Osram Opto Semiconductors Gmbh Display, circuit arrangement for a display and method of operating a display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901048B2 (ja) * 2002-07-24 2007-04-04 日本ビクター株式会社 アクティブマトリクス型液晶表示装置
US7369168B2 (en) * 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
JP2005099712A (ja) * 2003-08-28 2005-04-14 Sharp Corp 表示装置の駆動回路および表示装置
US7545396B2 (en) 2005-06-16 2009-06-09 Aurora Systems, Inc. Asynchronous display driving scheme and display
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
US20080055216A1 (en) 2006-08-29 2008-03-06 Himax Display, Inc. Liquid crystal display and methods for driving the same
US8223179B2 (en) 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
JP5446243B2 (ja) * 2008-05-12 2014-03-19 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
US20100007591A1 (en) 2008-07-10 2010-01-14 Himax Display, Inc. Pixel unit for a display device and driving method thereof
US9014326B2 (en) 2009-06-17 2015-04-21 Sharp Kabushiki Kaisha Flip-flop, shift register, display drive circuit, display apparatus, and display panel
JP5766012B2 (ja) 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
US9728153B2 (en) 2017-08-08
CN105529004B (zh) 2018-12-25
CN105529004A (zh) 2016-04-27
HK1219167A1 (zh) 2017-03-24
TWI563484B (en) 2016-12-21
US20160111036A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
TWI444985B (zh) 於顯示器調變刪除資料位元的系統及方法
US7903104B2 (en) Spatial modulator display system using two memories and display time slices having differing times
US5754156A (en) LCD driver IC with pixel inversion operation
US7551167B2 (en) Shift register and driving circuit of LCD using the same
US6597372B2 (en) Temporal light modulation technique and apparatus
US6144356A (en) System and method for data planarization
US6762739B2 (en) System and method for reducing the intensity output rise time in a liquid crystal display
JP4694890B2 (ja) 液晶表示装置及び液晶表示パネル駆動方法
TWI385633B (zh) 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
JP4158658B2 (ja) 表示ドライバ及び電気光学装置
WO2006026000A2 (en) Segmenting a waveform that drives a display
US6072452A (en) System and method for using forced states to improve gray scale performance of a display
US20160300525A1 (en) Method for displaying images on a matrix screen
CN103135272A (zh) 立体图像显示器
US7023413B1 (en) Memory controller and liquid crystal display apparatus using the same
CN109637438B (zh) 一种显示控制参数的更新方法、驱动芯片
US20100001985A1 (en) Dot-matrix display charging control method and system
WO2021110092A1 (zh) 分屏控制的Micro-LED显示屏
TW201616478A (zh) 省電顯示系統及其方法
CN113421519A (zh) 驱动电路、驱动方法、显示装置和计算机可读存储介质
JP2014186084A (ja) Ｅｌ表示装置及び電子機器
KR101100879B1 (ko) 표시 장치 및 그 구동 방법
JPH07230264A (ja) 液晶表示装置の駆動方法および液晶表示装置の駆動回路
JPH02170784A (ja) 液晶パネルを駆動するためのラインメモリ回路
CN101645258B (zh) 将数据转换最小化的方法和将数据转换最小化的电路