TW201532056A - 用於資料儲存裝置之多重電源供應輸送 - Google Patents

用於資料儲存裝置之多重電源供應輸送 Download PDF

Info

Publication number
TW201532056A
TW201532056A TW103141845A TW103141845A TW201532056A TW 201532056 A TW201532056 A TW 201532056A TW 103141845 A TW103141845 A TW 103141845A TW 103141845 A TW103141845 A TW 103141845A TW 201532056 A TW201532056 A TW 201532056A
Authority
TW
Taiwan
Prior art keywords
mode
supply voltage
volatile memory
storage device
data storage
Prior art date
Application number
TW103141845A
Other languages
English (en)
Inventor
Ekram Hossain Bhuiyan
Steve Xiaofeng Chi
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW201532056A publication Critical patent/TW201532056A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

本發明揭示一種資料儲存裝置，其包含一非揮發性記憶體及一主機介面。本發明亦揭示一種方法，其包含在該非揮發性記憶體之一第一操作模式期間供應一第一供應電壓至該主機介面。該方法進一步包含回應於該非揮發性記憶體自該第一操作模式至一第二操作模式之一轉變，供應一第二供應電壓至該主機介面。

Description

用於資料儲存裝置之多重電源供應輸送
本申請案大體上係關於資料儲存裝置且更特定言之係關於資料儲存裝置之電源管理。
非揮發性資料儲存裝置(諸如嵌入式記憶體裝置及可移除式記憶體裝置)已使資料及軟體應用程式之可攜帶性能夠增加。例如，一快閃記憶體裝置之多層單元(MLC)儲存元件可各儲存多個位元之資料，相較於單層單元(SLC)快閃記憶體裝置增強資料儲存密度。因此，快閃記憶體裝置可使使用者能夠儲存且存取大量資料。進一步，消費者對於電源效率高且緊湊的可攜式電子裝置之需要已導致裝置更小且其電池壽命更長。然而，具有大儲存容量、低功率消耗及小形狀因數之電子裝置的設計及製造會造成工程上的挑戰。
例如，一可攜式電子裝置之一積體電路可包含多個電壓域以減少該可攜式電子裝置之功率消耗，諸如藉由針對該積體電路中經組態以使用減小的供應電壓操作之某些部分使用一減小的供應電壓。然而，使用多個電壓域可增加積體電路之尺寸及複雜性，諸如藉由增加若干積體電路之輸入端子或電壓調節器。
一資料儲存裝置包含一非揮發性記憶體及耦合至該非揮發性記 憶體之一控制器。非揮發性記憶體可包含至控制器之一介面，且該控制器可包含至一主機裝置之一介面，該介面對資料儲存裝置進行存取。為簡化資料儲存裝置之設計，一些組態針對該等介面兩者使用一共用供應電壓。然而，介面之一者的操作(例如，打開或關閉)可因產生雜訊而降低另一介面上之效能。進一步，在某些組態中，介面可經組態以使用「純淨」或無雜訊供應電壓操作。作為一特定實例，一通用快閃儲存裝置通信協定可規定至主機裝置之介面的一供應電壓應處在不會被雜訊損壞之一特定操作範圍內。
某些資料儲存裝置利用一調節器(諸如一線性電壓調節器)以為至控制器之介面產生一供應電壓而非使介面兩者「共用」一共用供應電壓。調節器可消耗電力。例如，某些資料儲存裝置可為至控制器之介面調節為非揮發性記憶體之一記憶體陣列供電之一3.3伏特供應電壓以產生一1.8伏特供應電壓。調節器消耗電力，此可導致電源管理不佳且一可攜式電子裝置之電池壽命縮短。
根據本發明之一實例供應電壓輸送技術視非揮發性記憶體之一特定操作模式選擇性地使用一第一供應電壓(諸如一調節供應電壓)或一第二供應電壓(諸如一未調節供應電壓)為至主機裝置之介面供電。例如，當非揮發性記憶體根據其中資料被寫入非揮發性記憶體或自非揮發性記憶體存取之一作用操作模式操作時，可向至主機裝置之介面供應調節供應電壓以減少相關聯於非揮發性記憶體上之資料寫入或存取之雜訊。當非揮發性記憶體將根據一備用操作模式操作時(例如，當非揮發性記憶體不作用時)，可向至主機裝置之介面供應未調節供應電壓。根據供應電壓輸送技術選擇性地為至主機裝置之介面供電可減少介面上之雜訊(諸如藉由在非揮發性記憶體不作用時調節至介面之供應電壓)，同時亦減少功率消耗(諸如藉由在非揮發性記憶體不作用時向介面供應一未調節供應電壓)。
另外，使用調節供應電壓或未調節供應電壓選擇性地為至主機裝置之介面供電可使資料儲存裝置之一或多個組件能夠斷電。為繪示說明，調節供應電壓可由追蹤至非揮發性記憶體之一供應電壓的一調節器產生。當提供未調節供應電壓至主機裝置之介面時，可使至非揮發性記憶體之供應電壓自非揮發性記憶體斷開連接。以此一方式使至非揮發性記憶體之供應電壓斷開連接而減少資料儲存裝置上之功率消耗(例如，漏洩功率)。
100‧‧‧電子裝置
102‧‧‧資料儲存裝置
104‧‧‧非揮發性記憶體
106‧‧‧控制器介面
108‧‧‧記憶體陣列
109‧‧‧連接件
110‧‧‧電源供應電路
112‧‧‧供應電壓
113‧‧‧模式指示符
114‧‧‧供應電壓
116‧‧‧調節器
117‧‧‧調節供應電壓
118‧‧‧開關
120‧‧‧控制電路
122‧‧‧開關
124‧‧‧濾波器
126‧‧‧控制器
128‧‧‧記憶體介面
130‧‧‧核心邏輯
132‧‧‧主機介面
134‧‧‧輸入/輸出(I/O)介面
136‧‧‧主機裝置
200‧‧‧電路
202‧‧‧運算放大器(op-amp)
300‧‧‧電路
302‧‧‧電壓偵測器
400‧‧‧方法
404‧‧‧步驟
408‧‧‧步驟
412‧‧‧步驟
416‧‧‧步驟
420‧‧‧步驟
424‧‧‧步驟
428‧‧‧步驟
432‧‧‧步驟
圖1係包含一資料儲存裝置之一電子裝置之一特定闡釋性實施例的一圖。
圖2係可包含在圖1之資料儲存裝置中之一電路的一圖。
圖3係可包含在圖1之資料儲存裝置中之另一電路的一圖。
圖4係圖1之資料儲存裝置之一操作方法的一特定闡釋性實施例之一流程圖。
參考圖1，描繪一電子裝置之一特定闡釋性實施例且整體標示為100。電子裝置100包含一資料儲存裝置102及一主機裝置136。資料儲存裝置102可嵌入主機裝置136內，諸如根據一電子裝置工程聯合委員會(JEDEC)固態技術協會通用快閃儲存裝置(UFS)組態。替代地，資料儲存裝置102可自主機裝置136移除(即，「可移除地」耦合至主機裝置136)。例如，資料儲存裝置102可根據一可移除通用串列匯流排(USB)組態可移除地耦合至主機裝置136。
資料儲存裝置102包含一非揮發性記憶體104、電源供應電路110及一控制器126。儘管圖1之特定實例描繪電源供應電路110位於控制器126外部，然應明白，電源供應電路110(或其一或多個組件)可嵌入控制器126內。可經由一或多個匯流排或其他結構耦合資料儲存裝置 102之一或多個組件。作為一實例，可經由一連接件109將非揮發性記憶體104耦合至控制器126。
非揮發性記憶體104可包含一控制器介面106及一記憶體陣列108。控制器介面106可經組態以經由連接件109與控制器126通信。連接件109可包含一匯流排、另一結構或其一組合。
電源供應電路110可包含一開關118、一控制電路120、一調節器116、一開關122及一濾波器124。開關118可回應於一供應電壓112。調節器116回應於一供應電壓114且經組態以產生一調節供應電壓117。供應電壓114可係一未調節供應電壓。調節器116可回應於未調節供應電壓且可經組態以追蹤未調節供應電壓以產生調節供應電壓117。在一特定實施例中，供應電壓112係大約1.8伏特，供應電壓114係大約3.3伏特，且調節供應電壓117係大約1.8伏特。
在一特定實施例中，開關118、122之一或多個包含一或多個電晶體，諸如p型金屬氧化物半導體場效應電晶體(pMOSFET)。pMOSFET可具有一大尺寸而使得電阻能夠較低且/或容納供應電壓112、114之一大範圍電壓位準。控制電路120可經組態以選擇性地啟動及停用開關118、122。作為一特定實例，開關118可包含由控制電路120所產生之一啟用信號啟動之一pMOSFET，且開關122可包含被啟用信號之一相反信號停用之一pMOSFET。控制電路120可包含一反相器以產生啟用信號之相反信號。替換地或另外，控制電路120及開關118、122可包含一或多個其他組件。
控制器126可包含一記憶體介面128、一核心邏輯130及一主機介面132。記憶體介面128可經組態以經由連接件109與控制器介面106通信。可向記憶體介面128及核心邏輯130供應一適當供應電壓。例如，可向記憶體介面128供應供應電壓112或另一供應電壓。可向核心邏輯130供應一核心供應電壓(未在圖1中展示)或另一供應電壓。如下文進 一步所描述，可經由濾波器124向主機介面132選擇性地供應供應電壓112或調節供應電壓117。
控制器126經組態以自主機裝置136接收資料及指令且發送資料至主機裝置136。例如，控制器126可經由主機介面132發送資料至主機裝置136且可經由主機介面132自主機裝置136接收資料。控制器126可將資料儲存(例如，暫存)於一快取記憶體或一記憶體(諸如包含於核心邏輯130中之一隨機存取記憶體(RAM))上。
控制器126經組態以經由連接件109發送資料及命令至非揮發性記憶體104且經由連接件109自非揮發性記憶體104接收資料。例如，控制器126經組態以發送資料及一寫入命令以造成非揮發性記憶體104將資料儲存至非揮發性記憶體104之一特定位址。控制器126可發送由核心邏輯130之一錯誤校正碼(ECC)編碼器產生之一或多個ECC碼字至記憶體陣列108。
控制器126經組態以經由連接件109發送一讀取命令以自非揮發性記憶體104之一特定位址感測資料。作為一實例，控制器126可發送一讀取命令以感測儲存於記憶體陣列108上之資料。核心邏輯130可包含經組態以解碼感測自記憶體陣列108之資料的一ECC解碼器。
主機裝置136可包含一輸入/輸出(I/O)介面134。該I/O介面134可經組態以與主機介面132通信。在一特定實施例中，主機介面132及I/O介面134遵照一嵌入式快閃驅動器(EFD)組態，諸如一通用快閃儲存裝置(UFS)通信協定。例如，主機介面132及I/O介面134可包含由UFS通信協定界定之一「M-PHY」實體介面。
主機裝置136可對應於一行動電話、一音樂播放機、一放影機、一遊戲機、一電子書閱讀器、一個人數位助理(PDA)、一電腦(諸如一膝上型電腦、一平板或一筆記型電腦)、另一電子裝置或其一組合。主機裝置136可經由一主機控制器通信，其可使得主機裝置136能夠自 非揮發性記憶體104讀取資料且寫入資料至非揮發性記憶體104。主機裝置136可遵照一JEDEC固態技術協會工業規格(諸如一嵌入式多媒體卡(eMMC)規格或一通用快閃儲存裝置(UFS)主機控制器介面規格)操作。主機裝置136可遵照一或多個其他規格(諸如一安全數位(SD)主機控制器規格，作為一闡釋性實例)操作。替代地，主機裝置136可根據另一合適之通信協定與非揮發性記憶體104通信。
在操作中，非揮發性記憶體104可經組態以採取一或多個操作模式操作。非揮發性記憶體104可回應於經由連接件109由記憶體介面128發出的規定非揮發性記憶體104之一操作模式之命令。作為一特定闡釋性實例，記憶體介面128可經由連接件109發出一模式指示符113至控制器介面106。該模式指示符113可命令非揮發性記憶體104以根據一或多個操作模式操作。例如，模式指示符113可命令非揮發性記憶體104以根據一第一操作模式(諸如其中將資料寫入至非揮發性記憶體104或自非揮發性記憶體104存取資料之一作用操作模式)操作。作為另一實例，模式指示符113可命令非揮發性記憶體104以根據諸如備用操作模式之一第二操作模式(例如，回應於非揮發性記憶體104的無活動性(在此期間控制器126對記憶體陣列108不進行存取)所起始之一低功率操作模式)操作。
控制電路120可回應於非揮發性記憶體104之一操作模式的一轉變。例如，如參考圖2進一步所描述，控制電路120可耦合至連接件109，且控制電路120可回應於模式指示符113。如參考圖3進一步所描述，作為另一實例，控制電路120可包含回應於供應電壓112之一電壓偵測器。在各情況下，控制電路120可回應於非揮發性記憶體104之操作模式的轉變。
回應於非揮發性記憶體104之操作模式的轉變，控制電路120可改變或選擇供應至主機介面132之一供應電壓。例如，控制電路120可 啟動開關118以造成供應電壓112經由濾波器124被供應至主機介面132。作為另一實例，控制電路120可啟動開關122以經由濾波器124向主機介面132供應調節供應電壓117。控制電路120可基於非揮發性記憶體104之一操作模式(諸如一作用操作模式或一備用操作模式)選擇性地啟動開關118、122，使得能夠選擇性地輸送供應電壓至主機介面132。
在一特定實施例中，調節供應電壓117之一第一電壓位準(例如，一調節電壓位準)係大約與供應電壓112之一第二電壓位準(例如，一未調節電壓位準)相等。將第一電壓位準設定為大約與第二電壓位準相等以減少相關聯於供應電壓112與調節供應電壓117之間的切換之轉變雜訊，諸如藉由在於供應電壓112與調節供應電壓117之間切換期間消除(或減少)電壓「擺動」。作為一特定實例，第一電壓位準及第二電壓位準可各係大約1.8伏特。
結合圖1所描述之供應電壓輸送技術可使得能夠改良資料儲存裝置102上之電源管理，同時減少主機介面132上之雜訊。例如，當預期供應電壓112上存在雜訊時(諸如在非揮發性記憶體104之一作用操作模式期間)，電源供應電路110可向主機介面132供應調節供應電壓117。當預期供應電壓112上不存在雜訊時(諸如當非揮發性記憶體104將根據一備用操作模式操作時)，電源供應電路110可向主機介面132供應供應電壓112。以此一方式選擇性地為主機介面132供電可減少主機介面132上之雜訊，同時亦減少資料儲存裝置102上之功率消耗。例如，相較於在一非揮發性記憶體之作用及備用操作模式兩者期間提供一調節供應電壓至一介面的一裝置，圖1之供應電壓輸送技術可減少功率消耗。
參考圖2，描繪一電路之一特定闡釋性實施例且整體標示為200。在一特定實施例中，電路200包含於資料儲存裝置102中。
電路200可包含調節器116。在圖2之實例中，調節器116包含具有回應於一參考電壓(諸如供應電壓112)之一第一輸入(例如，一非反相輸入)的一運算放大器(op-amp)202。該op-amp 202可進一步具有回應於一負反饋電壓(諸如調節供應電壓117)之一第二輸入(例如，一反相輸入)。可由供應電壓114為op-amp 202供電。應明白，圖2中描繪之組態係闡釋性且替代地或除圖2之特定實例外可使用一或多個其他電路實施調節器116。
電路200可進一步包含控制電路120、開關118及開關122。控制電路120可耦合至連接件109。例如，控制電路120可經組態以經由連接件109接收模式指示符113。電路200可進一步包含濾波器124及主機介面132。如圖2中所繪示，濾波器124可包含一電容濾波器，諸如一電容器。
在操作中，op-amp 202可回應於供應電壓112、114以產生調節供應電壓117。op-amp 202可將供應電壓112使用為一參考輸入。op-amp 202可將調節供應電壓117使用為一負反饋輸入。可由供應電壓114為op-amp 202供電。op-amp 202可藉由比較參考輸入與負反饋輸入調節供應電壓114，產生調節供應電壓117。作為一特定闡釋性實例，供應電壓114可係大約3.3伏特，供應電壓112可係大約1.8伏特，且調節供應電壓117可係大約1.8伏特。
控制電路120可選擇性地啟動及停用開關118、122以向主機介面132供應調節供應電壓117或供應電壓112。例如，回應於模式指示符113指示非揮發性記憶體104將根據一作用操作模式操作，控制電路120可啟動開關122以提供調節供應電壓117至主機介面132。回應於模式指示符113指示非揮發性記憶體104將根據作用操作模式操作，控制電路120可停用開關118。作為另一實例，回應於模式指示符113指示非揮發性記憶體104將根據一備用操作模式操作，控制電路120可啟動 開關118以供應供應電壓112至主機介面132。回應於模式指示符113指示非揮發性記憶體104將根據備用操作模式操作，控制電路120可停用開關122。
控制電路120可同步或大約同步控制開關118、122(例如，可大約同時啟動開關118、122之一者且停用開關118、122之另一者)。替代地，可在停用開關118、122之一者之前稍稍啟動開關118、122之另一者以減少或阻止電容性充電及/或一或多個組件之放電(例如，儲存於濾波器124上之一電容電荷之放電)。
電路200可改良一資料儲存裝置上之電源管理。例如，因為如圖1中所繪示，供應電壓114為記憶體陣列108供電，所以在非揮發性記憶體104之備用操作模式期間可使供應電壓114斷開連接或禁用(例如，藉由控制電路120)。以此一方式禁用供應電壓114不中斷主機介面132之操作，因為在備用操作模式期間由供應電壓112為主機介面132供電。因此，可藉由在備用操作模式期間提供供應電壓112至主機介面132且使供應電壓114斷開連接以增加電力節省。電力節省可改良包含資料儲存裝置102之一電子裝置(例如，(諸如結合一UFS組態)其中嵌入有資料儲存裝置102之一電子裝置)的電池壽命。
參考圖3，描繪一電路之一特定闡釋性實施例且整體標示為300。在一特定闡釋性實施例中，電路300包含在資料儲存裝置102中。
電路300可包含調節器116、控制電路120、開關118、122、濾波器124、記憶體陣列108、控制器介面106及主機介面132。調節器116可回應於供應電壓114以產生調節供應電壓117。控制器介面106可回應於供應電壓112。
控制電路120可包含一電壓偵測器302。該電壓偵測器302可回應於供應電壓114。作為一特定實例，電壓偵測器302可經組態以基於供 應電壓114選擇性地啟動及停用開關118、122。
在操作中，電壓偵測器302可偵測供應電壓114之一電壓位準。若電壓偵測器302偵測供應電壓滿足一臨限值(例如，處在一特定操作範圍內)，則電壓偵測器302可判定非揮發性記憶體104將根據一第一操作模式操作。第一操作模式可對應於一作用操作模式。若電壓偵測器302偵測供應電壓114不滿足臨限值(例如，回應於一斷電事件，諸如起始一備用操作模式)，則電壓偵測器302可判定非揮發性記憶體將根據一備用操作模式操作。
電壓偵測器302可基於非揮發性記憶體104之操作模式啟動開關118、122之一者且可基於非揮發性記憶體104之操作模式停用開關118、122之一者。例如，電壓偵測器302在判定供應電壓114滿足臨限值之後可啟動開關122且停用開關118。作為另一實例，電壓偵測器302在判定供應電壓114不滿足臨限值之後可啟動開關118且停用開關122。
在其中未自控制器126發送模式指示符至資料儲存裝置102且其中主機裝置136或控制電路120經組態以在非揮發性記憶體104之一備用操作模式期間使供應電壓114斷開連接或禁用的資料儲存裝置102之一實施方案中，圖3之電路300可係有利的。例如，若回應於非揮發性記憶體104之一段時間的不作用(例如，藉由監視連接件109之通信)，主機裝置136或控制電路120自動禁用供應電壓114，則電壓偵測器302可偵測供應電壓114之不可用性且可啟動開關118。在此等組態中，電路300可使得能夠在多個供應電壓之間選擇而無需明確識別一操作模式(例如，無需使用模式指示符113)。
參考圖4，描繪方法之一特定闡釋性實施例且整體標示為400。可在資料儲存裝置102中執行方法400。
方法400包含在404中根據一第一操作模式操作一非揮發性記憶 體，諸如非揮發性記憶體104。第一操作模式可對應於一作用操作模式，諸如其中經由連接件109在控制器介面106與記憶體介面128之間傳送通信及/或資料的一操作模式。
方法400進一步包含在408中向一主機介面供應一第一供應電壓。主機介面可對應於主機介面132，且第一供應電壓可對應於一調節供應電壓，諸如調節供應電壓117。控制器126可經組態以啟動開關122且停用開關118以向主機介面供應調節供應電壓117。
方法400可進一步包含在412中非揮發性記憶體自第一操作模式轉變至一第二操作模式。例如，第二操作模式可對應於一備用操作模式。自第一操作模式轉變至第二操作模式可包含自作用操作模式轉變至備用操作模式。在一特定實施例中，控制器126經組態以造成非揮發性記憶體104回應於一段時間的不作用(諸如缺乏來自主機裝置136對於非揮發性記憶體104之讀出或寫入存取的請求)，進入備用操作模式。替代地，控制器126可回應於來自主機裝置136命令資料儲存裝置102以根據備用操作模式操作之一命令。控制器126可發出一模式指示符(諸如模式指示符113)指示非揮發性記憶體104將根據第二操作模式操作。
可由控制電路120以參考圖2所繪示之一方式偵測自第一操作模式至第二操作模式之轉變。替代地或另外，可由電壓偵測器302以參考圖3所描述之一方式偵測自第一操作模式至第二操作模式之轉變。
方法400可進一步包含在416中使第一供應電壓自非揮發性記憶體斷開連接。例如，可使供應電壓114自記憶體陣列108斷開連接。在一特定實施例中，電壓偵測器302經組態以判定主機裝置136或控制電路120已基於供應電壓114之一電壓位準未能滿足一臨限值而禁用供應電壓114。
方法400可進一步包含在420中回應於自第一操作模式至第二操 作模式之轉變供應一第二供應電壓至主機介面。該第二供應電壓可對應於一未調節供應電壓，諸如供應電壓112。控制器126可經組態以啟動開關118且停用開關122以向主機介面供應第二供應電壓。
方法400可進一步包含在424中自第二操作模式轉變至第一操作模式。作為一特定闡釋性實例，控制器126可經由主機介面132自主機裝置136接收一主命令。該主命令可請求控制器126以在非揮發性記憶體104上讀取或寫入資料。控制器126可發出一模式指示符(諸如模式指示符113)指示非揮發性記憶體104將根據第一操作模式(諸如，一作用操作模式)操作。可由控制電路120以如參考圖2所描述之一方式偵測自第二操作模式至第一操作模式之轉變。替代地或另外，可由電壓偵測器302以如參考圖3所描述之一方式偵測自第二操作模式至第一操作模式之轉變。
方法400可進一步包含在428中將第一供應電壓連接至非揮發性記憶體。例如，可由控制電路120將供應電壓114連接至記憶體陣列108以終止備用操作模式且起始作用操作模式。
方法400可進一步包含在432中回應於自第二操作模式至第一操作模式之轉變供應第一供應電壓至主機介面。例如，控制器126可經組態以啟動開關122且停用開關118以向主機介面供應第一供應電壓。
方法400可使得能夠改良資料儲存裝置102上之電源管理，同時減少主機介面132上之雜訊。例如，當非揮發性記憶體104將根據一作用操作模式操作時，電源供應電路110可向主機介面132供應調節供應電壓117以減少相關聯於非揮發性記憶體104上之資料寫入或存取的雜訊。當非揮發性記憶體104將根據一備用操作模式操作時可向主機介面132供應供應電壓112。相應地，以此一方式選擇性地為主機介面132供電可減少主機介面132上之雜訊(或維持一低雜訊信號)，同時亦減少資料儲存裝置102上之功率消耗。因此方法400可改良包含一資料 儲存裝置之一可攜式電子裝置的電池壽命。
儘管將本文所描述之一或多個組件繪示為區塊組件且以一般術語描述，然此等組件可包含一或多個微處理器、狀態機、或經組態以使資料儲存裝置102(或其一或多個組件)能夠執行本文所描述之操作的其他電路。例如，本文所描述之一或多個組件可對應於一或多個實體組件(諸如硬體控制器、狀態機、邏輯電路、一或多個其他結構或其一組合)以使控制器126及/或控制電路120能夠執行本文所描述之一或多個操作。為進一步繪示，控制電路120可包含經組態以選擇性地啟動及停用開關118、122之一狀態機及/或一邏輯電路。控制電路120可進一步包含一狀態機及/或一邏輯電路，該一狀態機及/或一邏輯電路經組態以使供應電壓114斷開連接或禁用，諸如藉由使資料儲存裝置102之一特定節點自供應電壓114斷開連接且將該特定節點連接至資料儲存裝置102之一接地端子。
例如，控制電路120可包含經組態以選擇性地耦合或使特定節點自供應電壓114解耦之一第一開關(例如，一電晶體)。控制電路120可進一步包含經組態以選擇性地耦合或使特定節點自接地端子解耦之一第二開關(例如，一電晶體)。第一開關可回應於由控制電路120所產生之一控制信號，且第二開關可回應於(例如，由控制電路120之一反相器所產生的)控制信號之一相反信號。在另一實施方案中，第一電晶體可係一p型金屬氧化物半導體場效應電晶體(pMOSFET)，且第二電晶體可係一n型金屬氧化物半導體場效應電晶體(nMOSFET)。當控制信號具有一第一值時，pMOSFET可將供應電壓114耦合至特定節點，且nMOSFET可使供應電壓114自特定節點解耦。當控制信號具有一第二值時，pMOSFET可使供應電壓114自特定節點解耦，且nMOSFET可將供應電壓114耦合至特定節點。pMOSFET及nMOSFET可包含在一互補金屬氧化物半導體(CMOS)結構中。
可使用經程式設計以執行本文所描述之操作(諸如方法400之一或多個操作)的一微處理器或一微控制器實施控制器126及/或控制電路120之一或多個態樣。在一特定實施例中，控制器126包含執行儲存於非揮發性記憶體104上之指令的一處理器。替代地或另外，可將由處理器執行之可執行指令儲存在不是非揮發性記憶體104之部分的一單獨記憶體位置上，諸如在一唯讀記憶體(ROM)上。
為進一步繪示，控制器126可經組態以執行指令以造成電源供應電路110在非揮發性記憶體104之一第一操作模式期間供應調節供應電壓117至主機介面132。例如，控制器126之一處理器可執行指令，該等指令造成控制器126判定非揮發性記憶體104將根據一作用操作模式操作且造成控制器126提供一控制信號至控制電路120以命令控制電路120來啟動開關122。控制器126可進一步經組態以執行指令以造成電源供應電路110回應於非揮發性記憶體104自第一操作模式至一第二操作模式之一轉變，供應供應電壓112至主機介面132。例如，控制器126之處理器可執行指令，該等指令造成控制器判定非揮發性記憶體104將根據一備用操作模式操作且造成控制器126提供一控制信號至控制電路120以命令控制電路120來啟動開關118。
在一特定實施例中，可將資料儲存裝置102附接至或嵌入至一或多個主機裝置內(諸如處於一主機通信裝置之一外殼內)，該一或多個主機裝置可對應於主機裝置136。例如，可將資料儲存裝置102整合於一封裝式設備(諸如一無線電話、一個人數位助理(PDA)、一遊戲裝置或遊戲機、一可攜式導航裝置、或使用內部非揮發性記憶體之其他裝置)內。然而，在其他實施例中，可在經組態以選擇性地耦合至一或多個外部裝置(諸如主機裝置136)之一可攜式裝置中實施資料儲存裝置102。
為進一步繪示，資料儲存裝置102可經組態以如嵌入式記憶體般 耦合至主機裝置136，諸如結合一嵌入式多媒體卡(eMMC®)(維吉尼亞州阿林頓市之JEDEC固態技術協會的商標)組態，作為一闡釋性實例。資料儲存裝置102可對應於一eMMC裝置。作為另一實例，資料儲存裝置102可對應於一記憶卡，諸如一安全數位(SD®)卡、一microSD®卡、一miniSDTM卡(德拉瓦州威明頓市之SD-3C有限責任公司的商標)、一MultiMediaCardTM(MMCTM)卡(維吉尼亞州阿林頓市之JEDEC固態技術協會的商標)或一CompactFlash®(CF)卡(加利福尼亞州米爾皮塔斯市之SanDisk集團的商標)。資料儲存裝置102可遵照一JEDEC工業規格操作。例如，資料儲存裝置102可遵照一JEDEC eMMC規格、一JEDEC通用快閃儲存裝置(UFS)規格、一或多個其他規格或其一組合操作。
非揮發性記憶體104可包含一三維(3D)記憶體、一快閃記憶體(例如，一NAND記憶體、一NOR記憶體、一單層單元(SLC)快閃記憶體、一多層單元(MLC)快閃記憶體、一位元線分隔NOR(DINOR)記憶體、一AND記憶體、一高電容耦合率(HiCR)裝置、一非對稱無觸點電晶體(ACT)裝置或另一快閃記憶體)、一可抹除可程式化唯讀記憶體(EPROM)、一電可抹除可程式化唯讀記憶體(EEPROM)、一唯讀記憶體(ROM)、一單次可程式化記憶體(OTP)、一電阻式隨機存取記憶體(ReRAM)或其一組合。替代地或另外，非揮發性記憶體104可包含另一類型之記憶體。
本文所描述之實施例的圖解說明旨在提供各項實施例之一一般瞭解。可利用且自本發明衍生其他實施例，使得在不背離本發明之範疇的情況下，可進行結構及邏輯替代與改變。本發明旨在覆蓋各項實施例之任一及全部後續調適或變動。熟習此項技術者將認知此等修改處在本發明之範疇內。
上文所揭示之標的被視作闡釋性且非限制性，且附加申請專利 範圍旨在覆蓋處在本發明之範疇內的全部此等修改、增強及其他實施例。因此，在法律允許的最大範圍內，本發明之範疇由下列申請項及其等之等效物的最廣泛容許之解釋判定，且不應被上述詳細描述所約束或限制。
100‧‧‧電子裝置
102‧‧‧資料儲存裝置
104‧‧‧非揮發性記憶體
106‧‧‧控制器介面
108‧‧‧記憶體陣列
109‧‧‧連接件
110‧‧‧電源供應電路
112‧‧‧供應電壓
113‧‧‧模式指示符
114‧‧‧供應電壓
116‧‧‧調節器
117‧‧‧調節供應電壓
118‧‧‧開關
120‧‧‧控制電路
122‧‧‧開關
124‧‧‧濾波器
126‧‧‧控制器
128‧‧‧記憶體介面
130‧‧‧核心邏輯
132‧‧‧主機介面
134‧‧‧輸入/輸出(I/O)介面
136‧‧‧主機裝置

Claims (22)

  1. 一種方法，其包括：在包含一非揮發性記憶體及一主機介面之一資料儲存裝置中，執行：在該非揮發性記憶體之一第一操作模式期間供應一第一供應電壓至該主機介面；及回應於該非揮發性記憶體自該第一操作模式至一第二操作模式之一轉變，供應一第二供應電壓至該主機介面。
  2. 如請求項1之方法，其中該第一供應電壓係一調節供應電壓，且其中該第二供應電壓係一未調節供應電壓。
  3. 如請求項1之方法，其中該第一供應電壓之一調節電壓位準係大約與該第二供應電壓之一未調節電壓位準相等以減少相關聯於該第一供應電壓與該第二供應電壓之間的切換之一轉變雜訊。
  4. 如請求項1之方法，其中該第一操作模式係該非揮發性記憶體之一作用操作模式，且其中該第二操作模式係該非揮發性記憶體之一備用操作模式。
  5. 如請求項1之方法，其進一步包括：起始該第一操作模式；及回應於起始該第一操作模式，啟動一第一開關以供應該第一供應電壓至該非揮發性記憶體。
  6. 如請求項5之方法，其進一步包括：回應於自該第一操作模式至該第二操作模式之該轉變：停用該第一開關；及啟動一第二開關以供應該第二供應電壓至該非揮發性記憶體。
  7. 如請求項6之方法，其中由該資料儲存裝置之一控制電路執行停用該第一開關及啟動該第二開關。
  8. 如請求項7之方法，其中該控制電路包含回應於該第一電壓之一電壓偵測器。
  9. 如請求項7之方法，其中該資料儲存裝置進一步包含耦合至該非揮發性記憶體之一控制器，且其中該控制電路回應於發送自該控制器至該非揮發性記憶體指示自該第一操作模式至該第二操作模式之該轉變的一模式指示符。
  10. 如請求項1之方法，其中該資料儲存裝置包含產生該第一供應電壓之一調節器。
  11. 如請求項1之方法，其中該主機介面遵照一通用快閃儲存裝置(UFS)通信協定。
  12. 一種資料儲存裝置，其包括：一非揮發性記憶體；一主機介面；及電源供應電路，其經組態以在該非揮發性記憶體之一第一操作模式期間供應一第一供應電壓至該主機介面且回應於該非揮發性記憶體自該第一操作模式至一第二操作模式之一轉變，供應一第二供應電壓至該主機介面。
  13. 如請求項12之資料儲存裝置，其中該第一供應電壓係一調節供應電壓，且其中該第二供應電壓係一未調節供應電壓。
  14. 如請求項12之資料儲存裝置，其中該第一操作模式係一作用操作模式，且其中該第二操作模式係一備用操作模式。
  15. 如請求項12之資料儲存裝置，其中該電源供應電路包含一第一開關，且其中該電源供應電路進一步經組態以回應於起始該第一操作模式，啟動該第一開關以供應該第一供應電壓至該非揮 發性記憶體。
  16. 如請求項15之資料儲存裝置，其中該電源供應電路進一步包含一第二開關，且其中該電源供應電路進一步經組態以回應於自該第一操作模式至該第二操作模式之該轉變，啟動該第二開關以供應該第二供應電壓至該非揮發性記憶體。
  17. 如請求項16之資料儲存裝置，其中該電源供應電路進一步包含經組態以停用該第一開關且啟動該第二開關之一控制電路。
  18. 如請求項17之資料儲存裝置，其中該控制電路包含回應於該第一電壓之一電壓偵測器。
  19. 如請求項17之資料儲存裝置，其進一步包括耦合至該非揮發性記憶體之一控制器，其中該控制電路回應於發送自該控制器至該非揮發性記憶體指示自該第一操作模式至該第二操作模式之該轉變的一模式指示符。
  20. 如請求項12之資料儲存裝置，其中該電源供應電路包含一調節器，且其中該調節器經組態以產生該第一供應電壓。
  21. 如請求項20之資料儲存裝置，其中該調節器回應於一未調節供應電壓，且其中該調節器進一步經組態以追蹤該未調節供應電壓以產生該第一供應電壓。
  22. 如請求項12之資料儲存裝置，其中該主機介面遵照一通用快閃儲存裝置(UFS)通信協定。
TW103141845A 2013-12-06 2014-12-02 用於資料儲存裝置之多重電源供應輸送 TW201532056A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/099,372 US9483096B2 (en) 2013-12-06 2013-12-06 Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device

Publications (1)

Publication Number Publication Date
TW201532056A true TW201532056A (zh) 2015-08-16

Family

ID=52134394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141845A TW201532056A (zh) 2013-12-06 2014-12-02 用於資料儲存裝置之多重電源供應輸送

Country Status (3)

Country Link
US (1) US9483096B2 (zh)
TW (1) TW201532056A (zh)
WO (1) WO2015084642A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727985B (zh) * 2016-06-17 2021-05-21 韓商愛思開海力士有限公司 資料儲存裝置及其操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449655B1 (en) * 2015-08-31 2016-09-20 Cypress Semiconductor Corporation Low standby power with fast turn on for non-volatile memory devices
US10198204B2 (en) * 2016-06-01 2019-02-05 Advanced Micro Devices, Inc. Self refresh state machine MOP array
WO2017217994A1 (en) * 2016-06-16 2017-12-21 Thomson Licensing Method and apparatus for decreasing power consumption in a low power device
US10095432B2 (en) 2016-09-27 2018-10-09 Intel Corporation Power management and monitoring for storage devices
US10915484B2 (en) * 2017-02-24 2021-02-09 Digital 14 Llc Peripheral disconnection switch system and method
JP6818603B2 (ja) * 2017-03-23 2021-01-20 キオクシア株式会社 メモリシステム、及びメモリシステムの制御方法
US11132042B2 (en) 2018-01-31 2021-09-28 Hewlett Packard Enterprise Development Lp Drive carrier assemblies
US11403159B2 (en) * 2018-01-31 2022-08-02 Hewlett Packard Enterprise Development Lp Device carrier assemblies
TWI735928B (zh) * 2019-08-02 2021-08-11 新唐科技股份有限公司 控制裝置及調整方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69932801T8 (de) * 1998-11-09 2007-05-03 Seiko Epson Corp. Schnittstellengerät, verfahren zur steuerung eines schnittstellengeräts und informationsaufnahmegerät
US6140805A (en) 1999-05-18 2000-10-31 Kabushiki Kaisha Toshiba Source follower NMOS voltage regulator with PMOS switching element
US6434044B1 (en) 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP2003030985A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体記憶装置の電源制御回路
US7000133B2 (en) * 2002-03-22 2006-02-14 Intel Corporation Method and apparatus for controlling power states in a memory device utilizing state information
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
JP4925588B2 (ja) * 2005-01-25 2012-04-25 富士通株式会社 ディスクアレイ装置
US7177222B2 (en) * 2005-03-04 2007-02-13 Seagate Technology Llc Reducing power consumption in a data storage system
US7675802B2 (en) * 2006-09-29 2010-03-09 Sandisk Corporation Dual voltage flash memory card
US20090158058A1 (en) * 2007-12-18 2009-06-18 Hugo Lin Assembly of a power supply to a data access device
US8065540B2 (en) * 2008-10-31 2011-11-22 Dell Products, Lp Power control for information handling system having shared resources
JP2010176731A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 不揮発性半導体メモリ
WO2011031888A1 (en) * 2009-09-09 2011-03-17 Marvell World Trade Ltd. Memory with multiple power supplies and/or multiple low power modes
US8598949B2 (en) * 2010-06-11 2013-12-03 Freescale Semiconductor, Inc. Electronic circuit and method for state retention power gating
US8362649B2 (en) 2010-06-18 2013-01-29 R2 Semiconductor, Inc. Multi-use voltage regulator
TWI451435B (zh) 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US8996892B1 (en) * 2010-10-20 2015-03-31 Marvell International Ltd. Power smart peripheral devices with external power supplies
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
KR20140009712A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727985B (zh) * 2016-06-17 2021-05-21 韓商愛思開海力士有限公司 資料儲存裝置及其操作方法

Also Published As

Publication number Publication date
US9483096B2 (en) 2016-11-01
US20150160706A1 (en) 2015-06-11
WO2015084642A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
US9483096B2 (en) Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
US9383808B2 (en) Dynamic allocation of power budget for a system having non-volatile memory and methods for the same
US9092150B2 (en) Systems and methods of performing a data save operation
US9389673B2 (en) Systems and methods of performing a data save operation
US10254817B2 (en) Memory system
TWI710890B (zh) 記憶裝置之深度省電模式退出控制
CN112639672B (zh) 用于功率管理的电容性电压修改器
US20130290606A1 (en) Power management for a system having non-volatile memory
TWI708246B (zh) 用於功率管理之電容分壓器
US11830568B2 (en) Power management component for memory sub-system power cycling
US9324444B2 (en) Data storage device
TW202134859A (zh) 用來進行恢復管理的方法以及記憶裝置及其控制器以及電子裝置
CN107451073B (zh) 数据储存方法及发生电源中断事件后的***初始化的方法
US9722597B2 (en) Initialization signal generation device and nonvolatile memory apparatus using the same
KR20150020843A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US12001233B2 (en) Balancing current consumption between different voltage sources
US20240177782A1 (en) Static random access memory apparatus that maintains stable write performance in low power environment
US20150169042A1 (en) Low power interface for a data storage device
CN117524269A (zh) 辅助电源、操作辅助电源的方法及包括辅助电源的存储装置