TW201530552A - 漏電偵測方法及記憶體 - Google Patents
漏電偵測方法及記憶體 Download PDFInfo
- Publication number
- TW201530552A TW201530552A TW103103465A TW103103465A TW201530552A TW 201530552 A TW201530552 A TW 201530552A TW 103103465 A TW103103465 A TW 103103465A TW 103103465 A TW103103465 A TW 103103465A TW 201530552 A TW201530552 A TW 201530552A
- Authority
- TW
- Taiwan
- Prior art keywords
- word line
- voltage
- leakage
- item
- test
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一種漏電偵測方法及記憶體。漏電偵測方法包括:施加測試電壓至字元線,且測試電壓介於1伏特至5伏特之間;以及將測試電壓自字元線移除後,根據字元線之電壓變化,鑑別字元線之漏電狀態。
Description
本發明是有關於一種半導體,且特別是有關於一種漏電偵測方法及記憶體。
隨著半導體製程技術的日新月異,記憶體內部的元件密集度也日漸提升。於製程中所產生的極微小缺陷就會成為影響記憶體故障與否的關鍵。近年來,用來檢測記憶體的故障檢測,已成為製程中的不可或缺的標準步驟。請參照第1圖,第1圖繪示係為傳統記憶體於漏電測試字元線之示意圖。傳統記憶體1包括記憶區塊11、字元線12、電壓產生器13及升壓電路14。字元線12耦接記憶區塊11。傳統記憶體1於漏電測試時,係由由電壓產生器13產生測試電壓Vpower。接著,由升壓電路14將測試電壓Vpower提升至高電壓Vh,高電壓Vh例如為10伏特。然後,升壓電路14將高電壓Vh施加於字元線12,以鑑別字元線12之漏電狀態。然而,為了偵測字元線12之漏電,傳統記憶體1必須額外地設置升壓電路14才能取得高電壓Vh。此外,升壓電路14還需一段升壓時間才能將測試電壓Vpower提升為高電壓Vh。上述升壓時間例如為10微秒。由上述說明可知,傳統記憶體1於字元線12的漏電偵測上,仍存在著諸多限制與不便。所以目前業界實需一種改良的字元線漏電偵測方法。
本發明係有關於一種漏電偵測方法及記憶體。
根據本發明,提出一種漏電偵測方法。漏電偵測方法包括:施加測試電壓至字元線,且測試電壓介於1伏特至5伏特之間;以及將測試電壓自字元線移除後,根據字元線之電壓變化,鑑別字元線之漏電狀態。
根據本發明,提出一種漏電偵測方法。漏電偵測方法包括:對記憶區塊執行抹除操作後,施加測試電壓至字元線,字元線耦接至記憶區塊;當字元線之字元線電壓到達預設位準,將測試電壓自字元線移除,並維持一預設時間;於預設時間過後,讀取字元線電壓;根據字元線電壓及參考電壓,鑑別字元線之漏電狀態;以及當漏電狀態異常,則不對記憶區塊執行程式化操作。
根據本發明,提出一種記憶體。記憶體包括記憶區塊、字元線、電壓產生器、開關電路、比較器及控制邏輯。字元線係耦接記憶區塊。電壓產生器提供測試電壓。控制邏輯控制開關電路電性連接字元線與電壓產生器,使得測試電壓施加至字元線。當字元線電壓到達預設位準,控制邏輯控制開關電路將字元線與電壓產生器分離,並維持一預設時間。於預設時間過後,控制邏輯控制開關電路電性連接字元線與比較器,使得比較器讀取字元線電壓,比較器根據字元線電壓及參考電壓,鑑別字元線之漏電狀態。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
1‧‧‧傳統記憶體
2‧‧‧依照本實施例之記憶體
11、21‧‧‧記憶區塊
12、22‧‧‧字元線
13、23‧‧‧電壓產生器
14‧‧‧升壓電路
24‧‧‧開關電路
25‧‧‧比較器
26‧‧‧控制邏輯
241‧‧‧電源開關
242‧‧‧選擇開關
243‧‧‧測試開關
301~306‧‧‧步驟
Vpower‧‧‧測試電壓
Vh‧‧‧高電壓
Vref‧‧‧參考電壓
Vwl‧‧‧字元線電壓
Ractwl、Radjw、Rshort‧‧‧等效電阻
Cactw、Cshort、Cadjw‧‧‧等效電容
2‧‧‧依照本實施例之記憶體
11、21‧‧‧記憶區塊
12、22‧‧‧字元線
13、23‧‧‧電壓產生器
14‧‧‧升壓電路
24‧‧‧開關電路
25‧‧‧比較器
26‧‧‧控制邏輯
241‧‧‧電源開關
242‧‧‧選擇開關
243‧‧‧測試開關
301~306‧‧‧步驟
Vpower‧‧‧測試電壓
Vh‧‧‧高電壓
Vref‧‧‧參考電壓
Vwl‧‧‧字元線電壓
Ractwl、Radjw、Rshort‧‧‧等效電阻
Cactw、Cshort、Cadjw‧‧‧等效電容
第1圖繪示係為傳統記憶體於漏電測試字元線之示意圖。
第2圖繪示係為依照本實施例之一種記憶體之示意圖。
第3圖繪示係為依照本實施例之一種漏電偵測方法之流程圖。
第4圖繪示係為施加測試電壓至字元線之等效電路圖。
第5圖繪示係為自字元線移除測試電壓之等效電路圖。
第6圖繪示係為讀取字元線電壓之等效電路圖。
第一實施例
【0009】 請參照第2圖,第2圖繪示係為依照本實施例之一種記憶體之示意圖。 記憶體2包括記憶區塊21、字元線22、電壓產生器23、開關電路24、比較器25及控制邏輯26。字元線22耦接記憶區塊21。電壓產生器23用以提供測試電壓Vpower。測試電壓Vpower例如係介於1伏特至5伏特之間。較佳地,測試電壓Vpower係介於1伏特至3.3伏特之間。更佳地,測試電壓Vpower係介於1.3伏特至1.6伏特之間。
【0009】 請參照第2圖,第2圖繪示係為依照本實施例之一種記憶體之示意圖。 記憶體2包括記憶區塊21、字元線22、電壓產生器23、開關電路24、比較器25及控制邏輯26。字元線22耦接記憶區塊21。電壓產生器23用以提供測試電壓Vpower。測試電壓Vpower例如係介於1伏特至5伏特之間。較佳地,測試電壓Vpower係介於1伏特至3.3伏特之間。更佳地,測試電壓Vpower係介於1.3伏特至1.6伏特之間。
控制邏輯26控制開關電路24電性連接字元線22與電壓產生器23,使得測試電壓Vpower施加至字元線22。當字元線22上之字元線電壓到達預設位準,控制邏輯26控制開關電路24將字元線22與電壓產生器23分離,並維持一預設時間。預設位準與測試電壓Vpower實質上相同。預設時間例如介於10微秒至2毫秒之間。較佳地,預設時間係介於50微秒至1毫秒之間。更佳地,預設時間係介於100微秒至600微秒之間。
於預設時間過後,控制邏輯26控制開關電路24電性連接字元線22與比較器25,使得比較器25讀取字元線電壓Vwl。比較器26根據字元線電壓Vwl及參考電壓Vref鑑別字元線之漏電狀態。參考電壓Vref例如介於0.9伏特至4.9伏特之間。較佳地,參考電壓Vref係介於0.9伏特至3.2伏特之間之間。更佳地,參考電壓Vref係介於1.23伏特至1.53伏特之間。
進一步來說,開關電路24包括電源開關241、選擇開關242及測試開關243。電源開關241、選擇開關242及測試開關243例如為金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)。控制邏輯26先控制電源開關241、選擇開關242及測試開關243電性連接電壓產生器23及字元線22,使得電壓產生器23施加測試電壓Vpower至字元線22。當字元線22上之字元線電壓Vwl到達預設位準後,控制邏輯26再控制電源開關241及選擇開關242截止以將測試電壓Vpower自字元線22移除。然後,控制邏輯26控制電源開關241、選擇開關242及測試開關243電性連接比較器25及字元線22,使得比較器25讀取字元線電壓Vwl。比較器25比較字元線電壓Vwl與參考電壓Vref。當字元線電壓Vwl小於參考電壓Vref,比較器25鑑別字元線22之漏電狀態異常。與字元線22耦接之記憶區塊21可被標示為一故障區塊,避免後續對記憶區塊21再進行任何操作。
請同時參照第2圖、第3圖、第4圖、第5圖及第6圖,第3圖繪示係為依照本實施例之一種漏電偵測方法之流程圖,第4圖繪示係為施加測試電壓至字元線之等效電路圖,第5圖繪示係為自字元線移除測試電壓之等效電路圖,第6圖繪示係為讀取字元線電壓之等效電路圖。記憶體1之漏電偵測方法包括如下步驟:首先如步驟301所示,對記憶區塊21執行抹除操作後,電壓產生器23施加測試電壓Vpower至字元線22,如第4圖所示。字元線22之等效電阻Ractwl與相鄰字元線之等效電阻Radjw間形成一等效電阻Rshort,等效電阻Rshort表示字元線22與其相鄰字元線間的漏電路徑。若漏電狀態異常,則等效電阻Rshort相當於短路狀態。相反地,若漏電狀態無異常,則等效電阻Rshort相當於開路狀態。
字元線22與接地端之間形成等效電容Cactw,且相鄰字元線與接地端之間形成等效電容Cadjw。等效電阻Rshort與接地端之間形成等效電容Cshort。控制邏輯26控制選擇開關242及測試開關243導通,使得電壓產生器23施加測試電壓Vpower至字元線22。亦即,測試電壓Vpower經選擇開關242及測試開關243輸出至等效電阻Rshort。 接著如步驟302所示, 當字元線13之字元線電壓Vwl到達預設位準,將測試電壓Vpower自字元線22移除,並維持一預設時間,如第5圖所示。控制邏輯26再控制電源開關241及選擇開關242截止以將測試電壓Vpower自字元線22移除。若漏電狀態異常,則字元線13之字元線電壓Vwl將自等效電阻Rshort及等效電阻Radjw放電。
跟著如步驟303所示, 比較器25讀取字元線電壓Vwl,如第6圖所示。控制邏輯26控制電源開關241及選擇開關242導通,使得比較器25經電源開關241及選擇開關242讀取字元線電壓Vwl。然後如步驟304所示,比較器25比較字元線電壓Vwl與參考電壓Vref,以判斷字元線22之漏電狀態是否異常。當字元線電壓Vwl小於參考電壓Vref,表示字元線22之漏電狀態異常。若漏電狀態異常,則執行步驟305。如步驟305所示,不對記憶區塊執行程式化操作。相反地,漏電狀態無異常,則執行步驟306。如步驟306所示,對記憶區塊執行程式化操作。
簡言之,上述 漏電偵測方法係先施加測試電壓Vpower至字元線22。再將測試電壓Vpower自字元線22移除。測試電壓Vpower自字元線22移除後,再根據字元線22之電壓變化來鑑別字元線22之漏電狀態。如此一來,上述實施例所載之記憶體及其漏電偵測方法不需額外使用升壓電路來提升測試電壓Vpower。此外,上述實施例所載之記憶體及其漏電偵測方法亦不需額外浪費提升測試電壓所需之升壓時間。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
301~306‧‧‧步驟
Claims (10)
- 【第1項】一種漏電偵測方法,包括:
施加一測試電壓至一字元線,該測試電壓介於1伏特至5伏特之間;以及
將該測試電壓自該字元線移除後,根據該字元線之一電壓變化,鑑別該字元線之漏電狀態。 - 【第2項】如申請專利範圍第1項所述之漏電偵測方法,其中該鑑別步驟,包括:
當該字元線之一字元線電壓到達一預設位準,將該測試電壓自該字元線移除,並維持一預設時間;
於該預設時間過後,讀取該字元線電壓;
比較該字元線電壓與該參考電壓;以及
當該字元線之電壓小於該參考電壓,將該記憶區塊標示為一故障區。 - 【第3項】如申請專利範圍第2項所述之漏電偵測方法,其中該參考電壓介於0.9伏特至4.9伏特之間。
- 【第4項】如申請專利範圍第2項所述之漏電偵測方法,其中該預設時間介於10微秒至2毫秒之間。
- 【第5項】一種漏電偵測方法,包括:
對一記憶區塊執行抹除操作後,施加一測試電壓至一字元線,該字元線耦接至該記憶區塊;
當該字元線之一字元線電壓到達一預設位準,將該測試電壓自該字元線移除,並維持一預設時間;
於該預設時間過後,讀取該字元線電壓;
根據該字元線電壓及一參考電壓,鑑別該字元線之一漏電狀態;以及
當該漏電狀態異常,則不對該記憶區塊執行一程式化操作。 - 【第6項】如申請專利範圍第5項所述之漏電偵測方法,其中該測試電壓介於1伏特至5伏特之間。
- 【第7項】如申請專利範圍第5項所述之漏電偵測方法,其中該參考電壓介於0.9伏特至4.9伏特之間。
- 【第8項】如申請專利範圍第5項所述之漏電偵測方法,其中該預設時間介於10微秒至2毫秒之間。
- 【第9項】一種記憶體,包括:
一記憶區塊;
一字元線,係耦接該記憶區塊;
一電壓產生器,用以提供一測試電壓;
一開關電路;
一比較器;以及
一控制邏輯,用以控制該開關電路電性連接該字元線與該電壓產生器,使得該測試電壓施加至該字元線,當該字元線電壓到達一預設位準,該控制邏輯控制該開關電路將該字元線與該電壓產生器分離,並維持一預設時間,於該預設時間過後,該控制邏輯控制該開關電路電性連接該字元線與該比較器,使得該比較器讀取該字元線電壓,該比較器根據該字元線電壓及一參考電壓,鑑別該字元線之漏電狀態。 - 【第10項】如申請專利範圍第9項所述之記憶體,其中該比較器比較該字元線電壓與該參考電壓,當該字元線之電壓小於該參考電壓,該比較器鑑別該漏電狀態異常。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103465A TW201530552A (zh) | 2014-01-29 | 2014-01-29 | 漏電偵測方法及記憶體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103103465A TW201530552A (zh) | 2014-01-29 | 2014-01-29 | 漏電偵測方法及記憶體 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201530552A true TW201530552A (zh) | 2015-08-01 |
Family
ID=54342815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103103465A TW201530552A (zh) | 2014-01-29 | 2014-01-29 | 漏電偵測方法及記憶體 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201530552A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI801129B (zh) * | 2021-06-02 | 2023-05-01 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
-
2014
- 2014-01-29 TW TW103103465A patent/TW201530552A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI801129B (zh) * | 2021-06-02 | 2023-05-01 | 日商鎧俠股份有限公司 | 半導體記憶裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101847183B1 (ko) | 워드라인 구동 회로 | |
US8427857B2 (en) | Electrical fuse programming time control scheme | |
JP2014099243A (ja) | 不揮発性メモリ装置の書き込み方法 | |
JPH06295585A (ja) | 内部電源電圧発生回路 | |
JP6349008B1 (ja) | 乱数発生装置及びその制御方法 | |
US20160155505A1 (en) | Resistive memory and repairing method thereof | |
JP4947986B2 (ja) | 試験装置および試験方法 | |
TW201933128A (zh) | 半導體儲存裝置、其動作方法及分析系統 | |
TW201530552A (zh) | 漏電偵測方法及記憶體 | |
WO2020209884A1 (en) | Reram memory cell having dual word line control | |
US7751247B2 (en) | Method and apparatus for trimming reference voltage of flash memory device | |
JP2005283432A (ja) | 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 | |
JP2009087430A (ja) | 半導体検査装置及び半導体検査方法 | |
JP2003338186A (ja) | 半導体不揮発性メモリ装置 | |
KR100802060B1 (ko) | 과도한 특정 스트레스 항목의 인가를 방지하는 반도체메모리 장치 및 그것의 테스트 방법 | |
TWI326452B (en) | Method for detecting word line leakage in memory devices | |
US20070252581A1 (en) | Method and apparatus for testing power switches using a logic gate tree | |
US6707732B2 (en) | Method of quickly determining work line failure type | |
TWI386943B (zh) | 記憶體編程方法及記憶體 | |
CN100405074C (zh) | 测试终端否定电路 | |
KR100689804B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
US8908448B2 (en) | Semiconductor memory apparatus and method of controlling external voltage using the same | |
CN104835533A (zh) | 漏电侦测方法及存储器 | |
JPS59157900A (ja) | 冗長ビツト使用の検出回路を有するメモリ装置 | |
KR100500468B1 (ko) | 반도체 장치의 테스트 모드 제어회로 |