TW201448301A - 磁阻效應元件之製造方法 - Google Patents

磁阻效應元件之製造方法 Download PDF

Info

Publication number
TW201448301A
TW201448301A TW102147233A TW102147233A TW201448301A TW 201448301 A TW201448301 A TW 201448301A TW 102147233 A TW102147233 A TW 102147233A TW 102147233 A TW102147233 A TW 102147233A TW 201448301 A TW201448301 A TW 201448301A
Authority
TW
Taiwan
Prior art keywords
substrate
oxygen
layer
holding surface
forming
Prior art date
Application number
TW102147233A
Other languages
English (en)
Other versions
TWI552399B (zh
Inventor
Takuya Seino
Kazumasa Nishimura
Hiroki Okuyama
Yuichi Otani
Yuta Murooka
Yoshimitsu Shimane
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of TW201448301A publication Critical patent/TW201448301A/zh
Application granted granted Critical
Publication of TWI552399B publication Critical patent/TWI552399B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H10N35/85—Magnetostrictive active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種：在金屬氧化物之隧道阻障層的形成中，能夠提升產率並且在氧化金屬時能夠降低該金屬之升華的磁阻效應元件之製造方法。本發明之其中一種實施形態，係為磁阻效應元件之製造方法，並具備形成隧道阻障層之工程，形成該隧道阻障層之工程，係具備有在基板上成膜金屬膜之成膜工程、和對金屬膜進行氧化處理之氧化工程。上述氧化工程，係在從進行氧化處理之處理容器內的基板支持器之基板保持面所突出之支持部上，將被形成有金屬膜之基板作保持，並將氧氣導入至處理容器內，而將氧氣供給至基板處，在氧氣之導入之後，將基板載置在基板保持面上，並加熱基板。

Description

磁阻效應元件之製造方法
本發明，係為有關於磁阻效應元件之製造方法者。
至今為止，磁阻變化元件，主要係被使用在將從硬碟之媒體而來的磁場作讀入之元件而被使用。此磁阻元件，係利用有藉由將磁場施加於元件而使電阻改變之磁阻效應，在硬碟產業中，係從使用有巨大磁阻效應(GMR：Giant Magneto Resistive effect)之GMR磁頭而進而採用使用有電阻變化率為更大之穿隧磁阻效應(TMR：Tunnel Magneto Resistive effect)的TMR磁頭，並對於記錄密度作了飛躍性的改善。另一方面，身為將此TMR技術與半導體元件作了融合的積體化磁性記憶體之MRAM(Magnetic random access memory)，係已開始製品化。MRAM，係與至今為止之僅藉由半導體元件所形成的SRAM或DRAM相異，而在半導體裝置之上部形成磁性體之TMR元件。又，由於其係為非揮發性，因此能夠在行動裝置市場中而將消耗電力作飛躍性的改善，故而係 對於更進一步之大容量化有所期待。
MRAM，係如同專利文獻1中所示一般，在TMR元件中，使用有使自由層和參考層之磁化方向相對於層積膜方向而在垂直方向上作磁化旋轉的面內磁化型(In-plane)之元件。此MRAM，係有著記憶資料之記憶體胞為大而無法將記憶容量增大的問題。但是，藉由近年之研究開發，使用有旋轉植入之STT(Spin Transfer Torque)-MRAM，係克服了MRAM之弱點，而能夠期待大容量化。此技術，由於係利用藉由電子之旋轉所產生的磁動量而改變磁性體之磁化的方向，因此係能夠達成細微化，並能夠將在資料之寫入中所需要的電流值縮小。故而，就算是元件尺寸變小亦能夠動作，而適於高密度化。此STT-MRAM，係與MRAM相同的，使用有面內磁化型(In-plane)和使自由層和參考層之磁化方向與層積膜方向相同方向地而作磁化旋轉的垂直磁化型(Perpendicular)之元件。垂直磁化型之代表性的層積膜構造，係在非專利文獻2中有所揭示。進而，係以就算是元件尺寸變小也能夠進行磁化反轉的方式，而活躍地進行材料或構造的研究開發，並報告有如同在非專利文獻3中所示一般之於自由層的上部處形成氧化物層之構造。
在TMR元件之製造中，不僅是在非專利文獻1以及非專利文獻2中所揭示之構造，而亦廣泛使用有藉由對於由所期望之成膜材料所成的靶材進行濺鍍來在相對向之基板上進行成膜的濺鍍成膜(以下亦單純稱作濺鍍) 方法(參考專利文獻1)。進而，不僅是濺鍍裝置，而亦成為需要用以改善元件阻抗變化率之結晶化退火裝置、退火後之基板冷卻裝置、用以形成氧化層之氧化裝置。今後，朝向STT-RAM之實用化，係需要善用此些之裝置來開發出不僅限於材料之改善的高性能之元件構造。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕國際公開第2012/086183號
〔非專利文獻〕
〔非專利文獻1〕Young-suk Choi et al, Journal of Appl. Phys. 48 (2009) 120214
〔非專利文獻2〕D.C.Worledge et al, Appl. Phys. Lett. 98 (2011) 022501
〔非專利文獻3〕Kubota et al, Journal of Appl. Phys. 111, 07C723 (2012)
在製作上述MRAM時，係為了謀求低成本化，而對於產率之提昇有所要求。又，例如，在將身為MRAM之構成要素的金屬膜氧化並形成阻障層的情況時，若是不迅速地進行上述金屬膜之氧化，則會導致雜質之混入，並使元件之信賴性或特性劣化。在降低此雜質之混入 的意義上，亦對於產率之提昇有所要求。
又，在先前技術中，於用以形成上述阻障層之金屬膜的氧化處理中，係亦有採用將被形成有金屬膜之基板加熱至既定之溫度而將上述金屬膜氧化的方式。於此情況，係先在氧化處理腔內而將被形成有金屬膜之基板加熱至目標之溫度，之後將氧導入至該氧化處理腔內而進行氧化處理。
然而，當在阻障層之形成時所使用的金屬膜材料為Mg的情況時，由於Mg係為特別容易發生昇華的材料，因此在上述之加熱至目標之溫度的過程中，由於Mg會被加熱，故而該Mg會隨著溫度之上升而昇華。因此，在開始氧之導入的時間點，Mg之膜厚係會產生與Mg之昇華量相對應的減薄。故而，在氧化處理結束後，藉由該氧化處理所產生了的MgO之膜厚，係會變得較設計值而更小。相對於此，雖然亦可考慮到在Mg之成膜時將上述昇華列入考慮並預先形成較設計值而更後的Mg，但是由於係成為相對於設定值而多餘地成膜Mg，因此係會導致成本提高。
本發明，係為有鑑於此種課題而進行者，其目的，係在於提供一種：在金屬氧化物之隧道阻障層的形成中，能夠提升產率並且在氧化金屬時能夠降低該金屬之升華的磁阻效應元件之製造方法。
為了達成此種目的，本發明之第1型態，係為一種磁阻效應元件之製造方法，其特徵為，係具備有形 成磁化自由層以及磁化固定層之其中一方之工程；和在前述所形成之磁化自由層以及磁化固定層之其中一方上形成隧道阻障層之工程；和在前述隧道阻障層之上形成前述磁化自由層以及磁化固定層之另外一方之工程，前述形成隧道阻障層之工程，係具備有：在基板上成膜金屬膜之成膜工程；和對於前述金屬膜進行氧化處理之氧化工程，前述氧化工程，係具備有：在從進行前述氧化處理之處理容器內的基板支持器之基板保持面所突出之支持部上，將被形成有前述金屬膜之基板作保持之工程；和將氧氣導入至前述處理容器內，並在將前述基板載置於前述支持部上的狀態下，將前述氧氣供給至前述基板處之工程；和在開始了前述氧氣之導入之後，將前述基板載置在前述基板保持面上之基板載置工程；和對於被載置在前述基板保持面上之前述基板加熱之加熱工程。
本發明之第2型態，係為一種磁阻效應元件之製造方法，其特徵為，係具備有形成磁化自由層以及磁化固定層之其中一方之工程；和在前述所形成之磁化自由層以及磁化固定層之其中一方上形成隧道阻障層之工程；和在前述隧道阻障層之上形成前述磁化自由層以及前述磁化固定層之另外一方之工程，前述形成隧道阻障層之工程，係具備有：在基板上成膜金屬膜之成膜工程；和對於前述金屬膜進行氧化處理之氧化工程，前述氧化工程，係具備有：在進行前述氧化處理之處理容器內的基板支持器上，將被形成有前述金屬膜之基板作保持之工程；和以不 會使前述金屬膜昇華的溫度來將氧氣導入至前述處理容器內，並將前述氧氣供給至前述基板處之工程；和與前述氧氣之導入同時地、或者是在該氧氣之導入之後，將前述基板加熱之加熱工程，前述氧化工程，係更進而具備有：身為在前述作保持之工程後，使前述基板支持器之相對於前述處理容器的相對位置改變，並在前述處理容器內，形成藉由前述基板支持器所具備之基板保持面和被設置在前述處理容器內之包圍部所形成的空間之工程，並且為以藉由前述包圍部來包圍前述基板保持面且在該包圍部和前述基板支持器之間形成間隙的方式來形成前述空間之工程，被導入至前述空間內之氧氣，係通過前述間隙而被從該空間排氣。
若依據本發明，則在金屬氧化物之隧道阻障層的形成中，係能夠提升產率並且在氧化金屬時能夠降低該金屬之升華。
100‧‧‧面內磁化型元件
101‧‧‧上部電極層
102‧‧‧自由層
103‧‧‧阻障層
104‧‧‧固定磁性層
105‧‧‧非磁性中間層
106‧‧‧參考層
107‧‧‧反強磁性層
108‧‧‧下部電極層
200‧‧‧垂直磁化型元件
201‧‧‧帽層
202‧‧‧參考層
203‧‧‧非磁性中間層
204‧‧‧參考層
205‧‧‧配向分離層
206‧‧‧參考層
207‧‧‧參考層
208‧‧‧阻障層
209‧‧‧自由層
210‧‧‧緩衝層
211‧‧‧緩衝層
300‧‧‧面內磁化型元件
301‧‧‧帽層
302‧‧‧氧化物帽層
303‧‧‧自由層
304‧‧‧阻障層
305‧‧‧固定磁性層
306‧‧‧非磁性中間層
307‧‧‧參考層
308‧‧‧反強磁性層
309‧‧‧緩衝層
400‧‧‧氧化處理裝置
401‧‧‧處理容器
401a‧‧‧壁
401b‧‧‧區域
402‧‧‧真空幫浦
403‧‧‧基板
404‧‧‧基板支持器
404a‧‧‧基板保持面
404b‧‧‧載置部
404c‧‧‧突起部
405‧‧‧筒構件
405a‧‧‧延伸存在部
405b‧‧‧開口部
406‧‧‧氣體導入部
407‧‧‧基板搬送口
408‧‧‧加熱器
409‧‧‧基板支持器驅動部
410‧‧‧氧化處理空間
411‧‧‧噴淋板
412‧‧‧氧導入路徑
413‧‧‧擴散空間
414‧‧‧外部空間
415‧‧‧間隙
416‧‧‧閘閥
〔圖1〕係為身為被適用在本發明之其中一種實施形態的氧化處理中之元件的其中一例之面內磁化型元件的層積構造之模式圖。
〔圖2〕係為身為被適用在本發明之其中一種實施形態的氧化處理中之元件的其中一例之垂直磁化型元件的層積構造之模式圖。
〔圖3〕係為身為被適用在本發明之其中一種實施形態的氧化處理中之元件的其中一例之面內磁化型元件的層積構造之模式圖。
〔圖4〕係為對於本發明之其中一種實施形態的氧化處理裝置之基板搬送狀態以及氧化處理狀態中的概略構成作展示之模式圖。
〔圖5〕係為對於本發明之其中一種實施形態的氧化處理裝置之氧化處理狀態中的概略構成作展示之模式圖。
〔圖6〕係為對於本發明之其中一種實施形態的氧化處理裝置之基板搬送狀態中的概略構成作展示之模式圖。
〔圖7〕係為對於本發明之其中一種實施形態的磁阻效應元件之製造方法的程序作展示之流程圖。
〔圖8〕係為對於本發明之其中一種實施形態的隧道阻障層之形成工程中的氧化處理之程序作展示之流程圖。
〔圖9〕係為對於本發明之其中一種實施形態的氧化處理之時序表作展示之圖。
〔圖10〕係為對於本發明之其中一種實施形態的Mg之蒸氣壓的溫度依存性作展示之圖。
〔圖11〕係為對於本發明之其中一種實施形態的氧化處理裝置之氧化處理狀態中的概略構成作展示之模式圖。
〔圖12〕係為對於本發明之其中一種實施形態的隧道阻障層之形成工程中的氧化處理之程序作展示之流程圖。
以下，參考圖面來對於本發明之實施形態作說明，但是本發明係並不限定於本實施形態。另外，在以下所說明之圖面中，對於具備有相同功能者，係附加相同之元件符號，並亦有省略重複之說明的情形。
圖1，係為在非專利文獻1中所記載之面內磁化型元件(以下，記載為MTJ元件)的層積構造之模式圖。在MTJ元件100中，首先，係於處理基板之上，作為下部電極層108，而例如層積包含有鉭(Ta)和銅(Cu)之化合物。例如係設為Ta(5nm)/CuN(20nm)/Ta(5nm)一般之構造。上部之Ta，係亦兼具有基底膜之功能，除了Ta以外，亦可設為鉿(Hf)、鈮(Nb)、鋯(Zr)、鈦(Ti)、鉬(Mo)或者是鎢(W)等之金屬。進而，亦可於其上成膜包含有例如鎳(Ni)、鐵(Fe)、鉻(Cr)、釕(Ru)中之至少1個的元素之層。
於其上，將例如包含有IrMn、PtMn、FeMn、NiMn、RuRhMn或者是CrPtMn等之反強磁性層107成膜為3~20nm程度。於其上，成膜包含有CoFe等之磁性膜的厚度1~5nm程度之參考層106、和包含有從釕(Ru)、鉻(Cr)、銠(Rh)、銥(Ir)、錸(Re)中的至少1者所選擇或者是此些之金屬中的2者以上之合金的厚度0.85nm程度之非磁性中間層105、和例如包含有CoFe或CoFeB等之磁性膜的厚度1~5nm程度之參考層 104。反強磁性層107、固定磁性層106、非磁性中間層105、固定磁性層104，係形成合成(synthetic)型之參考層。此參考層，係亦可為具備有反強磁性層和參考層106之2層構造的構成。參考層，係為磁化方向被作了固定之層。
於其上，形成阻障層103。阻障層103，係為了得到高的MR比，而以MgO為合適。除此之外，亦可為含有鎂(Mg)、鋁(Al)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物。另外，氧化物，不論是採用使用RF濺鍍等來直接性地形成之方法或者是採用先成膜金屬之後再進行氧化之方法均可。氧化，係藉由將腔作密封氧化、一面排氣一面進行之流動氧化、利用有活性氧之自由基氧化或者是電漿氧化等來逕行。於其上，將身為將例如包含有CoFeB或者是Co、Fe、Ni等之至少1者或2者以上之合金的材料形成為1層或者是2層以上之構造的自由層102，成膜為1~10nm程度。自由層，係為磁化方向並未被固定之層，並依據與參考層之磁化方向間的相對角度而使電阻改變。於其上，作為上部電極層101，而成膜例如Ta(8nm)/Ru(5nm)/Cu(30nm)/Ru(7nm)一般之層積構造。此層，係具備有保護元件之功能，Ta之部分，例如係亦可置換為釕(Ru)、鈦(Ti)或者是鉑(Pt)等之材料。此種TMR元件，係藉由叢集型基板處理裝置而以一貫真空來製作。
另外，在圖1中，反強磁性層107係為15nm之PtMn，參考層106係為2.5nm之Co70Fe30，非磁性中間層105係為0.85nm之Ru，參考層104係為3nm之Co60Fe20B20，阻障層103係為1.0nm之MgO，自由層102係為3nm之Co60Fe20B20。
圖2，係為在非專利文獻2中所記載之垂直磁化型元件(以下，記載為p-MTJ元件)的層積構造之模式圖。在p-MTJ元件200中，首先，係在處理基板之上，成膜緩衝層211、210。例如，在緩衝層211中，係使用包含有鎳(Ni)、鐵(Fe)、鉻(Cr)、釕(Ru)中之至少1個的元素之材料。又，在緩衝層210中，係以鉭(Ta)、鉿(Hf)、鈮(Nb)、鋯(Zr)、鈦(Ti)、鉬(Mo)或者是鎢(W)等之金屬為理想，除此之外，亦可設為含有鎂(Mg)、鋁(Al)、鉭(Ta)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物。
於其上，作為自由層209，而例如成膜CoFeB。進而，亦可在CoFeB和MgO之間，配置Co、Fe之至少1者或者是2個以上的合金。CoFeB或者是CoFeB/CoFe磁性層的膜厚，係總和為0.8~2.0nm程度。於其上，形成阻障層208。阻障層，係為了得到高的MR比，而以MgO為合適。除此之外，亦可為含有鎂(Mg)、鋁(Al)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物。另外，氧化物， 不論是採用使用RF濺鍍等來直接性地形成之方法或者是採用先成膜金屬之後再進行氧化之方法均可。氧化，係藉由將腔作密封氧化、一面排氣一面進行之流動氧化、利用有活性氧之自由基氧化或者是電漿氧化等來進行。
於其上，成膜包含CoFe等之厚度0.2~1nm程度的參考層207、和包含CoFeB等之厚度0.5~2.0nm程度的參考層206、和包含Ta等之配向分離層205、和對於參考層206以及參考層207賦予垂直磁向異性之參考層204。在圖2中，雖係作為例子而展示有2參考層之Co/Pd的層積構造，但是，除此之外，亦可為Co/Pd、Co/Pt、Co/Ni一般之層積構造、TbTeCo、GdFeCo一般之非晶質材料、FePt、CoPt、MnGa、MnAl一般之有序化合金的任一之型態。又，亦可省略參考層207，並設為使參考層206之CoFeB直接與阻障層208相接的形態。進而，配向分離層205，係除了Ta以外，亦可為鉭(Ta)、鉿(Hf)、鈮(Nb)、鋯(Zr)、鈦(Ti)、鉬(Mo)、鎢(W)、鉑(Pt)、釕(Ru)之至少1者或者是2者以上的核心，或是為含有鎂(Mg)、鋁(Al)、鉭(Ta)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物。
於其上，形成包含有釕(Ru)、鉻(Cr)、銠(Rh)、銥(Ir)、錸(Re)中之至少1者或者是2者以上的合金之厚度0.8nm程度的非磁性中間層203。於其上，形成藉由Co/Pd或Co/Pd、Co/Pt、Co/Ni一般 之層積構造、TbTeCo、GdFeCo一般之非晶質材料、FePt、CoPt、MnGa、MnAl一般之有序化合金所構成的參考層202。藉由參考層207、參考層206、配向分離層205、參考層204之層積構造部和非磁性中間層203以及參考層202，而形成合成型之參考層。另外，參考層，係亦可省略非磁性中間層203和參考層202，而設為藉由參考層207、參考層206、配向分離層205、參考層204所形成之構造。於其上，作為帽層201而形成Ta(5nm)。Ta，例如係亦可置換為釕(Ru)、鈦(Ti)、鉑(Pt)等之材料。此種TMR元件，係藉由叢集型基板處理裝置而以一貫真空來製作。
另外，在圖2中，緩衝層211係為5nm之RuCoFe，緩衝層210係為2nm之Ta，自由層209係為0.8nm之CoFeB，阻障層208係為0.9nm之MgO，參考層207係為0.5nm之Fe，參考層206係為0.8nm之CoFeB，配向分離層205係為0.3nm之Ta，參考層204係為將0.25nm之Co和0.8nm之Pt的層積體設置有4個的構造，非磁性中間層203係為0.9nm之Ru，參考層202係為將0.25nm之Co和0.8nm之Pt的層積體設置有14個的構造，帽層201係為20nm之Ru。
圖3，係為在非專利文獻3中所記載之面內磁化型元件(以下，記載為MTJ元件)的層積構造之模式圖。在MTJ元件300中，首先，係在處理基板之上，作為緩衝層309，而成膜例如Ta(5nm)。上部之Ta，係亦 兼具有基底膜之功能，除了Ta以外，亦可設為鉿(Hf)、鈮(Nb)、鋯(Zr)、鈦(Ti)、鉬(Mo)或者是鎢(W)等之金屬。進而，亦可於其上成膜例如包含鎳(Ni)、鐵(Fe)、鉻(Cr)、釕(Ru)等之至少1個的元素之層。於其上，將例如包含有IrMn、PtMn、FeMn、NiMn、RuRhMn、CrPtMn等之反強磁性層308成膜為3~20nm程度。於其上，成膜包含有例如CoFe等之厚度1~5nm程度之參考層307、和包含有釕(Ru)、鉻(Cr)、銠(Rh)、銥(Ir)、錸(Re)中的至少1者或者是2者以上之合金的厚度0.8nm程度之非磁性中間層306、和例如包含有CoFe、CoFeB等之厚度1~5nm程度之參考層305。反強磁性層308、固定磁性層307、非磁性中間層306、固定磁性層305，係形成合成(synthetic)型之參考層。此參考層，係亦可為具備有反強磁性層和參考2層之2層構造的構成。參考層，係為磁化方向被作了固定之層。
於其上，形成阻障層304。阻障層304，係為了得到高的MR比，而以MgO為合適。除此之外，亦可為含有鎂(Mg)、鋁(Al)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物。另外，氧化物，不論是採用使用RF濺鍍等來直接性地形成之方法或者是採用先成膜金屬之後再進行氧化之方法均可。氧化，係藉由將腔作密封氧化、一面排氣一面進行之流動氧化、利用有活性氧之自由基氧化或者是電漿 氧化等來進行。於其上，將身為將例如包含有CoFeB或者是Co、Fe、Ni等之至少1者或2者以上之合金的材料形成為1層或者是2層以上之構造的自由層303，成膜為1~10nm程度。自由層303，係為磁化方向並未被固定之層，並依據與參考層之磁化方向間的相對角度而使電阻改變。
於其上，形成氧化物帽層302。此層，係具有對於自由層之磁化賦予垂直磁向異性，並成為更為容易進行由自旋轉矩(spin torque)所致之磁化反轉，而具有將磁化反轉之臨界電流密度Jc0降低之效果。氧化物帽層，係可適用包含有鎂(Mg)、鋁(Al)、鈦(Ti)、鋅(Zn)、鉿(Hf)、鍺(Ge)、矽(Si)之至少1個或2個以上之氧化物等。氧化，係藉由將腔作密封氧化、一面排氣一面進行之流動氧化、利用有活性氧之自由基氧化或者是電漿氧化等來逕行。於其上，作為帽層301而形成Ta(5nm)。Ta，例如係亦可置換為釕(Ru)、鈦(Ti)或是鉑(Pt)等之材料。此種TMR元件，係藉由叢集型基板處理裝置而以一貫真空來製作。
另外，在圖3中，反強磁性層308係為15nm之PtMn，參考層307係為2.5nm之Co70Fe30，非磁性中間層306係為0.85nm之Ru，參考層305係為3nm之Co60Fe20B20，阻障層304係為1nm之MgO，自由層303係為2nm之Fe80B20，氧化物帽層302係為0~2.4nm之MgO帽，帽層301係為5nm之Ta。
(第1實施形態)
圖4，係為對於本實施形態之氧化處理裝置400之構成作展示的模式圖，並為在基板搬送狀態以及第1氧化處理(第1氧化製程狀態)下之圖。圖5，係為對於本實施形態之氧化處理裝置400之構成作展示的模式圖，並為對於第1氧化處理之其他例作展示之圖。圖6，係為對於本實施形態之氧化處理裝置400之構成作展示的模式圖，並為在第2氧化處理(第2氧化製程狀態)下之圖。在本實施形態中，係藉由氧化處理裝置400，而形成作為例子所列舉出之圖1~圖3中所示的各元件之阻障層。在本實施形態中，阻障層係為MgO，並將被形成有Mg之基板在氧化處理裝置400內而進行氧化處理以形成MgO。
另外，在本實施形態中，所謂「第1氧化處理」，係指以不會使Mg昇華之溫度(例如，室溫)所進行之用以形成隧道阻障層之氧化。又，所謂「第2氧化處理」，係指在一面意圖性地加熱基板一面進行或者是在加熱至既定之溫度的狀態下所進行的用以形成隧道阻障層之氧化。在本實施形態中，係於第1氧化處理之後，進行第2氧化處理。於此，在本發明中，所謂不會昇華之溫度，係指不會使金屬膜超過飽和蒸氣壓並在真空中而脫離之溫度。
在圖4~6中，氧化處理裝置400，係具備有處理容器401、和作為用以將處理容器內排氣之排氣部的真空幫浦402、和被設置在處理容器401內之用以保持基 板403之基板支持器404、和被設置在處理容器401內之筒構件405、和作為將氧氣導入至處理容器401內之氧氣導入手段的氣體導入部406、以及基板搬送口407。在該基板搬送口407處，係被設置有細縫閥。
基板支持器404，係具備有用以保持基板403之基板保持面404a、和被形成有該基板保持面404a之載置部404b、和從基板保持面404a起而朝向氣體導入部406側突出並能夠將基板403從基板保持面404a相分離地作支持之突起部(支持部)404c。上述突起部404c，係構成為能夠實行從基板保持面404a而突出之突出狀態和被收容在基板保持面404a之內部的收容狀態。故而，基板403，係在突出狀態(圖4、5)中，被保持在突起部404c上，並在收容狀態(圖6)中，被保持在基板保持面404a上。
在基板支持器404之內部，係被設置有作為加熱裝置之加熱器408。又，在基板支持器404處，係被連接有作為使基板支持器404和筒構件405之間的相對位置作改變的位置改變手段之基板支持器驅動部409。
基板支持器驅動部409，係使基板支持器404在箭頭方向P(使基板支持器404朝向氧化處理空間410而接近之方向、以即使基板支持器404從氧化處理空間410而遠離之方向)上移動。又，基板支持器驅動部409，係亦構成為將突起部404c切換為突起狀態和收容狀態。亦即是，藉由基板支持器驅動部409之控制，在確立 為突起狀態時，當突起部404c為被收容在基板支持器404之內部的情況時，係使突起部404c從基板保持面404a而突出，在確立為收容狀態時，係將從基板保持面404a所突出之突起部404c收容在基板支持器404之內部。在本實施形態中，於基板搬送時，以及於第1氧化處理時，係藉由基板支持器驅動部409之控制，而使基板支持器404移動至圖4中所示之位置，並使突起部404c從基板保持面404a突出而設為突出狀態。在基板搬入時，於此狀態下，係經由基板搬送口407而將基板403搬入至處理容器401內，並將基板403載置在突起部404c上。在基板搬出時，係將被保持在突起部404c上之基板403經由基板搬送口407而從處理容器401搬出。另一方面，在第1氧化處理中，於圖4、5之狀態下，係藉由以氣體導入部406而將氧氣導入至處理容器401內，來進行在一面加熱一面進行的氧化之前之Mg的氧化。又，在第2氧化處理中，藉由基板支持器驅動部409之控制，係成為使突起部404c被收容在基板支持器404之內部的狀態，藉由此，基板403係被配置在基板保持面404a上，而進行一面加熱基板403一面進行之氧化處理(圖6)。
氣體導入部406，係具備有：從與基板支持器404相對向之處理容器401之壁401a而分離地被設置，並具有多數之孔的噴淋板411、和被設置在上述壁401a上，並具備有將氧氣導入至處理容器401內之氣體導入口之氧導入路徑412、和身為噴淋板411和壁401a之間的 空間並且用以使從氧導入路徑412所導入之氧氣擴散的擴散空間413。在本實施形態中，係以使氧氣被導入至擴散空間413中的方式而設置氧導入路徑412，從氧導入路徑412而被導入並在擴散空間413中擴散之氧氣，係經由噴淋板411而被均等地供給至基板面內。另外，係亦可設置複數之氧導入路徑412。
筒構件405，係為以將處理容器401之壁401a的至少包含被連接有氧導入路徑412之部分的區域401b以及噴淋板411作環繞的方式，而被安裝在壁401a上，並且具備有從壁401a而朝向與該壁401a相對向之側(於此係為基板支持器404側)延伸存在的延伸存在部405a之構件。在本實施形態中，筒構件405，雖係為使垂直於延伸存在方向而作了切斷的剖面為圓形之筒狀構件，但是，該剖面係亦可為多角形等之其他形狀。又，筒構件405，例如係為鋁製。藉由設為鋁製，由於係能夠容易地對於筒構件405進行加工，因此係為理想。又，除此之外，例如亦可為鈦或不鏽鋼(SUS)製。又，亦可將該筒構件405構成為能夠使筒構件405相對於壁401a而作裝卸。在藉由延伸存在部405a而被作包圍之空間、亦即是在筒構件405之中空部處，係被設置有噴淋板411，並藉由筒構件405之相較於噴淋板411而更靠壁401a側之部分、和在該壁401a處之上述區域401b之至少一部分、以及噴淋板411，而形成擴散空間413。
為了使MgO之氧化分布變佳並使藉由氧化處 理所形成之MgO的面內之RA分布變佳，係有必要使身為氧化對象之Mg的表面處之氧壓力成為更為均一。亦即是，當從氣體導入口起直到排氣側為止係為單方向的情況時，氣體導入口之壓力係為高，排氣側之壓力係會變低。在例如Mg一般之反應性為高之材料的情況時，起因於此壓力梯度，氧化分布係會惡化，此事係為周知。故而，係以設置有噴淋板411之構造為理想。亦即是，藉由設置噴淋板411和筒構件405，就算是當氧導入路徑412和作為排氣部之真空幫浦402並未存在於同軸上的情況(例如，如同圖4~5中所示一般，氧導入路徑412之氧導入方向和真空幫浦402之排氣方向係為直角關係的情況)時，亦能夠對於位在圖5、6之位置的基板403之表面而均一地供給氧氣，而能夠將起因於氧化所產生的MgO之在基板403面內的氧化分布之偏移降低。故而，係能夠使RA分布改善。
由於係從上述噴淋板411之孔而對於氧化處理空間410導入氧氣，因此，噴淋板411，可以說是氣體導入部406之被設置有用以將氧氣限定性地導入至氧化處理空間內的部份之區域(亦稱作「氧氣導入區域」)。
另外，當作為其中一例而並不設置噴淋板411的情況時，氧氣由於係從氧導入路徑412而被限定性地導入至氧化處理空間410內，因此區域401b係成為氧氣導入區域。
在本實施形態中，可以說係藉由氧氣導入區域、筒構 件405以及基板支持器404(基板保持面404a)而形成氧化處理空間410。
又，筒構件405，係如同圖5、6中所示一般，以當在該筒構件405之開口部405b內被***有基板支持器404的情況時，會在延伸存在部405a和基板支持器404之至少一部分(載置部4b)之間形成有間隙415的方式而被作設置。亦即是，筒構件405，係以在氧化處理空間410之形成時，會包圍基板保持面404a，並且會在被形成有基板保持面404a之載置部404b和延伸存在部405a之間被設置有間隙415的方式，而構成之。故而，從氣體導入部406所被導入至氧化處理空間410內之氧氣，係通過間隙415而從氧化處理空間410來排氣至該氧化處理空間410之外部空間414處。從氧化處理空間410而經由間隙415所被排氣至外部空間414處之氧氣，係藉由真空幫浦402而被從處理容器401排氣。
基板支持器驅動部409，係以會使基板保持面404a被收容在筒構件405之內部的方式，而使基板支持器404在箭頭方向P上移動，並在基板保持面404a(載置部404b)被***至開口部405b中之既定的位置處，而停止基板支持器404之移動。如此這般，如同圖5、6中所示一般，而形成僅藉由間隙415來與外部空間414相通連之氧化處理空間410。此時，氧化處理空間410，係藉由噴淋板411和延伸存在部405a以及基板支持器404(基板保持面404a)而被形成。故而，在本實施形態 中，用以於處理容器401之內部而與基板保持面404a一同形成較以處理容器401之內壁所區劃出之空間而更小的空間之包圍部，係為噴淋板411以及延伸存在部405a。故而，筒構件405，係為在氧化處理時而將藉由氣體導入部406所導入之氧氣限定性地導入至處理容器401內之氧化處理空間410內的方式，而用以與噴淋板411以及基板支持器404(基板保持面404a)一同區劃出該氧化處理空間410之包圍構件。
另外，當如同上述一般作為其中一例而並不設置噴淋板411的情況時，氧化處理空間410，由於係藉由區域401b和延伸存在部405a以及基板支持器404所形成，因此，於此情況，上述包圍部，係為身為處理容器401之內壁的一部分之區域401b、以及延伸存在部405a。
又，基板支持器驅動部409，係亦可構成為能夠使基板保持面404a在該基板保持面404a之面內方向而旋轉。亦即是，係亦可將基板支持器404構成為能夠使基板保持面404a以基板保持面404a之法線方向為中心而旋轉。在如此這般而使基板保持面404a旋轉的情況時，若是在基板支持器404處設置靜電吸盤(ESC)，並將基板403靜電吸附在基板保持面404a上，則為理想。藉由如此這般地而將基板吸附在ESC上，例如在進行第2氧化處理時，係能夠在將基板403加熱至既定之溫度的狀態下而一面使基板403旋轉一面進行氧化。
為了使氧分布變佳並改善RA分布，較理想，係使基 板403表面上之氧壓力成為均一。故而，就算是當從噴淋板411而來之氣體導入為非均一的情況時，藉由使基板保持面404a旋轉來使基板403旋轉，係能夠使被供給至基板403之表面上的氧氣之氣體濃度分布成為均一。故而，係能夠使RA分布提昇。
又，在本實施形態中，基板支持器驅動部409，係構成為使基板支持器404在筒構件405之內部而沿著延伸存在部405a之延伸存在方向移動。亦即是，基板支持器驅動部409，係能夠在筒構件405之內部，使基板支持器404在朝向作為氧氣導入區域之噴淋板411而接近之方向以及從噴淋板411而遠離之方向上移動。
圖7，係為對於本實施形態的磁阻效應元件之製造方法的程序作展示之流程圖。於此所說明之磁阻效應元件，作為其中一例，係為具備有在基板上依序層積有磁化自由層、隧道阻障層以及磁化固定層之構造。另外，當然的，係亦可對於具備有在基板上依序層積有磁化固定層、隧道阻障層以及磁化自由層之構造的磁阻效應元件之製造作適用。
首先，準備在基板403上形成有成為磁化自由層之基底層的既定之層者。在步驟S71中，係於某一成膜腔中，在上述基底層上形成磁化自由層。作為其他例子，在依序層積有磁化固定層、隧道阻障層以及磁化自由層之構造的情況時，係於上述基底層上形成磁化固定層。亦即是，在步驟S71中，係在上述基底層上，形成磁化自由層以及磁 化固定層之其中一者。
在步驟S72中，係於上述某一成膜腔中，或者是於其他腔中，在藉由步驟S71所成膜的磁化自由層上形成Mg。如此這般，藉由作為成膜工程之本步驟，來成為用以形成身為氧化物之隧道阻障層的前述金屬膜。
在步驟S73中，係將在步驟S72中而被形成有Mg之基板403經由基板搬送口407來搬送至氧化處理裝置400內，並在該氧化處理裝置400內進行氧化處理。關於此氧化工程的詳細內容，係於後再述。
在步驟S74中，係將具備有在步驟S73中而被施加氧化處理所形成的MgO(隧道阻障層)之基板403，搬送至上述某一成膜腔或者是其他成膜腔中，並在作為隧道阻障層之MgO上形成磁化固定層。作為上述其他例子，在依序層積有磁化固定層、隧道阻障層以及磁化自由層之構造的情況時，係於MgO上形成磁化自由層。亦即是，在步驟S74中，係在隧道阻障層上，形成磁化自由層以及磁化固定層之其中一者。
圖8，係為對於本實施形態的隧道阻障層之形成工程中的氧化處理之程序作展示之流程圖。圖9，係為對於圖8之氧化處理的時序表作展示之圖。在圖8所示之形態中，基板支持器404係具備有ESC功能以及基板旋轉機構。
在步驟S81中，係於時序t1處而開啟基板搬送口407之細縫閥並將被形成有Mg之基板403搬送至處理容器 401內，再將基板403載置在突出狀態之突起部404c上。如此這般，而在基板支持器上保持被形成有Mg之基板403。在時序t2處，將上述細縫閥關閉。
在步驟S82中，係於圖4之狀態下，而於時序t3處藉由氣體導入部406來將氧氣導入至處理裝置401內。此時，係並不驅動加熱器408，處理容器401內係為室溫。藉由此氧導入，基板403上之Mg係被氧化(被進行第1氧化處理)。另外，在本實施形態中，於第1氧化處理中，盡可能地抑制Mg之昇華一事係為重要。故而，第1氧化處理時之基板溫度，係並不被限定於室溫，只要是不會使Mg昇華之溫度，則亦可藉由加熱器408或外部加熱裝置(未圖示)來加熱基板403。又，為了提升產率，係亦可恆常驅動加熱器408並恆常對於基板支持器404進行加熱。於此情況，亦同樣的，由於在步驟S81中，基板403係被載置在突起部404c上，因此基板403之溫度係被保持在不會使Mg昇華之溫度。
在步驟S83中，係一面維持在步驟S82處所開始之氧氣的導入，一面在時序t4處而使突起部404c下降並收容在基板支持器404內，藉由此，來將被配置在突起部404c上(支持部上)之基板403載置於基板保持面404a上。
在步驟S84中，係一面維持在步驟S82處所開始之氧氣的導入，一面在時序t5處而驅動加熱器408並開始被載置於基板保持面上之基板403的加熱。亦即是，係藉由 加熱器408而加熱基板保持面404a，並藉由該加熱而加熱基板403。又，係將基板支持器404之ESC功能設為ON，並將基板403靜電吸附在基板保持面404a上。藉由此ESC功能之ON，係能夠將基板403在短時間內加熱至所期望之溫度，在時序t6處，基板403係成為目標之加熱溫度。藉由本步驟，係開始對於被形成在基板403上且並未被第1氧化處理所氧化之Mg的一面加熱一面進行之氧化(第2氧化處理)。上述目標之加熱溫度，係可為會使Mg昇華之溫度以上，亦可為未滿該溫度。但是，在該加熱工程中，較理想，係於不會使Mg昇華的條件下來加熱基板403。
在步驟S85中，係一面維持在步驟S82處所開始之氧氣的導入，一面在時序t7處而驅動基板支持器驅動部409，來將基板支持器404，如同圖6中所示一般地而使基板支持器404移動至氧化處理空間410所被形成之位置處。藉由此，在處理容器401之內部，係形成身為較該處理容器401而更小之空間的氧化處理空間410。於此同時地，驅動基板支持器驅動部409，並使基板保持面404a以該基板保持面404a之法線方向作為中心而旋轉，以使基板403旋轉。另外，在本步驟中，係亦可一面使基板支持器404接近作為氧氣導入區域(氧氣之導入部)之噴淋板411，一面進行基板403之加熱以及氧導入。
另外，在本實施形態中，雖係在步驟S84之後再形成氧化處理空間410，但是該氧化處理空間410之形成的時 序係並不被限定於此。例如，亦可為在步驟S84之前的任意之時序(例如，步驟S81和步驟S82之間等)。
在步驟S86中，係於時序t8處而對於氣體導入部406進行控制，並將在步驟S82時所開始之氧導入停止。於此同時地，以停止基板保持面404a並使基板支持器404移動至圖4之位置處的方式，來控制基板支持器驅動部409。接著，在時序t9處而停止加熱器408之驅動，並將ESC功能設為OFF，而在時序t10處，使收容狀態之突起部404c上升並從基板保持面404a突出，而將被形成有MgO之基板403保持在突起部404c上。接著，在時序t11處開啟基板搬送口407之細縫閥，並將被保持在突起部404c上之基板從處理容器401而搬出至外部，再於時序t12處而關閉上述細縫閥。在本實施形態中，被與處理容器401作連接之真空幫浦402，係恆常被驅動，在上述之步驟S81~S86中，處理容器401內係恆常被排氣。但是，係並不被限定於此，係亦可配合於各步驟而對真空幫浦402作限定性之驅動。
若依據本實施形態，則係在藉由突起部404c而將基板403從基板保持面404a分離地作保持的狀態下，供給氧氣，並以身為不會使Mg昇華之溫度的室溫，來首先使被形成在基板403上之Mg氧化。故而，對於基板403上之Mg的表面(露出面)及其近旁，係能夠進行在不會使Mg昇華的溫度下之氧化。鎂(Mg)膜，係如圖10中所示一般，其蒸氣壓為較其他金屬膜而更低。例 如，如同由圖10而可得知一般，1×10-9~1×10-8Torr之氛圍下，係於約423K(約150℃)處而Mg會開始昇華。故而，於被形成在基板403上之Mg處，在1×10-9~1×10-8Torr之氛圍下，於約150℃以上之溫度處，Mg會昇華，該Mg係被氣化。為了盡可能抑制此Mg之昇華，在本實施形態中，於第1氧化處理中，係在不會使Mg昇華之溫度下來供給氧氣並進行Mg之氧化處理。藉由此，係能夠盡可能降低Mg之昇華，並使被形成在基板403上之Mg的一部分成為MgO。
接著，在本實施形態中，係將突起部404c收容於基板支持器404中，並將被保持在該突起部404c上且被形成有使表面及其近旁被轉換為MgO之Mg的基板403載置在基板保持面404a上，再一面藉由加熱器408來將被載置在該基板保持面404a上之基板403加熱至既定之溫度，一面以低壓來進行氧化處理(第2氧化處理)。故而，係成為能夠使並未被第1氧化處理所氧化之Mg藉由上述之一面加熱一面進行的氧化來以更強之氧化力而被氧化。在先前技術中，於一面加熱一面進行之氧化中，特別是在高真空中的情況時，係有著Mg之昇華量會變多的問題。相對於此，在本實施形態中，係在一面加熱一面進行之氧化的前置階段中，藉由第1氧化處理來將被形成在基板403上之Mg的表面及其近旁轉換為MgO。故而，藉由上述第1氧化處理所形成之MgO，由於係難以發生昇華，因此係對於下層之Mg(Mg之較表面以及其近 旁而更內側之區域)而作為抑制昇華之帽層來起作用。
又，在本實施形態中，由於係從加熱基板403之前的階段起而導入氧氣並進行氧化處理(第1氧化處理)，因此，當一面加熱基板一面進行之氧化處理(第2氧化處理)開始時，Mg之一部分係已成為MgO。故而，相較於先前技術，係能夠使產率更加提昇。故而，由於係能夠將在氧化處理中所耗費的時間縮短，因此係能夠降低對於MgO之雜質的混入。
另外，在本實施形態中，雖然係構成為在將基板403載置於基板保持面404a上之後(步驟S83之後)，再進行用以加熱基板403之對於基板保持面404a之加熱，但是，係亦可在步驟S83之前而進行基板保持面404a之加熱。例如，係只要在步驟S81和步驟S83之間來進行即可。藉由設為此種構成，在為了進行第2氧化處理而將基板403載置於基板保持面404a上的階段時，基板保持面404a係已成為必要之加熱狀態。故而，係能夠將直到使基板保持面404a被加熱至所期望之溫度為止的待機時間縮短，而能夠進而使產率提昇。
另外，在本實施形態中，係在步驟S82之氧導入之後，再藉由步驟S84而進行基板之加熱。但是，在本實施形態中，重要之處，係在於在一面加熱基板一面進行的氧化之前，於Mg之表面以及其近旁而形成在對於Mg之昇華盡可能地降低的狀態下所形成之MgO。故而，只要能夠實現此點，則亦能夠將氧氣之導入和基板之加熱 同時地進行。例如，係亦可並不設置突起部404c，而將基板403載置在基板保持面404a上，並將藉由氣體導入部406所進行的氧導入和藉由加熱器408所進行之基板加熱同時地進行。於此情況，例如，就算是為將基板加熱至會使Mg昇華之溫度以上之溫度的情況時，於從進行基板加熱起之既定期間中，由於基板溫度仍係為不會使Mg昇華之溫度，因此，在此期間中，亦可以說是對於Mg之昇華盡可能地作了抑制的氧化(第1氧化處理)。之後，係成為伴隨著基板溫度之上升，而使處理從第1氧化處理來連續性地改變為第2氧化處理。
如同上述一般，在本實施形態中，第2氧化處理，係為用以在Mg之面內而均一地進行氧化之氧化處理，並為一面將基板溫度加熱至既定之溫度以上一面進行之氧化處理。而，第1氧化處理，係為形成針對起因於在上述第2氧化處理中之氧化所致的Mg之昇華而作為帽層來起作用的MgO，而為了降低Mg之昇華所形成的氧化處理，而為在第2氧化處理之前，在不會使Mg昇華之基板溫度(例如，室溫)下而對於基板403供給氧所進行的氧化處理。藉由以此順序來進行第1氧化處理以及第2氧化處理，就算是在低壓氛圍下而進行一面加熱基板一面進行之氧化處理，亦能夠降低Mg之昇華，並且能夠使RA分布提昇。
(第2實施形態)
在第1實施形態中，係於處理容器401內，形成較該處理容器401而更小之氧化處理空間410，但是，係亦可並不形成該氧化處理空間410。圖11，係為對於本實施形態的氧化處理裝置之概略構成作展示之模式圖。氧化處理裝置1100，除了並不具備筒構件405以外，係為與圖4~6中所示之氧化處理裝置400相同的構造。
圖12，係為對於本實施形態的隧道阻障層之形成工程中的氧化處理之程序作展示之流程圖。
在步驟S121中，係開啟基板搬送口407之細縫閥並將被形成有Mg之基板403搬送至處理容器401內，再將基板403載置在突出狀態之突起部404c上。若是結束上述基板載置，則將上述細縫閥關閉。
在步驟S122中，係將至今為止均為開啟之閘閥416關閉並停止排氣動作。當在步驟S121中而並不驅動真空幫浦402的情況時，本步驟係成為不必要。在步驟S123中，係藉由氣體導入部406來將氧氣導入至處理裝置401內。此時，係並不驅動加熱器408，處理容器401內係為室溫。藉由此氧導入，基板403上之Mg係被氧化(被進行第1氧化處理)。
在步驟S124中，係將在步驟S123處所開始之氧導入停止。就算是藉由本步驟而停止氧氣之導入，在處理容器401內亦係充滿有既定量之氧氣，而成為被形成有氧氛圍。
在步驟S125中，係在停止了氧氣之導入的狀態下， 使突起部404c下降並收容在基板支持器404內，藉由此，來將被配置在突起部404c上之基板403載置於基板保持面404a上。
在步驟S126中，係在將氧氣之導入停止了的狀態下，驅動加熱器408並開始被載置於基板保持面404a上之基板403的加熱。亦即是，係藉由加熱器408而加熱基板保持面404a，並藉由該加熱而加熱基板403。在步驟S124中，雖係停止氧氣之導入，但是，由於在基板403之周圍係被形成有氧氛圍，因此，藉由在此加熱工程中之該加熱，係開始對於被形成在基板403上的Mg中之並未被第1氧化處理所氧化之Mg的一面加熱一面進行之氧化(第2氧化處理)。接著，在步驟S127中，係將在步驟S122中而關閉了的閘閥416開啟並開始排氣動作。當在步驟S121中而並不驅動真空幫浦402的情況時，係在本步驟S1272中再度開始真空幫浦402之驅動，而將處理容器401內排氣。
另外，在本實施形態中，亦可於步驟S125和步驟S126之間，進行藉由氣體導入部406來再度將氧氣供給至處理容器401內之氧氣再供給工程。於此情況，係只要在步驟S126之後，進行將氧氣之供給停止之工程即可。又，在步驟S126中，係一面供給藉由上述氧氣再供給工程所再度導入之氧氣，一面加熱基板403。

Claims (15)

  1. 一種磁阻效應元件之製造方法，係具備有形成磁化自由層以及磁化固定層之其中一方之工程；和在前述所形成之磁化自由層以及磁化固定層之其中一方上形成隧道阻障層之工程；和在前述隧道阻障層之上形成前述磁化自由層以及前述磁化固定層之另外一方之工程，其特徵為：前述形成隧道阻障層之工程，係具備有：在基板上成膜金屬膜之成膜工程；和對於前述金屬膜進行氧化處理之氧化工程，前述氧化工程，係具備有：在從進行前述氧化處理之處理容器內的基板支持器之基板保持面所突出之支持部上，將被形成有前述金屬膜之基板作保持之工程；和將氧氣導入至前述處理容器內，並在將前述基板載置於前述支持部上的狀態下，將前述氧氣供給至前述基板處之工程；和在開始了前述氧氣之導入之後，將前述基板載置在前述基板保持面上之基板載置工程；和對於被載置在前述基板保持面上之前述基板加熱之加熱工程。
  2. 如申請專利範圍第1項所記載之磁阻效應元件之製造方法，其中，前述進行供給之工程，係以不會使前述金屬膜昇華的溫度而導入前述氧氣。
  3. 如申請專利範圍第1項所記載之磁阻效應元件之製造方法，其中，前述基板保持面，係在前述基板載置工程之前而被加熱。
  4. 如申請專利範圍第1項所記載之磁阻效應元件之製造方法，其中，在前述加熱工程之前，係更進而具備有停止前述氧氣之導入之工程。
  5. 如申請專利範圍第4項所記載之磁阻效應元件之製造方法，其中，前述停止之工程，係於在前述基板載置工程中而將前述基板載置於前述基板保持面上之前，停止前述氧氣之導入，並且，係更進而具備有：當於前述基板載置工程中而將前述基板載置在前述基板保持面上之後，將前述氧氣導入至前述處理容器內之氧氣再導入工程。
  6. 如申請專利範圍第5項所記載之磁阻效應元件之製造方法，其中，前述氧氣再導入工程，係一面使前述基板接近前述處理容器中之前述氧氣之導入部，一面進行前述氧氣之導入。
  7. 如申請專利範圍第5項所記載之磁阻效應元件之製造方法，其中，前述氧氣再導入工程，係一面使前述基板在該基板之面內方向旋轉一面導入前述氧氣。
  8. 如申請專利範圍第1項所記載之磁阻效應元件之製造方法，其中，前述金屬膜，係為鎂。
  9. 一種磁阻效應元件之製造方法，係具備有形成磁化自由層以及磁化固定層之其中一方之工程；和在前述所形成之磁化自由層以及磁化固定層之其中一方上形成隧道阻障層之工程；和在前述隧道阻障層之上形成前述磁化自由層以及前述磁化固定層之另外一方之工程，其特徵為： 前述形成隧道阻障層之工程，係具備有：在基板上成膜金屬膜之成膜工程；和對於前述金屬膜進行氧化處理之氧化工程，前述氧化工程，係具備有：在進行前述氧化處理之處理容器內的基板支持器上，將被形成有前述金屬膜之基板作保持之工程；和以不會使前述金屬膜昇華的溫度來將氧氣導入至前述處理容器內，並將前述氧氣供給至前述基板處之工程；和與前述氧氣之導入同時地、或者是在該氧氣之導入之後，將前述基板加熱之加熱工程，前述氧化工程，係更進而具備有：身為在前述作保持之工程後，使前述基板支持器之相對於前述處理容器的相對位置改變，並在前述處理容器內，形成藉由前述基板支持器所具備之基板保持面和被設置在前述處理容器內之包圍部所形成的空間之工程，並且為以藉由前述包圍部來包圍前述基板保持面且在該包圍部和前述基板支持器之間形成間隙的方式來形成前述空間之工程，被導入至前述空間內之氧氣，係通過前述間隙而被從該空間排氣。
  10. 如申請專利範圍第9項所記載之磁阻效應元件之製造方法，其中，前述保持基板之工程，係將前述基板載置在從前述基板保持面所突出之支持部上，前述導入之工程，係為在將前述基板載置在前述支持部上的狀態下，以不會使前述金屬膜昇華之溫度而將氧氣供給至前述基板，前述製造方法，係更進而具備有將被載置於前述支持部處 之基板載置在前述基板保持面上之工程，前述加熱工程，係對被載置在前述基板保持面上之基板加熱。
  11. 如申請專利範圍第9項所記載之磁阻效應元件之製造方法，其中，係在前述進行載置之工程之前，加熱前述基板保持面。
  12. 如申請專利範圍第11項所記載之磁阻效應元件之製造方法，其中，在前述進行載置之工程之前，停止前述氧氣之導入，並且，係更進而具備有：在前述進行載置之工程之後，將前述氧氣導入至前述處理容器內之氧氣再導入工程。
  13. 如申請專利範圍第12項所記載之磁阻效應元件之製造方法，其中，前述氧氣再導入工程，係一面使前述基板接近前述處理容器中之前述氧氣之導入部，一面進行前述氧氣之導入。
  14. 如申請專利範圍第12項所記載之磁阻效應元件之製造方法，其中，前述氧氣再導入工程，係一面使前述基板在該基板之面內方向旋轉一面供給前述氧氣。
  15. 如申請專利範圍第9項所記載之磁阻效應元件之製造方法，其中，前述金屬膜，係為鎂。
TW102147233A 2012-12-20 2013-12-19 Method for manufacturing magnetoresistance effect elements TWI552399B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012278264 2012-12-20

Publications (2)

Publication Number Publication Date
TW201448301A true TW201448301A (zh) 2014-12-16
TWI552399B TWI552399B (zh) 2016-10-01

Family

ID=50977880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147233A TWI552399B (zh) 2012-12-20 2013-12-19 Method for manufacturing magnetoresistance effect elements

Country Status (8)

Country Link
US (1) US9865805B2 (zh)
JP (1) JP5882502B2 (zh)
KR (1) KR101743498B1 (zh)
CN (1) CN104885245B (zh)
DE (1) DE112013006168B4 (zh)
SG (1) SG11201504875UA (zh)
TW (1) TWI552399B (zh)
WO (1) WO2014097510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580056B (zh) * 2015-02-02 2017-04-21 Canon Anelva Corp Manufacturing method of vertical magnetized type MTJ element

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072140A1 (ja) 2013-11-18 2015-05-21 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP6305864B2 (ja) * 2014-07-31 2018-04-04 東京エレクトロン株式会社 成膜装置及び成膜方法
KR101800237B1 (ko) 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
GB2548644B (en) 2015-10-21 2020-09-02 Canon Anelva Corp Method for manufacturing magnetoresistive device
US10050192B2 (en) * 2015-12-11 2018-08-14 Imec Vzw Magnetic memory device having buffer layer
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
CN107264075B (zh) * 2016-04-08 2020-11-06 株式会社御牧工程 粘接方法、墨层形成体的制造方法及墨层形成体
JP6280610B1 (ja) * 2016-10-03 2018-02-14 Tdk株式会社 磁気抵抗効果素子及びその製造方法、並びに位置検出装置
WO2019049244A1 (ja) * 2017-09-06 2019-03-14 Tdk株式会社 トンネル磁気抵抗効果素子及び磁気メモリ
US10741742B2 (en) * 2018-02-28 2020-08-11 The Regents Of The University Of Colorado, A Body Corporate Enhanced superconducting transition temperature in electroplated rhenium
US11542589B2 (en) * 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber
US10648069B2 (en) * 2018-10-16 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Monolayer-by-monolayer growth of MgO layers using Mg sublimation and oxidation
CN110098318B (zh) * 2019-05-10 2020-11-03 北京航空航天大学 具有界面垂直磁各向异性的多膜层结构及磁随机存储器
US11177430B2 (en) * 2019-06-17 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165484B1 (ko) 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
JP2000232222A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
JP2003304012A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子
AU2003235110A1 (en) * 2002-04-23 2003-11-10 Matsushita Electric Industrial Co., Ltd. Magnetoresistive element, manufacturing method thereof, magnetic head, magnetic memory, and magnetic recording device using the same
US6774012B1 (en) * 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
EP1843386A1 (en) * 2005-01-18 2007-10-10 Nikon Corporation Liquid removing apparatus, exposure apparatus and device manufacturing method
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
WO2008011579A2 (en) 2006-07-21 2008-01-24 Aixtron, Inc. Small volume symmetric flow single wafer ald apparatus
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008103662A (ja) 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
CN100557840C (zh) * 2006-09-21 2009-11-04 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
JP5341082B2 (ja) 2008-06-25 2013-11-13 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造方法および製造装置
US20130134032A1 (en) 2008-06-25 2013-05-30 Canon Anelva Corporation Method of fabricating and apparatus of fabricating tunnel magnetic resistive element
WO2010008021A1 (ja) * 2008-07-15 2010-01-21 キヤノンアネルバ株式会社 プラズマ処理方法及びプラズマ処理装置
WO2010044134A1 (ja) * 2008-10-14 2010-04-22 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子製造プログラム
JP5320171B2 (ja) * 2009-06-05 2013-10-23 東京エレクトロン株式会社 基板処理装置
KR101266778B1 (ko) * 2009-06-24 2013-05-22 캐논 아네르바 가부시키가이샤 진공 가열/냉각 장치 및 자기저항 요소의 제조 방법
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
JP5247619B2 (ja) 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
TW201135845A (en) * 2009-10-09 2011-10-16 Canon Anelva Corp Acuum heating and cooling apparatus
JP2011134909A (ja) * 2009-12-24 2011-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
WO2011081203A1 (ja) * 2009-12-28 2011-07-07 キヤノンアネルバ株式会社 磁気抵抗素子の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
US8993351B2 (en) 2010-12-22 2015-03-31 Tohoku University Method of manufacturing tunneling magnetoresistive element
DE112011104624B4 (de) 2010-12-28 2019-01-24 Canon Anelva Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JP5999543B2 (ja) * 2012-01-16 2016-09-28 株式会社アルバック トンネル磁気抵抗素子の製造方法
WO2014024358A1 (ja) 2012-08-10 2014-02-13 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580056B (zh) * 2015-02-02 2017-04-21 Canon Anelva Corp Manufacturing method of vertical magnetized type MTJ element

Also Published As

Publication number Publication date
JPWO2014097510A1 (ja) 2017-01-12
CN104885245B (zh) 2017-06-13
US9865805B2 (en) 2018-01-09
US20160005958A1 (en) 2016-01-07
DE112013006168T5 (de) 2015-09-17
WO2014097510A1 (ja) 2014-06-26
KR101743498B1 (ko) 2017-06-05
CN104885245A (zh) 2015-09-02
DE112013006168B4 (de) 2023-12-28
SG11201504875UA (en) 2015-07-30
KR20150090125A (ko) 2015-08-05
TWI552399B (zh) 2016-10-01
JP5882502B2 (ja) 2016-03-09

Similar Documents

Publication Publication Date Title
TWI552399B (zh) Method for manufacturing magnetoresistance effect elements
JP6016946B2 (ja) 酸化処理装置、酸化方法、および電子デバイスの製造方法
KR101374325B1 (ko) 자기 저항 소자의 제조 방법
EP2943957B1 (en) Mg discontinuous insertion layer for improving mt j shunt
KR101566863B1 (ko) 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
EP3467891A1 (en) Reduction of barrier resistance x area (ra) product and protection of perpendicular magnetic anisotropy (pma) for magnetic device applications
JP4673858B2 (ja) スパッタ装置および成膜方法
JP5999543B2 (ja) トンネル磁気抵抗素子の製造方法
US10361363B2 (en) Method of manufacturing tunnel magnetoresistive effect element and sputtering apparatus
JP2010080806A (ja) 磁気抵抗素子の製造法及びその記憶媒体
JP2011014881A (ja) 磁気素子の製造方法と装置
WO2011013249A1 (ja) 磁気抵抗効果素子
WO2010095525A1 (ja) 磁気抵抗素子および磁気抵抗素子の製造方法
JP2011040496A (ja) 磁性媒体の製造法及びスパッタリング装置
JP2011018693A (ja) 磁性媒体の製造法及び成膜装置
JP2009044173A (ja) 磁性多層膜形成装置