JP5882502B2 - 磁気抵抗効果素子の製造方法 - Google Patents

磁気抵抗効果素子の製造方法 Download PDF

Info

Publication number
JP5882502B2
JP5882502B2 JP2014552881A JP2014552881A JP5882502B2 JP 5882502 B2 JP5882502 B2 JP 5882502B2 JP 2014552881 A JP2014552881 A JP 2014552881A JP 2014552881 A JP2014552881 A JP 2014552881A JP 5882502 B2 JP5882502 B2 JP 5882502B2
Authority
JP
Japan
Prior art keywords
substrate
oxygen gas
layer
holding surface
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014552881A
Other languages
English (en)
Other versions
JPWO2014097510A1 (ja
Inventor
拓哉 清野
拓哉 清野
和正 西村
和正 西村
博基 奥山
博基 奥山
大谷　裕一
裕一 大谷
勇太 室岡
勇太 室岡
由光 島根
由光 島根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2014552881A priority Critical patent/JP5882502B2/ja
Application granted granted Critical
Publication of JP5882502B2 publication Critical patent/JP5882502B2/ja
Publication of JPWO2014097510A1 publication Critical patent/JPWO2014097510A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N35/00—Magnetostrictive devices
    • H10N35/80—Constructional details
    • H10N35/85—Magnetostrictive active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、磁気抵抗効果素子の製造方法に関するものである。
これまで磁気抵抗変化素子は、主にハードディスクドライブのメディアからの磁場を読み込む素子に用いられてきた。この磁気抵抗素子は、磁場を素子に印加することにより、電気抵抗が変化する磁気抵抗効果を利用しており、ハードディスクドライブ産業においては、巨大磁気抵抗効果（ＧＭＲ：Ｇｉａｎｔ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ ｅｆｆｅｃｔ）を用いたＧＭＲヘッドから更に抵抗変化率が大きいトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ ｅｆｆｅｃｔ）を用いたＴＭＲヘッドが用いられており、飛躍的に記録密度が改善されている。一方、このＴＭＲ技術を半導体素子と融合した集積化磁気メモリであるＭＲＡＭ（Ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）は、既に製品化が開始されている。ＭＲＡＭは、これまで半導体素子のみで形成してきたＳＲＡＭやＤＲＡＭとは異なり、半導体デバイスの上部に磁性体のＴＭＲ素子を形成する。また、不揮発性であるため、モバイル市場において消費電力を飛躍的に改善できることから、更なる大容量化が期待されている。
ＭＲＡＭは、非特許文献１に示すようにＴＭＲ素子において、フリー層とリファレンス層の磁化方向が積層膜方向に対して垂直方向に磁化回転する面内磁化型（Ｉｎ−ｐｌａｎｅ）の素子が用いられる。このＭＲＡＭは、データを記憶するメモリセルが大きく、記憶容量を大きくできないことが問題であった。しかし、近年の研究開発により、スピン注入を用いたＳＴＴ（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ）−ＭＲＡＭはＭＲＡＭの弱点を克服し、大容量化が期待できる。この技術は、電子のスピンによって生じる磁気モーメントを利用して磁性体の磁化の方向を変えられるため、微細化とともにデータの書き込みに必要な電流値を小さくすることができる。よって、素子サイズが小さくなっても動作することができ、高密度化に適している。このＳＴＴ−ＭＲＡＭはＭＲＡＭと同様に面内磁化型（Ｉｎ−ｐｌａｎｅ）とフリー層とリファレンス層の磁化方向が積層膜方向と同方向に磁化回転する垂直磁化型（Ｐｅｒｐｅｎｄｉｃｕｌａｒ）の素子が用いられる。垂直磁化型の代表的な積層膜構造が非特許文献２に開示されている。さらに、素子サイズが小さくなっても磁化反転ができるように材料や構造の研究開発が活発化しており、非特許文献３に示すようなフリー層の上部に酸化物層を形成する構造も報告されている。
ＴＭＲ素子の製造においては、非特許文献１及び非特許文献２に示される構造のみならず、所望の成膜材料から成るターゲットをスパッタリングすることにより、対向する基板上に成膜するスパッタリング成膜（以下単にスパッタともいう）方法が広く用いられている（特許文献１参照）。さらにスパッタ装置だけでは無く、素子抵抗変化率を改善するための結晶化アニール装置、アニール後の基板冷却装置、酸化層形成のための酸化装置が必要となってきている。今後は、ＳＴＴ−ＲＡＭの実用化へ向けて、これらの装置を駆使し、材料のみならず高性能な素子構造の開発が必須である。
国際公開第２０１２／０８６１８３号
Ｙｏｕｎｇ−ｓｕｋ Ｃｈｏｉ ｅｔ ａｌ, Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ. Ｐｈｙｓ. ４８（２００９）１２０２１４ Ｄ.Ｃ.Ｗｏｒｌｅｄｇｅ ｅｔ ａｌ, Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. ９８（２０１１）０２２５０１ Ｋｕｂｏｔａ ｅｔ ａｌ, Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ. Ｐｈｙｓ. １１１, ０７Ｃ７２３（２０１２）
上記ＭＲＡＭを作製する際には、低コスト化を図るためにスループットの向上が求められている。また、例えば、ＭＲＡＭの構成要素である金属膜を酸化してバリア層を形成する場合、上記金属膜の酸化を素早く行わないと、不純物の混入を招き、素子の信頼性や特性を劣化させてしまう。この不純物混入を低減する意味でも、スループットの向上が求められている。
また、従来では、上記バリア層形成のための金属膜の酸化処理において、金属膜が形成された基板を所定の温度に加熱して上記金属膜を酸化する方式が採用されることもある。この場合、酸化処理チャンバ内において金属膜が形成された基板を目標の温度まで加熱してから、該酸化処理チャンバ内に酸素を導入して酸化処理を行う。
しかしながら、バリア層形成の際に用いられる金属膜材料がＭｇの場合、Ｍｇは特に昇華が起こりやすい材料であるため、上記目標の温度までの加熱において、Ｍｇが加熱されるので、該Ｍｇは温度上昇につれて昇華してしまう。そのため、酸素導入開始時の時点で、Ｍｇの膜厚は、Ｍｇの昇華の分だけ薄くなってしまう。よって、酸化処理終了後においては、該酸化処理により生成されたＭｇＯの膜厚は設計値よりも小さくなってしまう。これに対して、Ｍｇの成膜時に上記昇華を考慮に入れて予め設計値よりも厚くＭｇを形成することも考えられるが、設定値に対して余分にＭｇを成膜することになるので、コスト増に繋がってしまう。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、金属酸化物のトンネルバリア層の形成において、スループットを向上しつつ、金属を酸化する際に該金属の昇華が低減可能である磁気抵抗効果素子の製造方法を提供することにある。
このような目的を達成するため、本発明の第１の態様は、磁化自由層および磁化固定層の一方を形成する工程と、前記形成された磁化自由層および磁化固定層の一方の上にトンネルバリア層を形成する工程と、前記トンネルバリア層上に前記磁化自由層および前記磁化固定層の他方を形成する工程とを有する磁気抵抗効果素子の製造方法であって、前記トンネルバリア層を形成する工程は、基板上に金属膜を成膜する成膜工程と、前記金属膜を酸化処理する酸化工程とを有し、前記酸化工程は、前記酸化処理を行う処理容器内の基板ホルダの基板保持面から突出させた支持部に前記金属膜が形成された基板を保持させる工程と、前記処理容器内に前記金属膜が昇華しない温度で酸素ガスを導入し、前記支持部に前記基板を載置した状態で、前記酸素ガスを前記基板に供給する工程と、前記酸素ガスの導入を開始した後に、前記基板保持面上に前記基板を載置する基板載置工程と、前記基板保持面上に載置された前記基板を加熱する加熱工程とを有することを特徴とする。
本発明の第２の態様は、磁化自由層および磁化固定層の一方を形成する工程と、前記形成された磁化自由層および磁化固定層の一方の上にトンネルバリア層を形成する工程と、前記トンネルバリア層上に前記磁化自由層および前記磁化固定層の他方を形成する工程を有する磁気抵抗効果素子の製造方法であって、前記トンネルバリア層を形成する工程は、基板上に金属膜を成膜する成膜工程と、前記金属膜を酸化処理する酸化工程とを有し、前記酸化工程は、前記酸化処理を行う処理容器内の基板ホルダ上に前記金属膜が形成された基板を保持させる工程と、前記処理容器内に前記金属膜が昇華しない温度で酸素ガスを導入し、前記基板に前記酸素ガスを供給する工程と、前記酸素ガスの導入と同時、または該酸素ガスの導入の後に、前記基板を加熱する加熱工程とを有し、前記酸化工程は、前記保持させる工程の後に、前記基板ホルダの前記処理容器に対する相対位置を変化させて、前記基板ホルダが有する基板保持面と、前記処理容器内に設けられた囲み部とにより形成される空間を、前記処理容器内に形成する工程であって、前記囲み部により前記基板保持面が囲まれ、かつ該囲み部と前記基板ホルダとの間に間隙が形成されるように前記空間を形成する工程をさらに有し、前記空間内に導入された酸素ガスは、前記間隙を通して該空間から排気されることを特徴とする。
本発明によれば、金属酸化物のトンネルバリア層の形成において、スループットを向上しつつ、金属を酸化する際に該金属の昇華が低減可能である。
本発明の一実施形態に係る酸化処理に適用される素子の一例である面内磁化型素子の積層構造の模式図である。 本発明の一実施形態に係る酸化処理に適用される素子の一例である垂直磁化型素子の積層構造の模式図である。 本発明の一実施形態に係る酸化処理に適用される素子の一例である面内磁化型素子の積層構造の模式図である。 本発明の一実施形態に係る酸化処理装置の基板搬送状態および酸化処理状態における概略構成を示す模式図である。 本発明の一実施形態に係る酸化処理装置の酸化処理状態における概略構成を示す模式図である。 本発明の一実施形態に係る酸化処理装置の基板搬送状態における概略構成を示す模式図である。 本発明の一実施形態に係る磁気抵抗効果素子の製造方法の手順を示すフローチャートである。 本発明の一実施形態に係るトンネルバリア層の形成工程における酸化処理の手順を示すフローチャートである。 本発明の一実施形態に係る酸化処理のタイミングチャートを示す図である。 本発明の一実施形態に係る、Ｍｇの蒸気圧の温度依存性を示す図である。 本発明の一実施形態に係る酸化処理装置の酸化処理状態における概略構成を示す模式図である。 本発明の一実施形態に係るトンネルバリア層の形成工程における酸化処理の手順を示すフローチャートである。
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
図１は、非特許文献１に記載の面内磁化型素子（以下、ＭＴＪ素子）の積層構造の模式図である。ＭＴＪ素子１００では、まず、処理基板の上に、下部電極層１０８として、例えばタンタル（Ｔａ）と銅（Ｃｕ）を含む化合物を積層する。例えばＴａ（５ｎｍ）／ＣｕＮ（２０ｎｍ）／Ｔａ（５ｎｍ）のような構造とする。上部のＴａは下地膜の役目を兼ね備えており、Ｔａ以外でもハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などの金属としても良い。さらに、その上に例えばニッケル（Ｎｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）、ルテニウム（Ｒｕ）のうち少なくとも1つの元素を含む層を成膜しても良い。
その上に例えばＩｒＭｎ, ＰｔＭｎ, ＦｅＭｎ, ＮｉＭｎ, ＲｕＲｈＭｎまたはＣｒＰｔＭｎ等を含む反強磁性層１０７を３〜２０nm程度成膜する。その上に例えばＣｏＦｅ等の磁性膜を含む厚さ１〜５nm程度のリファレンス層１０６と、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）のうち少なくとも１つから選ばれる、またはこれらの金属のうち２つ以上の合金を含む厚さ０．８５nm程度の非磁性中間層１０５と、例えばＣｏＦｅまたはＣｏＦｅＢ等の磁性膜を含む厚さ１〜５nm程度のリファレンス層１０４を成膜する。反強磁性層１０７、固定磁性層１０６、非磁性中間層１０５、固定磁性層１０４はシンセティック型のリファレンス層を形成する。このリファレンス層は反強磁性層とリファレンス層１０６の２層構造を有する構成でも良い。リファレンス層は磁化方向が固定された層である。
その上にバリア層１０３を形成する。バリア層１０３は高いＭＲ比を得るためにＭｇＯが好適である。その他、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物でも良い。尚、酸化物はＲＦスパッタなどを用いてダイレクトに形成する方法、金属を成膜してから酸化する方法のどちらでも良い。酸化はチャンバを封止酸化、排気を行いながらのフロー酸化、活性酸素を利用したラジカル酸化またはプラズマ酸化などで行われる。その上に、例えばＣｏＦｅＢもしくはＣｏ、Ｆｅ、Ｎｉ等の少なくとも１つまたは２つ以上の合金を含む材料を、１層または２層以上形成する構造であるフリー層１０２を１〜１０ｎｍ程度成膜する。フリー層は磁化が固定されていない層であり、リファレンス層の磁化との相対角度によって抵抗を変化させる。その上に上部電極層１０１として、例えばＴａ（８ｎｍ）／Ｒｕ（５ｎｍ）／Ｃｕ（３０ｎｍ）/Ｒｕ（７ｎｍ）のような積層構造を成膜する。この層は素子を保護する機能を有しており、Ｔａの部分は、例えばルテニウム（Ｒｕ）、チタン（Ｔｉ）または白金（Ｐｔ）などの材料に置き換えても良い。このようなＴＭＲ素子はクラスタ型基板処理装置によって、真空一貫で作製される。
なお、図１では、反強磁性層１０７は１５ｎｍのＰｔＭｎであり、リファレンス層１０６は２．５ｎｍのＣｏ７０Ｆｅ３０であり、非磁性中間層１０５は０．８５ｎｍのＲｕであり、リファレンス層１０４は３ｎｍのＣｏ６０Ｆｅ２０Ｂ２０であり、バリア層１０３は１．０ｎｍのＭｇＯであり、フリー層１０２は３ｎｍのＣｏ６０Ｆｅ２０Ｂ２０である。
図２は、非特許文献２に記載の垂直磁化型素子（以下、ｐ−ＭＴＪ素子）の積層構造の模式図である。ｐ−ＭＴＪ素子２００では、まず、処理基板の上に、バッファー層２１１、２１０を成膜する。例えば、バッファー層２１１にはニッケル（Ｎｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）、ルテニウム（Ｒｕ）少なくとも１つの元素を含む材料が用いられる。また、バッファー層２１０にはタンタル（Ｔａ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などの金属が良く、その他、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物としても良い。
その上に、フリー層２０９として、例えばＣｏＦｅＢを成膜する。さらにＣｏＦｅＢとＭｇＯの間にＣｏ、Ｆｅの少なくとも１つまたは２つ以上の合金を配置してもよい。ＣｏＦｅＢもしくはＣｏＦｅＢ／ＣｏＦｅ磁性層の膜厚はトータルで０．８〜２．０ｎｍ程度である。その上に、バリア層２０８を形成する。バリア層は高いＭＲ比を得るためにＭｇＯが好適である。その他、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物でも良い。尚、酸化物はＲＦスパッタなどを用いてダイレクトに形成する方法、金属を成膜してから酸化する方法のどちらでも良い。酸化はチャンバを封止酸化、排気を行いながらのフロー酸化、活性酸素を利用したラジカル酸化またはプラズマ酸化などで行われる。
その上に、ＣｏＦｅ等を含む厚さ０．２〜１ｎｍ程度のリファレンス層２０７と、ＣｏＦｅＢ等を含む厚さ０．５〜２．０ｎｍ程度のリファレンス層２０６と、Ｔａ等を含む配向分離層２０５と、垂直磁気異方性をリファレンス層２０６およびリファレンス層２０７に付与するリファレンス層２０４を成膜する。図２では、例としてリファレンス２層はＣｏ／Ｐｄの積層構造を示したが、その他にもＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉのような積層構造、ＴｂＴｅＣｏ、ＧｄＦｅＣｏのようなアモルファス材料、ＦｅＰｔ、ＣｏＰｔ、ＭｎＧａ，ＭｎＡｌのような規則化合金のいずれの形態でも良い。また、リファレンス層２０７を省いて、リファレンス層２０６のＣｏＦｅＢが直接バリア層２０８に接する形としても良い。さらに、配向分離層２０５はＴａ以外にも、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）の少なくとも一つもしくは２つ以上の合金やマグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物としても良い。
その上に、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）のうち少なくとも１つまたは２つ以上の合金を含む厚さ０．８ｎｍ程度の非磁性中間層２０３を形成する。その上に、Ｃｏ／ＰｄやＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉのような積層構造、ＴｂＴｅＣｏ、ＧｄＦｅＣｏのようなアモルファス材料、ＦｅＰｔ、ＣｏＰｔ、ＭｎＧａ，ＭｎＡｌのような規則化合金で構成されるリファレンス層２０２を形成する。リファレンス層２０７、リファレンス層２０６、配向分離層２０５、リファレンス層２０４の積層構造部と非磁性中間層２０３と、リファレンス層２０２とでシンセティック型のリファレンス層を形成する。尚、リファレンス層は非磁性中間層２０３とリファレンス層２０２を省き、リファレンス層２０７、リファレンス層２０６、配向分離層２０５、リファレンス層２０４で形成される構造としても良い。その上にキャップ層２０１として、Ｔａ（５ｎｍ）を形成する。Ｔａは、例えばルテニウム（Ｒｕ）、チタン（Ｔｉ）、白金（Ｐｔ）などの材料に置き換えても良い。このようなＴＭＲ素子はクラスタ型基板処理装置によって、真空一貫で作製される。
なお、図２では、バッファー層２１１は５ｎｍのＲｕＣｏＦｅであり、バッファー層２１０は２ｎｍのＴａであり、フリー層２０９は０．８ｎｍのＣｏＦｅＢであり、バリア層２０８は０．９ｎｍのＭｇＯであり、リファレンス層２０７は０．５ｎｍのＦｅであり、リファレンス層２０６は０．８ｎｍのＣｏＦｅＢであり、配向分離層２０５は０．３ｎｍのＴａであり、リファレンス層２０４は０．２５ｎｍのＣｏと０．８ｎｍのＰｔとの積層体を４個設けた構造であり、非磁性中間層２０３は０．９ｎｍのＲｕであり、リファレンス層２０２は０．２５ｎｍのＣｏと０．８ｎｍのＰｔとの積層体を１４個設けた構造であり、キャップ層２０１は２０ｎｍのＲｕである。
図３は、非特許文献３に記載の面内磁化型素子（以下、ＭＴＪ素子）の積層構造の模式図である。ＭＴＪ素子３００では、まず、処理基板の上に、バッファー層３０９として、例えばＴａ（５ｎｍ）を成膜する。上部のＴａは下地膜の役目を兼ね備えており、Ｔａ以外でもハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）またはタングステン（Ｗ）などの金属としても良い。さらに、その上に例えばニッケル（Ｎｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）、ルテニウム（Ｒｕ）等の少なくとも1つの元素を含む層を成膜しても良い。その上に例えばＩｒＭｎ, ＰｔＭｎ, ＦｅＭｎ, ＮｉＭｎ, ＲｕＲｈＭｎ, ＣｒＰｔＭｎ等を含む反強磁性層３０８を３〜２０ｎｍ程度成膜する。その上に例えばＣｏＦｅ等を含む厚さ１〜５ｎｍ程度のリファレンス層３０７と、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）のうち少なくとも１つまたは２つ以上の合金を含む厚さ０．８ｎｍ程度の非磁性中間層３０６と、例えばＣｏＦｅ、ＣｏＦｅＢ等を含む厚さ１〜５ｎｍ程度のリファレンス層３０５を成膜する。反強磁性層３０８、固定磁性層３０７、非磁性中間層３０６、固定磁性層３０５はシンセティック型のリファレンス層を形成する。このリファレンス層は反強磁性層とリファレンス２層の２層構造を有する構成でも良い。リファレンス層は磁化方向が固定された層である。
その上にバリア層３０４を形成する。バリア層３０４は高いＭＲ比を得るためにＭｇＯが好適である。その他、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物でも良い。尚、酸化物はＲＦスパッタなどを用いてダイレクトに形成する方法、金属を成膜してから酸化する方法のどちらでも良い。酸化はチャンバを封止酸化、排気を行いながらのフロー酸化、活性酸素を利用したラジカル酸化、またはプラズマ酸化などで行われる。その上に、例えばＣｏＦｅＢもしくはＣｏ、Ｆｅ、Ｎｉ等の少なくとも１つまたは２つ以上の合金を含む材料を１層または２層以上形成した構造であるフリー層３０３を１〜１０ｎｍ程度成膜する。フリー層３０３は磁化が固定されていない層であり、リファレンス層の磁化との相対角度によって電気抵抗が変化する。
その上に酸化物キャップ層３０２を形成する。この層はフリー層の磁化に垂直磁気異方性を付与し、よりスピントルクによる磁化反転をしやすくし、磁化反転する臨界電流密度Ｊｃ０を低減する効果を持つ。酸化物キャップ層はマグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）の少なくとも１つまたは２つ以上を含有する酸化物などを適用することができる。酸化はチャンバを封止酸化、排気を行いながらのフロー酸化、活性酸素を利用したラジカル酸化またはプラズマ酸化などで行われる。その上にキャップ層３０１として、Ｔａ（５ｎｍ）を形成する。Ｔａは、例えばルテニウム（Ｒｕ）、チタン（Ｔｉ）または白金（Ｐｔ）などの材料に置き換えても良い。このようなＴＭＲ素子はクラスタ型基板処理装置によって、真空一貫で作製される。
なお、図３では、反強磁性層３０８は１５ｎｍのＰｔＭｎであり、リファレンス層３０７は２．５ｎｍのＣｏ７０Ｆｅ３０であり、非磁性中間層３０６は０．８５ｎｍのＲｕであり、リファレンス層３０５は３ｎｍのＣｏ６０Ｆｅ２０Ｂ２０であり、バリア層３０４は１ｎｍのＭｇＯであり、フリー層３０３は２ｎｍのＦｅ８０Ｂ２０であり、酸化物キャップ層３０２は０〜２．４ｎｍのＭｇＯキャップであり、キャップ層３０１は５ｎｍのＴａである。
（第１の実施形態）
図４は、本実施形態に係る酸化処理装置４００の構成を示す模式図であって、基板搬送状態、および第１の酸化処理（第１の酸化プロセス状態）における図である。図５は、本実施形態に係る酸化処理装置４００の構成を示す模式図であって、第１の酸化処理の他の例を示す図である。図６は、本実施形態に係る酸化処理装置４００の構成を示す模式図であって、第２の酸化処理（第２の酸化プロセス状態）における図である。本実施形態では、酸化処理装置４００により、例として挙げた図１〜図３に示す各素子のバリア層を形成する。本実施形態では、バリア層はＭｇＯであり、Ｍｇが形成された基板を酸化処理装置４００内において酸化処理してＭｇＯを形成する。
なお、本実施形態において、「第１の酸化処理」とは、Ｍｇが昇華しない温度（例えば、室温）で行うトンネルバリア層形成のための酸化である。また、「第２の酸化処理」とは、基板を意図的に加熱しながら、もしくは所定の温度に加熱された状態で行うトンネルバリア層形成のための酸化である。本実施形態では、第１の酸化処理の後に第２の酸化処理を行う。ここで、本発明において、昇華しない温度とは、飽和蒸気圧を超えて金属膜が真空中に脱離しない温度を指す。
図４〜６において、酸化処理装置４００は、処理容器４０１と、処理容器内を排気するための排気部としての真空ポンプ４０２と、処理容器４０１内に設けられた基板４０３を保持するための基板ホルダ４０４と、処理容器４０１内に設けられた筒部材４０５と、処理容器４０１内に酸素ガスを導入する酸素ガス導入手段としてのガス導入部４０６と、基板搬送口４０７とを備えている。該基板搬送口４０７にはスリットバルブが設けられている。
基板ホルダ４０４は、基板４０３を保持するための基板保持面４０４ａと、該基板保持面４０４ａが形成された載置部４０４ｂと、基板保持面４０４ａからガス導入部４０６側へと突出し、基板４０３を基板保持面４０４ａから離間して支持可能な突起部（支持部）４０４ｃとを有している。上記突起部４０４ｃは、基板保持面４０４ａから突出させる突出状態と、基板保持面４０４ａの内部に収納される収納状態とを実行可能に構成されている。よって、基板４０３は、突出状態（図４、５）においては、突起部４０４ｃ上に保持され、収納状態（図６）においては、基板保持面４０４ａ上に保持される。
基板ホルダ４０４の内部には加熱装置としてのヒータ４０８が設けられている。また、基板ホルダ４０４には、基板ホルダ４０４と筒部材４０５との相対位置を変化させる位置変化手段としての基板ホルダ駆動部４０９が接続されている。
基板ホルダ駆動部４０９は、基板ホルダ４０４を、矢印方向Ｐ（基板ホルダ４０４を酸化処理空間４１０に近づける方向、および基板ホルダ４０４を酸化処理空間４１０から遠ざける方向）に移動させる。また、基板ホルダ駆動部４０９は、突起部４０４ｃを突起状態と収納状態とを切り替えるようにも構成されている。すなわち、基板ホルダ駆動部４０９の制御により、突起状態の確立時には、突起部４０４ｃが基板ホルダ４０４の内部に収納されている場合は、突起部４０４ｃを基板保持面４０４ａから突出させ、収納状態の確立時には、基板保持面４０４ａから突出している突起部４０４ｃを基板ホルダ４０４の内部に収納する。本実施形態では、基板搬送時、および第１の酸化処理時においては、基板ホルダ駆動部４０９の制御により、基板ホルダ４０４を図４に示す位置に移動させ、突起部４０４ｃを基板保持面４０４ａから突出させ突出状態にする。基板搬入時には、この状態で、基板搬送口４０７を介して基板４０３を処理容器４０１内に搬入し、突起部４０４ｃ上に基板４０３を載置する。基板搬出時には、突起部４０４ｃ上に保持された基板４０３を基板搬送口４０７を介して処理容器４０１から搬出する。一方、第１の酸化処理においては、図４、５の状態で、ガス導入部４０６により処理容器４０１内に酸素ガスを導入することにより、加熱しながらの酸化に先立ったＭｇの酸化が行われる。また、第２の酸化処理においては、基板ホルダ駆動部４０９の制御により、突起部４０４ｃが基板ホルダ４０４の内部に収納された状態となり、これにより、基板４０３は基板保持面４０４ａ上に配置され、基板４０３を加熱しながらの酸化処理が行われる（図６）。
ガス導入部４０６は、基板ホルダ４０４と対向する処理容器４０１の壁４０１ａから離間して設けられ、多数の孔を有するシャワープレート４１１と、上記壁４０１ａに設けられ、処理容器４０１内に酸素ガスを導入するガス導入口を有する酸素導入経路４１２と、シャワープレート４１１と壁４０１ａとの間の空間であって、酸素導入経路４１２から導入された酸素ガスを拡散するための拡散空間４１３とを有する。本実施形態では、拡散空間４１３に酸素ガスが導入されるように酸素導入経路４１２が設けられており、酸素導入経路４１２から導入され拡散空間４１３にて拡散された酸素ガスは、シャワープレート４１１を介して、基板面内に均等に供給される。なお、酸素導入経路４１２を複数設けても良い。
筒部材４０５は、処理容器４０１の壁４０１ａの、酸素導入経路４１２が接続された部分を少なくとも含む領域４０１ｂおよびシャワープレート４１１をぐるりと囲むように壁４０１ａに取り付けられ、壁４０１ａから該壁４０１ａと対向する側（ここでは基板ホルダ４０４側）に向かって延在する延在部４０５ａを有する部材である。本実施形態では、筒部材４０５は、延在方向に垂直に切断した断面が円状である筒状部材であるが、該断面は多角形など他の形状であっても良い。また、筒部材４０５は、例えばアルミニウム製である。アルミニウム製とすることで、筒部材４０５を容易に加工することができるので好ましい。また、他には例えば、チタンやステンレス鋼（ＳＵＳ）製であっても良い。また、筒部材４０５が壁４０１ａに対して着脱可能に該筒部材４０５を構成しても良い。延在部４０５ａにより囲まれた空間、すなわち、筒部材４０５の中空部にはシャワープレート４１１が設けられており、筒部材４０５のシャワープレート４１１よりも壁４０１ａ側の部分と、該壁４０１ａにおける上記領域４０１ｂの少なくとも一部と、シャワープレート４１１とにより拡散空間４１３が形成されている。
ＭｇＯの酸化分布を良くして酸化処理により形成されるＭｇＯの面内のＲＡ分布を良くするためには、酸化対象であるＭｇの表面での酸素圧力をさらに均一にする必要がある。つまり、ガス導入口から排気側までが一方向である場合、ガス導入口の圧力は高く、排気側の圧力が低くなってしまう。例えばＭｇのように反応性が高い材料の場合、この圧力勾配により酸化分布が悪化することが解っている。従って、シャワープレート４１１が設けられた構造が好ましい。すなわち、シャワープレート４１１と筒部材４０５を設けることにより、酸素導入経路４１２と排気部としての真空ポンプ４０２とが同軸上に存在しない場合（例えば、図４〜５に示すように、酸素導入経路４１２の酸素導入方向と真空ポンプ４０２の排気方向とが直角の関係にある場合）であっても、図５、６の位置にある基板４０３の表面に対して均一に酸素ガスを供給することができ、酸化により生じるＭｇＯの基板４０３面内における酸化分布の偏りを低減することができる。よって、ＲＡ分布を向上させることができる。
上記シャワープレート４１１の孔から酸化処理空間４１０へと酸素ガスが導入されるので、シャワープレート４１１は、ガス導入部４０６の、酸化処理空間内に酸素ガスを限定的に導入するための部分が設けられた領域（「酸素ガス導入領域」とも呼ぶ）と言える。
なお、一例としてシャワープレート４１１を設けない場合は、酸素ガスは、酸素導入経路４１２から酸化処理空間４１０内に限定的に導入されるので、領域４０１ｂが酸素ガス導入領域となる。
本実施形態では、酸素ガス導入領域、筒部材４０５、および基板ホルダ４０４（基板保持面４０４ａ）により、酸化処理空間４１０が形成されると言える。
また、筒部材４０５は、図５、６に示すように、該筒部材４０５の開口部４０５ｂ内に基板ホルダ４０４が挿入された場合、延在部４０５ａと基板ホルダ４０４の少なくとも一部（載置部４ｂ）との間に間隙４１５が形成されるように設けられている。すなわち、筒部材４０５は、酸化処理空間４１０の形成時において、基板保持面４０４ａを囲み、かつ基板保持面４０４ａが形成された載置部４０４ｂと延在部４０５ａとの間に間隙４１５が設けられるように構成されている。よって、ガス導入部４０６から酸化処理空間４１０内に導入された酸素ガスは、間隙４１５を通して酸化処理空間４１０から該酸化処理空間４１０の外部空間４１４に排気される。酸化処理空間４１０から間隙４１５を介して外部空間４１４へと排気された酸素ガスは、真空ポンプ４０２により処理容器４０１から排気される。
基板ホルダ駆動部４０９は、基板保持面４０４ａが筒部材４０５の内部に収容されるように基板ホルダ４０４を矢印方向Ｐにおいて移動させ、基板保持面４０４ａ（載置部４０４ｂ）が開口部４０５ｂに挿入された所定の位置で基板ホルダ４０４の移動を停止する。このようにして、図５、６に示すように、間隙４１５のみにより外部空間４１４と連通する酸化処理空間４１０が形成される。このとき、酸化処理空間４１０は、シャワープレート４１１と、延在部４０５ａと、基板ホルダ４０４（基板保持面４０４ａ）とにより形成される。よって、本実施形態においては、処理容器４０１の内部において、処理容器４０１の内壁により区画される空間よりも小さい空間を、基板保持面４０４ａと共に形成するための囲み部は、シャワープレート４１１、および延在部４０５ａである。よって、筒部材４０５は、酸化処理時において、ガス導入部４０６により導入された酸素ガスが処理容器４０１内の酸化処理空間４１０内に限定的に導入されるように、該酸化処理空間４１０をシャワープレート４１１と基板ホルダ４０４（基板保持面４０４ａ）と共に区画するための囲み部材である。
なお、上述のように一例としてシャワープレート４１１を設けない場合は、酸化処理空間４１０は、領域４０１ｂと、延在部４０５ａと、基板ホルダ４０４とにより形成されるので、この場合は、上記囲み部は、処理容器４０１の内壁の一部である領域４０１ｂ、および延在部４０５ａである。
また、基板ホルダ駆動部４０９は、基板保持面４０４ａが該基板保持面４０４ａの面内方向に回転可能に構成されていても良い。すなわち、基板ホルダ４０４を、基板保持面４０４ａの法線方向を中心に基板保持面４０４ａが回転するように構成しても良い。このように基板保持面４０４ａを回転させる場合は、基板ホルダ４０４に静電チャック（ＥＳＣ）を設け、基板保持面４０４ａに基板４０３を静電吸着させれば良い。このようにＥＳＣに基板を吸着させることにより、例えば、第２の酸化処理の際に基板４０３を所定の温度に加熱された状態で基板４０３を回転させながら酸化を行うことができる。
酸素分布を良くし、ＲＡ分布を良くするためには、基板４０３表面における酸素圧力を均一にすることが好ましい。従って、シャワープレート４１１からのガス導入が不均一であった場合でも、基板保持面４０４ａが回転することで基板４０３を回転させることにより、基板４０３の表面に供給される酸素ガスのガス濃度分布を均一にすることができる。よって、ＲＡ分布を向上することができる。
また、本実施形態では、基板ホルダ駆動部４０９は、基板ホルダ４０４を筒部材４０５の内部において、延在部４０５ａの延在方向に沿って移動させるように構成されている。すなわち、基板ホルダ駆動部４０９は、筒部材４０５の内部において、基板ホルダ４０４を酸素ガス導入領域としてのシャワープレート４１１に近づける方向、およびシャワープレート４１１から遠ざかる方向に移動させることができる。
図７は、本実施形態に係る磁気抵抗効果素子の製造方法の手順を示すフローチャートである。ここで説明する磁気抵抗効果素子は、一例として、基板上に、磁化自由層、トンネルバリア層、および磁化固定層の順に積層させた構造を有するものである。なお、基板上に、磁化固定層、トンネルバリア層、および磁化自由層の順に積層させた構造を有する磁気抵抗効果素子の製造に適用しても良いことは言うまでも無い。
まず、基板４０３上に磁化自由層の下地層となる所定の層を形成したものを用意する。ステップＳ７１では、ある成膜チャンバにおいて、上記下地層上に磁化自由層を形成する。他の例として、磁化固定層、トンネルバリア層、磁化自由層を順に積層させた構造の場合は、上記下地層上に磁化固定層を形成する。すなわち、ステップＳ７１では、上記下地層上に、磁化自由層および磁化固定層の一方を形成する。
ステップＳ７２では、上記ある成膜チャンバ、または他のチャンバにおいて、ステップＳ７１にて成膜された磁化自由層上にＭｇを形成する。このように成膜工程としての本ステップにより、酸化物であるトンネルバリア層を形成するための前記金属膜を成膜する。
ステップＳ７３では、ステップＳ７２にてＭｇが形成された基板４０３を基板搬送口４０７を介して酸化処理装置４００内に搬送し、該酸化処理装置４００内にて酸化処理を行う。この酸化工程の詳細については後述する。
ステップＳ７４では、ステップＳ７３にて酸化処理が施されて形成されたＭｇＯ（トンネルバリア層）を有する基板４０３を、上記ある成膜チャンバ、または他の成膜チャンバに搬送し、トンネルバリア層としてのＭｇＯ上に磁化固定層を形成する。上記他の例として、磁化固定層、トンネルバリア層、磁化自由層を順に積層させた構造の場合は、ＭｇＯ上に磁化自由層を形成する。すなわち、ステップＳ７４では、トンネルバリア層上に、磁化自由層および磁化固定層の他方を形成する。
図８は、本実施形態に係るトンネルバリア層の形成工程における酸化処理の手順を示すフローチャートである。図９は、図８の酸化処理のタイムチャートを示す図である。図８に示す形態においては、基板ホルダ４０４はＥＳＣ機能、および基板回転機構を有する。
ステップＳ８１では、タイミングｔ１において基板搬送口４０７のスリットバルブを開けてＭｇが形成された基板４０３を処理容器４０１内に搬送し、突出状態の突起部４０４ｃ上に基板４０３を載置する。このようにして基板ホルダ上にＭｇが形成された基板４０３が保持される。タイミングｔ２において、上記スリットバルブを閉じる。
ステップＳ８２では、図４の状態において、タイミングｔ３においてガス導入部４０６により処理装置４０１内に酸素ガスが導入される。このとき、ヒータ４０８を駆動しておらず、処理容器４０１内は室温である。この酸素導入により、基板４０３上のＭｇは酸化される（第１の酸化処理が行われる）。なお、本実施形態では、第１の酸化処理においては、Ｍｇの昇華をなるべく抑えることが重要である。よって、第１の酸化処理時の基板温度は室温に限らず、Ｍｇが昇華しない温度であれば、ヒータ４０８や外部加熱装置（不図示）により基板４０３は加熱されても良い。またスループットを向上させるためにヒータ４０８を常に駆動させ、基板ホルダ４０４を常に加熱していても良い。この場合にも、ステップＳ８１において基板４０３は突起部４０４ｃ上に載置されるため、基板４０３の温度はＭｇが昇華しない温度に保たれる。
ステップＳ８３では、ステップＳ８２にて開始された酸素ガスの導入を維持しながら、タイミングｔ４において突起部４０４ｃが下降して基板ホルダ４０４内に収納され、これにより、突起部４０４ｃ上（支持部上）に配置された基板４０３を基板保持面４０４ａ上に載置する。
ステップＳ８４では、ステップＳ８２にて開始された酸素ガスの導入を維持しながら、タイミングｔ５においてヒータ４０８を駆動して基板保持面上に載置された基板４０３の加熱を開始する。すなわち、ヒータ４０８により基板保持面４０４ａを加熱し、該加熱により基板４０３を加熱する。また、基板ホルダ４０４のＥＳＣ機能をオンし、基板４０３を基板保持面４０４ａに静電吸着させる。このＥＳＣ機能オンにより、基板４０３を短時間で所望の温度に加熱することができ、タイミングｔ６において、基板４０３は目標の加熱温度となる。本ステップにより、基板４０３に形成され、第１の酸化処理にて酸化されていないＭｇの、加熱されながらの酸化（第２の酸化処理）が開始される。上記目標の加熱温度は、Ｍｇが昇華する温度以上であっても良いし、その温度未満であっても良い。ただし、該加熱工程では、Ｍｇが昇華しない条件において基板４０３を加熱することが好ましい。
ステップＳ８５では、ステップＳ８２にて開始された酸素ガスの導入を維持しながら、タイミングｔ７において基板ホルダ駆動部４０９を駆動して、基板ホルダ４０４を、図６に示すように酸化処理空間４１０が形成される位置まで基板ホルダ４０４を移動させる。これにより、処理容器４０１の内部に、該処理容器４０１よりも小さい空間である酸化処理空間４１０が形成される。これと同時に、基板ホルダ駆動部４０９を駆動して、基板保持面４０４ａを該基板保持面４０４ａの法線方向を中心に回転させて基板４０３を回転させる。なお、本ステップでは、基板ホルダ４０４を、酸素ガス導入領域（酸素ガスの導入部）としてのシャワープレート４１１に近づけながら、基板４０３の加熱および酸素導入を行っても良い。
なお、本実施形態では、ステップＳ８４の後に酸化処理空間４１０を形成しているが、該酸化処理空間４１０の形成のタイミングはこれに限定されない。例えば、ステップＳ８４の前のいずれのタイミング（例えば、ステップＳ８１とステップＳ８２との間など）であっても良い。
ステップＳ８６では、タイミングｔ８においてガス導入部４０６を制御して、ステップＳ８２にて開始された酸素導入を停止する。これと同時に、基板保持面４０４ａを停止し基板ホルダ４０４を図４の位置に移動させるように基板ホルダ駆動部４０９を制御する。次いで、タイミングｔ９においてヒータ４０８の駆動を停止し、ＥＳＣ機能をオフとし、タイミングｔ１０において、収納状態の突起部４０４ｃを上昇して基板保持面４０４ａから突出させ、ＭｇＯが形成された基板４０３を突起部４０４ｃ上に保持させる。次いで、タイミングｔ１１にて基板搬送口４０７のスリットバルブを開き、突起部４０４ｃ上に保持された基板を処理容器４０１から外へ搬出し、タイミングｔ１２において上記スリットバルブを閉じる。本実施形態において、処理容器４０１に接続された真空ポンプ４０２は常に駆動しており、上述したステップＳ８１〜Ｓ８６において常に処理容器４０１内は排気されている。ただし、これに限らず、真空ポンプ４０２を各ステップに合わせて限定的に駆動させても良い。
本実施形態によれば、突起部４０４ｃにより基板４０３を基板保持面４０４ａから離間して保持した状態で酸素ガスを供給し、Ｍｇが昇華しない温度である室温で、基板４０３上に形成されたＭｇをまずは酸化させている。従って、基板４０３上のＭｇの表面（露出面）およびその近傍に対して、Ｍｇが昇華しない温度における酸化を行うことができる。マグネシウム（Ｍｇ）膜は、図１０に示すように蒸気圧が他の金属膜よりも低い。例えば、図１０から分かるように、１×１０−９〜１×１０−８Ｔｏｒｒの雰囲気においては、約４２３Ｋ（約１５０℃）でＭｇの昇華が始まる。従って、基板４０３上に形成されたＭｇにおいて、１×１０−９〜１×１０−８Ｔｏｒｒの雰囲気においては約１５０℃以上の温度でＭｇは昇華し、該Ｍｇが気化してしまう。このＭｇの昇華を極力抑えるため、本実施形態では、第１の酸化処理においては、Ｍｇが昇華しない温度において酸素ガスを供給してＭｇの酸化処理を行う。これによって、Ｍｇの昇華を極力低減して、基板４０３上に形成されたＭｇの一部をＭｇＯにすることができる。
次いで、本実施形態では、突起部４０４ｃを基板ホルダ４０４に収納して該突起部４０４ｃ上に保持され、表面およびその近傍がＭｇＯに変換されたＭｇが形成された基板４０３を基板保持面４０４ａ上に載置し、該基板保持面４０４ａに載置された基板４０３をヒータ４０８により所定の温度まで加熱しながら、低圧で酸化処理（第２の酸化処理）を行う。よって、第１の酸化処理により酸化されなかったＭｇを、上記加熱しながらの酸化により強い酸化力で酸化させることになる。従来では、加熱しながらの酸化では、特に高真空中の場合、Ｍｇの昇華量が多くなってしまう問題を有していた。これに対して、本実施形態では、加熱しながらの酸化の前段階で、第１の酸化処理により基板４０３上に形成されたＭｇの表面およびその近傍をＭｇＯに変換させている。従って、上記第１の酸化処理により形成されたＭｇＯは、昇華がおこりにくいため、下層Ｍｇ（Ｍｇの、表面およびその近傍から内側の領域）に対して、昇華を抑制するキャップ層として機能する。
また、本実施形態では、基板４０３を加熱する前の段階から酸素ガスを導入して酸化処理（第１の酸化処理）を行っているので、基板加熱をしながらの酸化処理（第２の酸化処理）が開始される頃には、Ｍｇの一部はすでにＭｇＯとなっている。従って、従来よりもスループットを向上させることができる。よって、酸化処理にかかる時間が短縮されるので、ＭｇＯへの不純物の混入を低減することができる。
なお、本実施形態では、基板４０３の加熱のための基板保持面４０４ａの加熱を基板４０３が基板保持面４０４ａ上に載置された後（ステップＳ８３の後）に行っているが、基板保持面４０４ａの加熱をステップＳ８３の前に行っても良い。例えば、ステップＳ８１とステップＳ８３との間で行えば良い。このようにすることで、第２の酸化処理のために基板保持面４０４ａに基板４０３を載置した段階で基板保持面４０４ａは必要な加熱状態となっている。よって、基板保持面４０４ａが所望の温度に加熱されるまでの待機時間を短縮することができ、さらにスループットを向上させることができる。
なお、本実施形態では、ステップＳ８２における酸素導入の後に、ステップＳ８４にて基板の加熱を行っている。しかしながら、本実施形態で重要なことは、基板加熱をしながらの酸化の前に、Ｍｇの昇華を極力低減しつつ形成されたＭｇＯを、Ｍｇの表面およびその近傍に形成することである。よって、これが実現できれば、酸素ガスの導入と基板の加熱とを同時に行っても良い。例えば、突起部４０４ｃを設けず、基板４０３を基板保持面４０４ａ上に載置し、ガス導入部４０６により酸素導入と、ヒータ４０８による基板加熱とを同時に行っても良い。この場合、例えば、基板をＭｇが昇華する温度以上の温度まで加熱する場合であっても、基板加熱からの所定期間においては、基板温度はＭｇが昇華しない温度であるので、この期間においてはＭｇの昇華が極力抑えられた酸化（第１の酸化処理）と言える。そして、基板温度の上昇と共に、第１の酸化処理から第２の酸化処理へと連続的に処理が変化することになる。
上述のように、本実施形態では、第２の酸化処理は、Ｍｇの面内で均一に酸化を行うための酸化処理であって、基板温度を所定の温度以上に加熱しながらの酸化処理である。そして、第１の酸化処理は、上記第２の酸化処理における酸化によるＭｇの昇華に対してキャップ層として機能するＭｇＯを形成し、Ｍｇの昇華を低減して形成するための酸化処理であって、第２の酸化処理に先立って、Ｍｇが昇華しない基板温度（例えば、室温）において基板４０３に酸素を供給して行う酸化処理である。このような第１の酸化処理および第２の酸化処理をこの順番で行うことにより、低圧雰囲気における基板加熱しながらの酸化処理を行っても、Ｍｇの昇華を低減することができ、かつＲＡ分布を向上させることができる。
（第２の実施形態）
第１の実施形態では、処理容器４０１内に、該処理容器４０１よりも小さい酸化処理空間４１０を形成しているが、該酸化処理空間４１０を形成しなくても良い。図１１は、本実施形態に係る酸化処理装置の概略構成を示す模式図である。酸化処理装置１１００は、筒部材４０５を備えていない点を除いては図４〜６に示す酸化処理装置４００と同一の構造である。
図１２は、本実施形態に係るトンネルバリア層の形成工程における酸化処理の手順を示すフローチャートである。
ステップＳ１２１では、基板搬送口４０７のスリットバルブを開けてＭｇが形成された基板４０３を処理容器４０１内に搬送し、突出状態の突起部４０４ｃ上に基板４０３を載置する。上記基板載置が終了すると、上記スリットバルブを閉じる。
ステップＳ１２２では、それまで開いていたゲートバルブ４１６を閉じて排気動作を停止させる。ステップＳ１２１において真空ポンプ４０２を駆動させてない場合は、本ステップは不要である。ステップＳ１２３では、ガス導入部４０６により処理装置４０１内に酸素ガスが導入される。このとき、ヒータ４０８を駆動しておらず、処理容器４０１内は室温である。この酸素導入により、基板４０３上のＭｇは酸化される（第１の酸化処理が行われる）。
ステップＳ１２４では、ステップＳ１２３にて開始された酸素導入を停止する。本ステップにより酸素ガスの導入が停止されても、処理容器４０１内には所定量の酸素ガスが充満しており、酸素雰囲気が形成されることになる。
ステップＳ１２５では、酸素ガスの導入が停止された状態で、突起部４０４ｃが下降して基板ホルダ４０４内に収納され、これにより、突起部４０４ｃ上に配置された基板４０３を基板保持面４０４ａ上に載置する。
ステップＳ１２６では、酸素ガスの導入が停止された状態で、ヒータ４０８を駆動して基板保持面４０４ａ上に載置された基板４０３の加熱を開始する。すなわち、ヒータ４０８により基板保持面４０４ａを加熱し、該加熱により基板４０３を加熱する。ステップＳ１２４において酸素ガスの導入は停止されているが、基板４０３の周囲には酸素雰囲気が形成されているので、この加熱工程における該加熱により、基板４０３に形成されたＭｇのうち、第１の酸化処理にて酸化されていないＭｇの、加熱されながらの酸化（第２の酸化処理）が開始される。次に、ステップＳ１２７において、ステップＳ１２２で閉じたゲートバルブ４１６を開けて排気動作を開始させる。ステップＳ１２１において真空ポンプ４０２を駆動させてない場合は、本ステップＳ１２７２において真空ポンプ４０２の駆動を再開し、処理容器４０１内を排気する。
なお、本実施形態では、ステップＳ１２５とステップＳ１２６との間で、ガス導入部４０６により、酸素ガスを処理容器４０１内に再び供給する酸素ガス再供給工程を行っても良い。この場合は、ステップＳ１２６の後に、酸素ガスの供給を停止する工程を行えば良い。また、ステップＳ１２６では、上記酸素ガス再供給工程にて再び導入された酸素ガスを供給しながら、基板４０３を加熱する。

Claims (14)

  1. 磁化自由層および磁化固定層の一方を形成する工程と、
    前記形成された磁化自由層および磁化固定層の一方の上にトンネルバリア層を形成する工程と、
    前記トンネルバリア層上に前記磁化自由層および前記磁化固定層の他方を形成する工程とを有する磁気抵抗効果素子の製造方法であって、
    前記トンネルバリア層を形成する工程は、
    基板上に金属膜を成膜する成膜工程と、
    前記金属膜を酸化処理する酸化工程とを有し、
    前記酸化工程は、
    前記酸化処理を行う処理容器内の基板ホルダの基板保持面から突出させた支持部に前記金属膜が形成された基板を保持させる工程と、
    前記処理容器内に前記金属膜が昇華しない温度で酸素ガスを導入し、前記支持部に前記基板を載置した状態で、前記酸素ガスを前記基板に供給する工程と、
    前記酸素ガスの導入を開始した後に、前記基板保持面上に前記基板を載置する基板載置工程と、
    前記基板保持面上に載置された前記基板を加熱する加熱工程と
    を有することを特徴とする磁気抵抗効果素子の製造方法。
  2. 前記基板保持面は、前記基板載置工程の前に加熱されていることを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  3. 前記加熱工程の前に前記酸素ガスの導入を停止する工程をさらに有することを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  4. 前記停止する工程は、前記基板載置工程において前記基板保持面上に前記基板を載置する前に前記酸素ガスの導入を停止し、
    前記基板載置工程において前記基板保持面上に前記基板を載置した後に、前記酸素ガスを前記処理容器内に導入する酸素ガス再導入工程をさらに有することを特徴とする請求項３に記載の磁気抵抗効果素子の製造方法。
  5. 前記酸素ガス再導入工程は、前記処理容器における前記酸素ガスの導入部に前記基板を近づけながら前記酸素ガスの導入を行うことを特徴とする請求項４に記載の磁気抵抗効果素子の製造方法。
  6. 前記酸素ガス再導入工程は、前記基板を該基板の面内方向に回転させながら前記酸素ガスを導入することを特徴とする請求項４に記載の磁気抵抗効果素子の製造方法。
  7. 前記金属膜は、マグネシウムであることを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  8. 磁化自由層および磁化固定層の一方を形成する工程と、
    前記形成された磁化自由層および磁化固定層の一方の上にトンネルバリア層を形成する工程と、
    前記トンネルバリア層上に前記磁化自由層および前記磁化固定層の他方を形成する工程とを有する磁気抵抗効果素子の製造方法であって、
    前記トンネルバリア層を形成する工程は、
    基板上に金属膜を成膜する成膜工程と、
    前記金属膜を酸化処理する酸化工程とを有し、
    前記酸化工程は、
    前記酸化処理を行う処理容器内の基板ホルダ上に前記金属膜が形成された基板を保持させる工程と、
    前記処理容器内に前記金属膜が昇華しない温度で酸素ガスを導入し、前記基板に前記酸素ガスを供給する工程と、
    前記酸素ガスの導入と同時、または該酸素ガスの導入の後に、前記基板を加熱する加熱工程とを有し、
    前記酸化工程は、前記保持させる工程の後に、前記基板ホルダの前記処理容器に対する相対位置を変化させて、前記基板ホルダが有する基板保持面と、前記処理容器内に設けられた囲み部とにより形成される空間を、前記処理容器内に形成する工程であって、前記囲み部により前記基板保持面が囲まれ、かつ該囲み部と前記基板ホルダとの間に間隙が形成されるように前記空間を形成する工程をさらに有し、
    前記空間内に導入された酸素ガスは、前記間隙を通して該空間から排気されることを特徴とする磁気抵抗効果素子の製造方法。
  9. 前記基板を保持させる工程は、前記基板保持面から突出させた支持部上に前記基板を載置し、
    前記酸素ガスを供給する工程は、前記支持部上に前記基板を載置した状態で、前記金属膜が昇華しない温度で酸素ガスを前記基板に供給し、
    前記製造方法は、前記支持部に載置された基板を、前記基板保持面上に載置する工程をさらに有し、
    前記加熱工程は、前記基板保持面上に載置された基板を加熱することを特徴とする請求項８に記載の磁気抵抗効果素子の製造方法。
  10. 前記基板保持面は、前記基板保持面上に前記基板を載置する前に加熱されていることを特徴とする請求項９に記載の磁気抵抗効果素子の製造方法。
  11. 前記載置する工程の前に前記酸素ガスの導入を停止し、
    前記載置する工程の後に、前記酸素ガスを前記処理容器内に導入する酸素ガス再導入工程をさらに有することを特徴とする請求項１０に記載の磁気抵抗効果素子の製造方法。
  12. 前記酸素ガス再導入工程は、前記処理容器における前記酸素ガスの導入部に前記基板を近づけながら前記酸素ガスの導入を行うことを特徴とする請求項１１に記載の磁気抵抗効果素子の製造方法。
  13. 前記酸素ガス再導入工程は、前記基板を該基板の面内方向に回転させながら前記酸素ガスを供給することを特徴とする請求項１１に記載の磁気抵抗効果素子の製造方法。
  14. 前記金属膜は、マグネシウムであることを特徴とする請求項８に記載の磁気抵抗効果素子の製造方法。
JP2014552881A 2012-12-20 2013-09-04 磁気抵抗効果素子の製造方法 Active JP5882502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014552881A JP5882502B2 (ja) 2012-12-20 2013-09-04 磁気抵抗効果素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012278264 2012-12-20
JP2012278264 2012-12-20
PCT/JP2013/005249 WO2014097510A1 (ja) 2012-12-20 2013-09-04 磁気抵抗効果素子の製造方法
JP2014552881A JP5882502B2 (ja) 2012-12-20 2013-09-04 磁気抵抗効果素子の製造方法

Publications (2)

Publication Number Publication Date
JP5882502B2 true JP5882502B2 (ja) 2016-03-09
JPWO2014097510A1 JPWO2014097510A1 (ja) 2017-01-12

Family

ID=50977880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014552881A Active JP5882502B2 (ja) 2012-12-20 2013-09-04 磁気抵抗効果素子の製造方法

Country Status (8)

Country Link
US (1) US9865805B2 (ja)
JP (1) JP5882502B2 (ja)
KR (1) KR101743498B1 (ja)
CN (1) CN104885245B (ja)
DE (1) DE112013006168B4 (ja)
SG (1) SG11201504875UA (ja)
TW (1) TWI552399B (ja)
WO (1) WO2014097510A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072140A1 (ja) 2013-11-18 2015-05-21 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP6305864B2 (ja) * 2014-07-31 2018-04-04 東京エレクトロン株式会社 成膜装置及び成膜方法
SG11201601116UA (en) * 2015-02-02 2016-09-29 Canon Anelva Corp Method of manufacturing perpendicular mtj device
KR101800237B1 (ko) 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
WO2017068611A1 (ja) * 2015-10-21 2017-04-27 キヤノンアネルバ株式会社 磁気抵抗素子の製造方法
US10050192B2 (en) * 2015-12-11 2018-08-14 Imec Vzw Magnetic memory device having buffer layer
CN107264075B (zh) * 2016-04-08 2020-11-06 株式会社御牧工程 粘接方法、墨层形成体的制造方法及墨层形成体
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
JP6280610B1 (ja) * 2016-10-03 2018-02-14 Tdk株式会社 磁気抵抗効果素子及びその製造方法、並びに位置検出装置
WO2019049244A1 (ja) * 2017-09-06 2019-03-14 Tdk株式会社 トンネル磁気抵抗効果素子及び磁気メモリ
US10741742B2 (en) * 2018-02-28 2020-08-11 The Regents Of The University Of Colorado, A Body Corporate Enhanced superconducting transition temperature in electroplated rhenium
US11542589B2 (en) * 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber
US10648069B2 (en) 2018-10-16 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Monolayer-by-monolayer growth of MgO layers using Mg sublimation and oxidation
CN110098318B (zh) * 2019-05-10 2020-11-03 北京航空航天大学 具有界面垂直磁各向异性的多膜层结构及磁随机存储器
US11177430B2 (en) 2019-06-17 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
JP2007138295A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd シングルチャンバ内で異なる堆積プロセスを実行する方法およびシステム
WO2010008021A1 (ja) * 2008-07-15 2010-01-21 キヤノンアネルバ株式会社 プラズマ処理方法及びプラズマ処理装置
WO2010044134A1 (ja) * 2008-10-14 2010-04-22 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子製造プログラム
WO2010150590A1 (ja) * 2009-06-24 2010-12-29 キヤノンアネルバ株式会社 真空加熱冷却装置および磁気抵抗素子の製造方法
JP2011023729A (ja) * 2009-07-17 2011-02-03 Magic Technologies Inc Ｍｔｊナノピラー構造およびその形成方法
WO2011081203A1 (ja) * 2009-12-28 2011-07-07 キヤノンアネルバ株式会社 磁気抵抗素子の製造方法
JP2011134909A (ja) * 2009-12-24 2011-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
WO2012086183A1 (ja) * 2010-12-22 2012-06-28 株式会社アルバック トンネル磁気抵抗素子の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165484B1 (ko) 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
JP2000232222A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
JP2003304012A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子
WO2003092084A1 (fr) 2002-04-23 2003-11-06 Matsushita Electric Industrial Co., Ltd. Element magnetoresistif, procede de fabrication associe, tete magnetique, memoire magnetique et dispositif d'enregistrement magnetique utilisant un tel element
US6774012B1 (en) * 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
JPWO2006077859A1 (ja) * 2005-01-18 2008-06-19 株式会社ニコン 液体除去装置、露光装置、及びデバイス製造方法
WO2008011579A2 (en) 2006-07-21 2008-01-24 Aixtron, Inc. Small volume symmetric flow single wafer ald apparatus
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008103662A (ja) 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
CN100557840C (zh) * 2006-09-21 2009-11-04 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
WO2009157064A1 (ja) 2008-06-25 2009-12-30 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造方法および製造装置
US20130134032A1 (en) 2008-06-25 2013-05-30 Canon Anelva Corporation Method of fabricating and apparatus of fabricating tunnel magnetic resistive element
JP5320171B2 (ja) * 2009-06-05 2013-10-23 東京エレクトロン株式会社 基板処理装置
JP5247619B2 (ja) 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
TW201135845A (en) * 2009-10-09 2011-10-16 Canon Anelva Corp Acuum heating and cooling apparatus
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
DE112011104624B4 (de) 2010-12-28 2019-01-24 Canon Anelva Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JP5999543B2 (ja) * 2012-01-16 2016-09-28 株式会社アルバック トンネル磁気抵抗素子の製造方法
WO2014024358A1 (ja) 2012-08-10 2014-02-13 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
JP2007138295A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd シングルチャンバ内で異なる堆積プロセスを実行する方法およびシステム
WO2010008021A1 (ja) * 2008-07-15 2010-01-21 キヤノンアネルバ株式会社 プラズマ処理方法及びプラズマ処理装置
WO2010044134A1 (ja) * 2008-10-14 2010-04-22 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子製造プログラム
WO2010150590A1 (ja) * 2009-06-24 2010-12-29 キヤノンアネルバ株式会社 真空加熱冷却装置および磁気抵抗素子の製造方法
JP2011023729A (ja) * 2009-07-17 2011-02-03 Magic Technologies Inc Ｍｔｊナノピラー構造およびその形成方法
JP2011134909A (ja) * 2009-12-24 2011-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
WO2011081203A1 (ja) * 2009-12-28 2011-07-07 キヤノンアネルバ株式会社 磁気抵抗素子の製造方法
WO2012086183A1 (ja) * 2010-12-22 2012-06-28 株式会社アルバック トンネル磁気抵抗素子の製造方法

Also Published As

Publication number Publication date
KR101743498B1 (ko) 2017-06-05
KR20150090125A (ko) 2015-08-05
CN104885245B (zh) 2017-06-13
DE112013006168T5 (de) 2015-09-17
TWI552399B (zh) 2016-10-01
CN104885245A (zh) 2015-09-02
US9865805B2 (en) 2018-01-09
WO2014097510A1 (ja) 2014-06-26
US20160005958A1 (en) 2016-01-07
JPWO2014097510A1 (ja) 2017-01-12
SG11201504875UA (en) 2015-07-30
TW201448301A (zh) 2014-12-16
DE112013006168B4 (de) 2023-12-28

Similar Documents

Publication Publication Date Title
JP5882502B2 (ja) 磁気抵抗効果素子の製造方法
JP6016946B2 (ja) 酸化処理装置、酸化方法、および電子デバイスの製造方法
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
US7576956B2 (en) Magnetic tunnel junction having diffusion stop layer
US8274811B2 (en) Assisting FGL oscillations with perpendicular anisotropy for MAMR
US9984735B2 (en) Memory element and memory apparatus
US20120175717A1 (en) Storage element and storage device
KR102658922B1 (ko) 반도체 소자 및 그 형성 방법
US10361363B2 (en) Method of manufacturing tunnel magnetoresistive effect element and sputtering apparatus
JP2010080806A (ja) 磁気抵抗素子の製造法及びその記憶媒体
JP2009509357A (ja) 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子
JP2011014881A (ja) 磁気素子の製造方法と装置
US10431275B2 (en) Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US10879307B2 (en) Magnetic device and magnetic random access memory
Honjo et al. Impact of tungsten sputtering condition on magnetic and transport properties of double-MgO magnetic tunneling junction with CoFeB/W/CoFeB free layer
KR20160113358A (ko) 스핀-오비트 토크를 이용한 자성소자
KR102510134B1 (ko) 비-강자성 스페이싱 복합층, 그 방법, 합성 반강자성 적층 구조물, 및 자기저항성 랜덤 액세스 메모리
US9966528B2 (en) Method and system for providing a magnetic layer in a magnetic junction usable in spin transfer torque applications using a sacrificial oxide layer
KR102684723B1 (ko) 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법
JP2011040496A (ja) 磁性媒体の製造法及びスパッタリング装置
JP2011018693A (ja) 磁性媒体の製造法及び成膜装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160203

R150 Certificate of patent or registration of utility model

Ref document number: 5882502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250