TW201445704A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201445704A
TW201445704A TW103104098A TW103104098A TW201445704A TW 201445704 A TW201445704 A TW 201445704A TW 103104098 A TW103104098 A TW 103104098A TW 103104098 A TW103104098 A TW 103104098A TW 201445704 A TW201445704 A TW 201445704A
Authority
TW
Taiwan
Prior art keywords
insulating film
diffusion layer
contact
semiconductor device
word line
Prior art date
Application number
TW103104098A
Other languages
English (en)
Inventor
Kazuyoshi Yuki
Original Assignee
Ps4 Luxco Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ps4 Luxco Sarl filed Critical Ps4 Luxco Sarl
Publication of TW201445704A publication Critical patent/TW201445704A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

在對於在字元線(10b)和(10c)之間而被位元線(16)所包圍之接觸孔內埋入第2導電材料，並於第2方向上作分離之雙插塞形成工程中，並不形成先前技術之假字元線，而對於在雙插塞間所露出了的半導體基板更進而作蝕刻以形成擴散層分離用溝(29)，並將擴散層分離絕緣膜(30)埋入而將擴散層分離，並且將接觸插塞(25b)和(25c)作分離。

Description

半導體裝置及其製造方法
本發明，係有關於半導體裝置及其製造方法。
伴隨著半導體裝置之微細化，係對於微細之接觸插塞的形成方法有所檢討。其中，在專利文獻1中所記載的方法，係為將預先形成於大的接觸孔中之導電材料作分割而微細化之方法，由於在加工餘裕中存在有大的餘裕，因此係為極為有效之方法。
圖16，係為對於由日本特開2011-243960號公報所致之半導體裝置500的構造作展示之圖。由本先前技術例所致之半導體裝置500，係為DRAM，圖16(a)係為平面圖，圖16(b)係為圖16(a)之Y1-Y1’剖面圖，圖16(c)係為圖16(a)之X1-X1’剖面圖，圖16(d)係為圖16(a)之X2-X2’剖面圖。
首先，參考圖16，針對本先前技術例之半導體裝置500作說明。
半導體裝置500，係為構成DRAM之記憶體胞者。在 半導體基板1上，在X’方向上連續地延伸存在之元件分離區域2、和同樣在X’方向上連續地延伸存在之活性區域1A，係在Y方向交互地以等間隔、等節距而被作複數之配置。元件分離區域2，係藉由埋設於溝中之元件分離絕緣膜而構成。橫跨複數之元件分離區域2以及複數之活性區域1A，而被配置有在Y方向上而連續地延伸存在之第1埋入字元線(以下，稱作第1字元線)10a、第2埋入字元線(以下，稱作第2字元線)10b、第3埋入字元線(以下，稱作第3字元線)10c、以及第4埋入字元線(以下，稱作第4字元線)10d。又，係以被第2字元線10b以及第3字元線10c所包夾的方式，而被配置有第1埋入假字元線(以下，稱作第1假字元線)10e。第1假字元線10e，係具備有將在各個的活性區域1A之延伸存在方向上相鄰接的胞電晶體Tr2~Tr3之間藉由使寄生電晶體DTr1保持為OFF狀態而作元件分離，並將連續之帶狀的活性區域1A分割成複數之獨立了的活性區域之功能者。具體而言，位置於第1假字元線10e之左側處的活性區域1A，係成為第1活性區域1Aa’，位置於右側之活性區域1A，係成為第2活性區域1Ab’，而被作分割。
第1活性區域1Aa’，係包含有鄰接於第1假字元線10e之左側地而被作配置之第2容量接觸區域27b、和鄰接於第2容量接觸區域27b地被作配置之第2字元線10b、和鄰接於第2字元線10b地而被作配置之第1位元線接觸區域17c、和鄰接於第1位元線接觸區域17c地而 被作配置之第1字元線10a、和鄰接於第1字元線10a地而被作配置之第1容量接觸區域27a，而構成之。藉由第1容量接觸區域27a和第1字元線10a和第1位元線接觸區域17c，而構成第1胞電晶體Tr1，藉由第1位元線接觸區域17c和第2字元線10b和第2容量接觸區域27b，而構成第2胞電晶體Tr2。
第2活性區域1Ab’，係包含有鄰接於第1假字元線10e之右側地而被作配置之第3容量接觸區域27c、和鄰接於第3容量接觸區域27c地被作配置之第3字元線10c、和鄰接於第3字元線10c地而被作配置之第2位元線接觸區域17b、和鄰接於第2位元線接觸區域17b地而被作配置之第4字元線10d、和鄰接於第4字元線10d地而被作配置之第4容量接觸區域(未圖示)，而構成之。藉由第3容量接觸區域27c和第3字元線10c和第2位元線接觸區域17b，而構成第3胞電晶體Tr3，藉由第2位元線接觸區域17b和第4字元線10d和未圖示之第4容量接觸區域，而構成未圖示之第4胞電晶體Tr4。
本先前技術例之記憶體胞，係為將上述之第1活性區域1Aa以及第2活性區域1Ab之構成隔著第1假字元線10e而在X方向上作複數之配置所構成者。
在半導體基板1處，係被設置有兼作為電晶體之閘極電極的字元線用之溝。在各個溝的底部處，係隔著將各個字元線用之溝的內面作覆蓋之閘極絕緣膜6而被設置有藉由阻障膜7以及鎢膜等的金屬膜8所構成之第1字元線 10a、第2字元線10b、假字元線10e、第3字元線以及第4字元線10c。於此，為了便於說明，係將通過第1活性區域1Aa’之字元線稱作第1字元線10a、第2字元線10b，並將通過第2活性區域1Ab’之字元線稱作第3字元線10c以及第4字元線10d，但是，在各個活性區域之每一者處，係分別具備有2根的字元線，在活性區域間係被配置有假字元線。又，係設置有將各個字元線作覆蓋並且埋設於各個溝中之帽絕緣膜11。位置在第1字元線10a之左側處的半導體柱，係成為第1容量接觸區域27a，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26a。位置在第1字元線10a和第2字元線10b之間的半導體柱，係成為第3BL接觸區域17c，於其之上面係被設置有成為源極/汲極之另外一者的雜質擴散層12c。又，位置在第2字元線10b之右側處的半導體柱，係成為第2容量接觸區域27b，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26b。進而，位置在第3字元線10c之左側處的半導體柱，係成為第3容量接觸區域27c，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26c。又，位置在第3字元線10c之右側處的半導體柱，係成為第2BL接觸區域17b，於其之上面係被設置有成為源極/汲極之另外一者的雜質擴散層12b。
在將各個字元線之上面作覆蓋的帽絕緣膜11上，係於第2BL接觸區域12b處被設置有與第2雜質擴散層17b作連接之第2位元線(BL)16b，並於第3BL接觸區域 12c處被設置有與第3雜質擴散層17c作連接之第3位元線(BL)16c。各位元線，係被設置有包含被與雜質擴散層作連接之位元接觸插塞的多晶矽層13和被形成於其上之位元金屬層14以及更進而被形成於其上之覆蓋絕緣膜15。在各位元線之側壁處，係以將側壁18和位元線作覆蓋的方式，而於全面上被設置有襯裡絕緣膜19。在襯裡絕緣膜19上，係被設置有將被形成在相鄰接之BL間的凹部空間作埋設之埋設絕緣膜20。貫通埋設絕緣膜20、襯裡膜19，而設置容量接觸部25。此容量接觸部25，係在第1、第2以及第3容量接觸區域27a、27b、27c處，而分別連接有第1、第2以及第3容量接觸插塞25a、25b、25c。在假字元線10e上之帽絕緣膜11上，係具備有將第2以及第3容量接觸插塞25b、25c作分離之分離絕緣膜30’。藉由假字元線10e而被作元件分離之第1元件分離區域1Aa’的第2容量接觸插塞25b和第2元件分離區域1Ab’之第3容量接觸插塞25c，係為將1個的大的接觸插塞25作分割所形成之雙插塞，並於其之分割面處具有分離絕緣膜30’。在第1、第2以及第3容量接觸插塞25a、25b、25c之上部處，係分別連接有接觸墊片33。以覆蓋容量接觸插塞33的方式，而設置擋止膜34。在容量接觸插塞33上，係被設置有下部電極35。設置將下部電極35之內壁以及外壁表面連續作覆蓋的容量絕緣膜36、並在容量絕緣膜36上設置上部電極37，而構成電容器。
於上述先前技術中，係成為將之第1活性區域1Aa’以及第2活性區域1Ab’之元件分離藉由第1假字元線10e來進行之構造。在此構造中，係有必要於先被形成之第1假字元線10e之上，開口容量接觸孔，並將多晶矽插塞埋入，之後，藉由回蝕來進行第2容量接觸插塞25b和第3容量接觸插塞25c之分離。因此，起因於假字元線之尺寸的參差或者是重疊時之偏移，會有使第2容量接觸區域27b和第2容量接觸插塞25b以及第3容量接觸區域27c和第3容量接觸插塞25c之接觸面積降低的可能性，而仍有改善的餘地。
在本發明中，係藉由於雙插塞形成時之蝕刻而在半導體基板處自我整合性地形成擴散層分離用溝，而抑制容量接觸插塞和容量接觸區域之間的接觸面積之降低。
亦即是，若依據本發明之其中一種實施形態，則係提供一種半導體裝置，其特徵為，係具備有：延伸存在於半導體基板上之第1方向上的複數之元件分離區域；和被包夾於前述元件分離區域間，並延伸存在於前述第1方向上之活性區域；和延伸存在於與前述第1方向相交叉之第2方向上並以既定之間隔而被作配置之2根1對的複數之溝；和被埋入於前述溝內之埋入字元線對；和延伸存在於與前述第1以及第2方向相異之第3方向上，並被與前述埋入字元線對間之活性區域的第1擴散層作連接之位元 線；和對於前述位元線之被作連接的前述第1擴散層而經由前述埋入字元線對之各者來與在前述第1方向上相對向之活性區域的第2擴散層作連接之接觸部；和被埋入至前述埋入字元線對之間的活性區域中，並且將該埋入區域之兩側的前述接觸部間以及前述接觸部之被作了連接的前述活性區域之第2擴散層間作絕緣分離的一體之擴散層分離絕緣膜。
又，若依據本發明之其他實施形態，則係提供一種半導體裝置之製造方法，其特徵為，具備有：在半導體基板上，形成延伸存在於第1方向上之複數元件分離區域，並規劃出在前述元件分離區域間而延伸存在於前述1方向上之活性區域之工程；和形成延伸存在於與前述第1方向相交叉之第2方向上，並且以第1節距和較前述第1節距更長之第2節距來交互地形成較前述元件分離區域而更淺的複數之第1溝之工程；和在前述複數之第1溝內隔著閘極絕緣膜而埋設第1導電材料之工程；和將前述第1導電材料一直回蝕至較前述半導體基板表面而更低的位置處，而形成2根一對的字元線之工程；和形成將前述字元線上之前述溝作埋入之絕緣膜之工程；和在前述絕緣膜上，形成被與以第1節距所形成之溝間的活性區域相連接，並延伸存在於與前述第1以及第2方向相異之第3方向上，且具有上部絕緣膜之位元線之工程；和形成在前述2根一對的字元線上而延伸存在於前述第2方向上之遮罩圖案，來使以前述第2節距所形成的溝間之活性區域露出，而開口被 規定於前述位元線間和前述遮罩圖案間之接觸孔之工程；和以將前述接觸孔作填埋而直到較前述遮罩圖案之上部更低之位置為止的方式來埋設第2導電材料之工程；和在前述遮罩圖案之側壁處形成側壁，並形成使前述第2導電材料之上面露出的開口部之工程；和將前述側壁作為遮罩而對於前述第2導電材料進行蝕刻，而將前述第2導電材料在前述第2方向上作2分割，並且對於前述半導體基板進行蝕刻而形成擴散層分離溝之工程；和將前述擴散層分離溝作填埋並於全面上形成擴散層分離絕緣膜之工程；和在以使前述遮罩圖案以及前述第2導電材料露出的方式而對於前述擴散層分離絕緣膜進行回蝕之後，對於前述第2導電材料進行回蝕直到成為前述位元線之上部絕緣膜高度以下為止，而在前述接觸孔內形成藉由前述擴散層分離絕緣膜而作了絕緣分離的由前述第2導電材料所成之接觸插塞之工程。
若依據本發明之其中一種實施形態，則係將先前技術之由假字元線所致的元件分離，藉由於雙插塞形成時之蝕刻而在半導體基板處自我整合性地形成擴散層分離用溝，而成為抑制容量接觸插塞和容量接觸區域之間的接觸面積之降低。
1‧‧‧半導體基板
1A‧‧‧活性區域
1Aa‧‧‧第1活性區域
1Ab‧‧‧第2活性區域
2‧‧‧元件分離區域
2a‧‧‧襯裡氮化膜
2b‧‧‧矽氧化膜
3‧‧‧墊片氧化膜
4‧‧‧硬遮罩
5‧‧‧字元線用之溝
6‧‧‧閘極絕緣膜
7‧‧‧阻障膜
8‧‧‧金屬膜
10a、10b、10c、10d‧‧‧字元線
10e‧‧‧假字元線
11‧‧‧帽絕緣膜
12‧‧‧N型雜質擴散層
13‧‧‧多晶矽膜
14‧‧‧鎢膜
15‧‧‧矽氮化膜
16‧‧‧位元線
17‧‧‧位元線接觸區域
18‧‧‧矽氮化膜
19‧‧‧襯裡膜
20‧‧‧SOD膜
21b‧‧‧帽矽氧化膜
22‧‧‧遮罩多晶矽膜
23‧‧‧容量接觸孔
24‧‧‧氮化膜側壁
25‧‧‧多晶矽插塞
26、26a~26c‧‧‧N型雜質擴散層
27a~27c‧‧‧容量接觸區域
28‧‧‧矽氮化膜
29‧‧‧擴散層分離溝
30‧‧‧擴散層分離絕緣膜
31‧‧‧阻障膜
32‧‧‧金屬膜
33‧‧‧容量接觸墊片
34‧‧‧擋止膜
35‧‧‧下部電極
36‧‧‧容量絕緣膜
37‧‧‧上部電極
100‧‧‧半導體裝置
圖1(a)，係為成為本發明之其中一種實施形態例之半導體裝置100的模式性平面圖，圖1(b)係為圖1 (a)之Y1-Y1’剖面圖，圖1(c)係為圖1(a)之X1-X1’剖面圖，圖1(d)係為圖1(a)之X2-X2’剖面圖。
圖2~圖15，係為對於本實施形態例之半導體裝置100的一連串之製造工程剖面圖作展示者，在各圖中，(a)係為模式性平面圖，(b)係為(a)之Y1-Y1’剖面圖，(c)係為(a)之X1-X1’剖面圖，(d)係為(a)之X2-X2’剖面圖。
圖16(a)，係為成為先前技術例之半導體裝置500的模式性平面圖，圖16(b)係為圖16(a)之Y1-Y1’剖面圖，圖16(c)係為圖16(a)之X1-X1’剖面圖，圖16(d)係為圖16(a)之X2-X2’剖面圖。
以下，參考圖面，針對本發明之理想實施形態例作說明，但是，本發明係並非為被限定於此些之實施形態例者，而亦包含有當業者因應於需要而能夠在本發明之範圍內適宜作變更之構成。
(實施形態例1)
由本實施形態例所致之半導體裝置100，係為DRAM，圖1(a)係為模式性平面圖，圖1(b)係為圖1(a)之Y1-Y1’剖面圖，圖1(c)係為圖1(a)之X1-X1’剖面圖，圖1(d)係為圖1(a)之X2-X2’剖面圖。圖2~圖15，係為對於本實施形態例之半導體裝置100的 一連串之製造工程剖面圖作展示者，在各圖中，(a)係為模式性平面圖，(b)係為(a)之Y1-Y1’剖面圖，(c)係為(a)之X1-X1’剖面圖，(d)係為(a)之X2-X2’剖面圖。
首先，參考圖1，針對本實施形態例之半導體裝置100作說明。
半導體裝置100，係為構成DRAM之記憶體胞者。在半導體基板1上，在X’方向(第1方向)上連續地延伸存在之元件分離區域2、和同樣在X’方向上連續地延伸存在之活性區域1A，係在Y方向(第2方向上)交互地以等間隔、等節距而被作複數之配置。元件分離區域2，係藉由埋設於溝中之元件分離絕緣膜而構成。橫跨複數之元件分離區域2以及複數之活性區域1A，而被配置有在Y方向上而連續地延伸存在之第1埋入字元線(以下，稱作第1字元線)10a、第2埋入字元線(以下，稱作第2字元線)10b、第3埋入字元線(以下，稱作第3字元線)10c、以及第4埋入字元線(以下，稱作第4字元線)10d。又，係以被第2字元線10b以及第3字元線10c所包夾的方式，而被配置有擴散層分離溝29。在擴散層分離溝29中，係被埋入有矽氮化膜等之擴散層分離絕緣膜30，並為具備有將連續之帶狀的活性區域1A分割成複數之相互獨立的活性區域之功能者。具體而言，位置於擴散層分離溝29之左側處的活性區域1A，係成為第1活性區域1Aa，位置於右側之活性區域1A，係成為第2活性區 域1Ab。又，延伸存在於X方向(第3方向上)地，而被設置有第1~第3位元線(BL)16a~16c。
第1活性區域1Aa，係包含有鄰接於擴散層分離溝29之左側地而被作配置之第2容量接觸區域27b、和鄰接於第2容量接觸區域27b地被作配置之第2字元線10b、和鄰接於第2字元線10b地而被作配置之與第3BL16c間之接觸區域17c(第3BL接觸區域)、和鄰接於第3BL接觸區域17c地而被作配置之第1字元線10a、和鄰接於第1字元線10a地而被作配置之第1容量接觸區域27a，而構成之。藉由第1容量接觸區域27a和第1字元線10a和第3BL接觸區域17c，而構成第1胞電晶體Tr1，藉由第3BL接觸區域17c和第2字元線10b和第2容量接觸區域27b，而構成第2胞電晶體Tr2。
第2活性區域1Ab，係包含有鄰接於擴散層分離溝29之右側地而被作配置之第3容量接觸區域27c、和鄰接於第3容量接觸區域27c地被作配置之第3字元線10c、和鄰接於第3字元線10c地而被作配置之與第2BL16b間之接觸區域17b(第2BL接觸區域)、和鄰接於第2BL接觸區域17b地而被作配置之第4字元線10d、和鄰接於第4字元線10d地而被作配置之第4容量接觸區域(未圖示)，而構成之。藉由第3容量接觸區域27c和第3字元線10c和第2BL接觸區域17b，而構成第3胞電晶體Tr3，藉由第2BL接觸區域17b和第4字元線10d和未圖示之第4容量接觸區域，而構成第4胞電晶體Tr4。
本實施形態例之記憶體胞，係為將上述之第1活性區域1Aa以及第2活性區域1Ab之構成隔著擴散層分離溝29而在X方向(第3方向)上作複數之配置所構成者。
在各個溝的底部處，隔著將被設置於半導體基板1上之兼作為電晶體之閘極電極的字元線用之溝的內面作覆蓋之閘極絕緣膜6，而被設置有包含阻障膜7、鎢膜等的金屬膜8之第1字元線10a、第2字元線10b、第3字元線10c以及第4字元線10d。又，係設置有將各個字元線作覆蓋並且埋設於各個溝中之帽絕緣膜11。位置在第1字元線10a之左側處的半導體柱，係成為第1容量接觸區域27a，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26a。位置在第1字元線10a和第2字元線10b之間的半導體柱，係成為第3BL接觸區域17c，於其之上面係被設置有成為源極/汲極之另外一者的雜質擴散層12c。又，位置在第2字元線10b之右側處的半導體柱，係成為第2容量接觸區域27b，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26b。進而，位置在第3字元線10c之左側處的半導體柱，係成為第3容量接觸區域27c，於其之上面係被設置有成為源極/汲極之其中一者的雜質擴散層26c。又，位置在第3字元線10c之右的半導體柱，係成為第2BL接觸區域17b，於其之上面係被設置有成為源極/汲極之另外一者的雜質擴散層12b。
在第1活性區域1Aa處，係藉由雜質擴散層26a和閘 極絕緣膜6和第1字元線10a以及雜質擴散層12c，而構成第1電晶體Tr1。又，係藉由雜質擴散層12c和閘極絕緣膜6和第2字元線10b以及雜質擴散層26b，而構成第2電晶體Tr2。以將字元線10a以及10b之上面作覆蓋的方式，而被設置有帽絕緣膜11。在帽絕緣膜11上，係於第3BL接觸區域17c處而被設置有與雜質擴散層12c作連接之第3BL16c。在第2活性區域1Ab處，係藉由雜質擴散層26c和閘極絕緣膜6和第3字元線10c以及雜質擴散層12b，而構成第3電晶體Tr3。又，係藉由雜質擴散層12b和閘極絕緣膜6和第4字元線10d以及未圖示之雜質擴散層，而構成第4電晶體Tr4。以將字元線10c以及10d之上面作覆蓋的方式，而被設置有帽絕緣膜11。在帽絕緣膜11上，係於第2BL接觸區域17b處而被設置有與雜質擴散層12b作連接之第2BL16b。
各位元線，係被設置有包含被與雜質擴散層作連接之位元接觸插塞的多晶矽層13和被形成於其上之位元金屬層14以及更進而被形成於其上之覆蓋絕緣膜15。在各位元線之側壁處，係以將側壁18和位元線作覆蓋的方式，而於全面上被設置有襯裡絕緣膜19。在襯裡絕緣膜19上，係被設置有將被形成在相鄰接之BL間的凹部空間作埋設之埋設絕緣膜20。貫通埋設絕緣膜20、襯裡膜19，而設置容量接觸部25。此容量接觸部25，係在第1、第2以及第3容量接觸區域27a、27b、27c處，而分別連接有第1、第2以及第3容量接觸插塞25a、25b、25c。在第 1、第2以及第3容量接觸插塞25a、25b、25c之上部處，係分別連接有容量接觸墊片33。以覆蓋容量接觸墊片33的方式，而設置擋止膜34。在容量接觸墊片33上，係被設置有下部電極35。設置從下部電極35之內壁起而將外壁表面連續作覆蓋的容量絕緣膜36，並在容量絕緣膜36上設置上部電極37，而構成電容器。上部電極37，係可設為複數之膜的層積，並亦可包含有在容量絕緣膜36上而正形(conformal)地形成之氮化鈦等之第1上部電極、和將空隙作填埋之摻雜多晶矽等之填充層(第2上部電極)、乃至於成為與上層配線間之連接部的由鎢等之金屬所成之平板電極(第3上部電極)等。
在上述半導體裝置100中，係成為當將第2容量接觸插塞25b和第3容量接觸插塞25c作分離時而形成擴散層分離溝29，並將該溝中藉由擴散層分離絕緣膜30來作埋入，而將第1活性區域1Aa和第2活性區域1Ab作元件分離之構造。具體而言，係將第2容量接觸插塞25b和第3容量接觸插塞25c藉由回蝕而作分離。之後，使用乾蝕刻法來對於露出了的半導體裝置1進行蝕刻，並形成擴散層分離溝29。進而，將擴散層分離絕緣膜30埋入至溝內部，而進行元件分離。在先前技術中，此元件分離，係成為藉由與在形成埋入字元線10時所同時形成之埋入假字元線10e來進行之構造。在此構造中，係有必要先構成埋入字元線，並於其上開口容量接觸部23，而進行第2容量接觸插塞25b和第3容量接觸插塞25c之分離。因此， 起因於埋入假字元線之尺寸的參差或者是重疊時之偏移，會發生第2容量接觸區域27b和第2容量接觸插塞25b以及第3容量接觸區域27c和第3容量接觸插塞25c之接觸面積降低的情形。在本發明中，由於係在進行了第2容量接觸區域27b和第2容量接觸插塞25b之連接以及第3容量接觸區域27c和第3容量接觸插塞25c之連接之後，再藉由自我對準而形成擴散層分離溝29，因此係並不會發生起因於埋入假字元線之尺寸參差或重疊之偏差所導致的接觸面積之降低。
以下，使用圖2~圖15，針對在圖1中所示之半導體裝置100之製造方法作說明。
首先，如圖2中所示一般，在半導體基板1之上，藉由周知之STI法，來形成藉由延伸存在於第1方向(X’方向)上之含有矽氧化膜之絕緣膜而被作了埋設的元件分離區域2。藉由此，而形成被元件分離區域2所包圍之由半導體基板1所成的活性區域1A。另外，於此，元件分離區域2，雖係展示有襯裡氮化膜2a和矽氧化膜2b之層積構造，但是係並不被限定於此。
接著，在半導體基板1全面上，形成由矽氧化膜所成之墊片氧化膜3，並通過此墊片氧化膜3而藉由公知之方法來形成未圖示之N井區域以及P井區域。
接著，在半導體基板1上堆積矽氧化膜等，並藉由光阻劑(未圖示)來圖案化延伸存在於Y方向上並用以形成既定之寬幅之複數之溝5的硬遮罩4。所形成之溝5的間 隔，係成為交互地反覆設為第1節距P1以及較P1而更長之第2節距P2。通常，第2節距P2係設為第1節距P1之約2倍，但是係並不被限定於此。
接著，如圖3中所示一般，藉由乾蝕刻來對於半導體基板1進行蝕刻，並形成溝5。溝5(5a和5b或5c和5d)，係與先前技術相同地而為字元線用溝，在2對的溝間(5b和5c之間)，係形成有先前技術之假字元線用溝，但是，在本發明中，係並未形成假字元線用溝。此時，藉由將元件分離區域2之矽氧化膜蝕刻至較半導體基板1之矽而更深，係能夠設為鞍型鰭構造(參考先前技術之假字元線10e)。係並非一定需要設為鞍型鰭，亦可將在活性區域1A和元件分離區域2處的溝深度設為略相等。藉由此，活性區域1A，係被分成被包夾於一對之溝5a和5b(或者是5d和5e)中之第1部分、和被包夾於溝5b和5c中之第2部分。第1部分，係成為被連接有位元線之區域，第2部分，係成為在擴散層分離溝29被形成之後而被連接有容量接觸插塞之區域。
之後，在半導體基板1之活性區域1A上，使用熱氧化以及氮化製程等來形成閘極絕緣膜6。藉由熱氧化，元件分離區域2之襯裡氮化膜亦係被作部分的氧化，藉由接續之氮化製程，矽氧化膜係被轉換為矽氮氧化膜。藉由此，閘極絕緣膜6係亦在元件分離區域2之絕緣膜、硬遮罩4上連續地形成。
進而，如圖4中所示一般，將氮化鈦等之阻障膜7、 鎢等之金屬膜8等，例如藉由CVD法來作堆積，並進行回蝕，藉由此，而在溝5a、5b、5c、5d內形成字元線10a、10b、10c、10d。
接著，如圖5中所示一般，以將殘存之金屬膜8上以及溝5a~5d之內壁作覆蓋的方式，來例如以CVD法而藉由矽氮化膜等而形成未圖示之襯裡膜。在襯裡膜上，堆積矽氧化膜。之後，進行CMP而將表面平坦化，直到襯裡膜露出為止。進而，將露出之襯裡膜除去，並將硬遮罩4以及矽氧化膜一直回蝕至既定之高度為止。藉由此，而形成被帽絕緣膜11所埋入之埋入字元線。帽絕緣膜11，當殘存之硬遮罩4為薄的情況時，係亦能夠以覆蓋硬遮罩4的方式來形成，而在與將藉由後續工程所形成之位元線和容量接觸插塞作連接的擴散層之間確保充分之距離。
接著，如圖6中所示一般，使用光微影技術以及乾蝕刻技術而將硬遮罩4之一部分除去，並形成與各位元線接觸區域、在圖7B中係為第3BL接觸區域17c以及第2BL接觸區域17b之上面作連接的位元接觸部。位元接觸部，係作為延伸存在於與字元線10相同之方向(Y方向)上的線狀之開口圖案而被形成。在位元接觸部之圖案和活性區域所相交叉之部分處，半導體基板1之表面(第1部分)係露出。在形成了位元接觸部之後，將N型雜質(砷等)作離子植入，而在矽表面近旁處形成N型雜質擴散層12。所形成之N型雜質擴散層12，係作為電晶體之源極、汲極區域而起作用。之後，例如藉由CVD法，來形 成多晶矽膜13、鎢膜14、矽氮化膜15等之層積膜。之後，使用光微影技術以及乾蝕刻技術，而圖案化出延伸存在於與字元線10相交叉之方向(X方向)上的線形狀，而形成位元線16。在露出於位元接觸部內之矽表面部分處，連接位元線下層之多晶矽膜13和N型雜質擴散層12。在圖6(c)所示之部分處，第2BL16b和N型雜質擴散層12b係被作連接，第3BL16c和N型雜質擴散層12c係被作連接。
接著，如圖7中所示一般，在形成將各位元線16之側面作覆蓋的矽氮化膜18之後，藉由蝕刻來將矽氧化膜之硬遮罩4、墊片氧化膜3以及帽絕緣膜11之一部分除去，並以使帽絕緣膜11之表面成為與半導體基板1之矽表面概略同程度之高度的方式，來進行回蝕。
接著，如圖8中所示一般，例如使用CVD法來以矽氮化膜等而形成將其之上面作覆蓋之襯裡膜19。在以將位元線間之空間部作填充的方式而堆積了身為塗布膜之SOD膜20之後，在高溫之水蒸氣(H2O)氛圍中而進行退火處理，來改質為固體之膜。在直到使襯裡膜19之上面露出為止地而進行CMP並作了平坦化之後，作為帽矽氧化膜21，而形成例如藉由CVD法所形成的矽氧化膜，並將SOD膜20之表面作覆蓋。進而，在帽矽氧化膜21之上形成遮罩多晶矽膜22。
接著，如圖9中所示一般，使用光微影技術以及乾蝕刻技術來形成容量接觸孔23。具體而言，係使用光微影 技術來圖案化為線狀，而將帽矽氧化膜21、遮罩多晶矽膜22作為容量接觸部硬遮罩。容量接觸部硬遮罩，係作為延伸存在於與字元線相同之方向(Y方向)上並將活性區域之第2部分上開口的線狀之開口圖案而被形成。
使用乾蝕刻技術，而貫通SOD膜20、襯裡膜19地形成容量接觸孔23。在容量接觸孔23和活性區域1A所相交叉之部分處，半導體基板1(第2部分)係露出。接著，例如使用CVD法來形成矽氮化膜，並進行回蝕，而形成氮化膜側壁24。
接著，如圖10中所示一般，在容量接觸孔23之內部，例如使用CVD法而埋入將N型雜質(磷等)作了摻雜的多晶矽。接下來，對於多晶矽進行回蝕，並使多晶矽殘留為不會使容量接觸孔23之內部完全地被填埋之高度，而形成多晶矽插塞25。此時，遮罩多晶矽膜22亦係被除去。藉由被摻雜於多晶矽插塞25中之N型雜質，在第2部分表面近旁處，係被形成有N型雜質擴散層26。所形成之N型雜質擴散層26，係作為電晶體之源極、汲極區域而起作用。
接著，如圖11中所示一般，以將容量接觸孔內之殘餘的多晶矽插塞25作覆蓋的方式，而形成矽氮化膜28。
接著，如圖12中所示一般，對於矽氮化膜28進行回蝕，而形成氮化膜側壁28S。之後，將此氮化膜側壁28S作為遮罩，而對於多晶矽插塞25進行乾蝕刻。具體而言，係能夠將被與N型雜質擴散層26作了連接的第2容 量接觸插塞25b和第3容量接觸插塞25c在X方向上作分離。另外，在此狀態下，各多晶矽插塞25，在氮化膜側壁28S下係於位元線16上而在Y方向上相連接。在第2容量接觸插塞25b和第3容量接觸插塞25c之間，半導體基板1係露出。
於此，在本實施形態例中，係如圖12中所示一般，對於露出了的半導體基板1更進而使用乾蝕刻法來進行蝕刻，而形成擴散層分離溝29。擴散層分離溝29，係以成為與字元線10之深度同等以上的方式而形成，但是，係只要在直到與元件分離區域2同等之深度為止的範圍內而適宜作調整即可。藉由此，多晶矽插塞25係自我整合性地被分離為容量接觸插塞25a、25b、25c，N型雜質擴散層26係自我整合性地被分離為雜質擴散層26a、26b、26c。
接著，如圖13中所示一般，藉由矽氮化膜等來將擴散層分離溝29作埋入，並以覆蓋側壁矽氮化膜28S、容量接觸插塞25a、25b、25c的方式，來形成擴散層分離絕緣膜30。
接著，如圖14中所示一般，將擴散層分離絕緣膜30、側壁矽氮化膜28S藉由CMP來進行研磨而將其平坦化，直到位元線16上之帽絕緣膜15的上面露出為止。藉由此，多晶矽插塞25係藉由位元線16而在Y方向上被作分離。之後，對於多晶矽插塞25進行回蝕，而藉由殘留於容量接觸孔23內之下部處的多晶矽來完成容量接觸插 塞25a、25b、25c。
接著，如圖15中所示一般，在容量接觸孔內之並未被埋入有容量接觸插塞25的部份處，使用CVD法來將氮化鈦等之阻障膜31、鎢等之金屬膜32等的配線材料層作埋入。接著，使用光微影技術以及乾蝕刻技術來形成容量接觸墊片33。亦可在容量接觸插塞25之上面處形成鈷矽化物等之矽化物膜，而降低其與容量接觸墊片33之間的接觸阻抗。
之後，如圖1中所示一般，以將容量接觸墊片33上作覆蓋的方式，而使用矽氮化膜來形成擋止膜34。在容量接觸墊片33上，藉由氮化鈦等而形成電容器元件之下部電極35。之後，在以覆蓋下部電極35之表面的方式來形成了容量絕緣膜36之後，藉由氮化鈦等而形成電容器元件之上部電極37。之後，雖並未圖示，但是係藉由反覆進行配線形成工程來形成多層配線，而形成半導體裝置100。
在上述半導體裝置之製造方法的實施形態例中，係成為當將第2容量接觸插塞25b和第3容量接觸插塞25c作分離時而形成擴散層分離溝29，並將該溝中藉由擴散層分離絕緣膜30來作埋入，而將第1活性區域1Aa和第2活性區域1Ab作元件分離之構造。具體而言，係將第2容量接觸插塞25b和第3容量接觸插塞25c藉由回蝕而作分離。之後，使用乾蝕刻法來對於露出了的半導體基板1進行蝕刻，並形成擴散層分離溝29。進而，將擴散層分離絕緣膜30埋入至溝內部，而進行元件分離。在先前技術 中，此元件分離，係成為藉由與在形成埋入字元線WL10時所同時形成之埋入假字元線來進行之構造。在此構造中，係先構成埋入假字元線，並於其上開口容量接觸孔23，而進行第2容量接觸插塞25b和第3容量接觸插塞25c之分離。因此，起因於埋入假字元線之尺寸的參差或者是接觸插塞分離時之遮罩(側壁28S)之重疊的偏移，會有發生第2容量接觸區域27b和第2容量接觸插塞25b以及第3容量接觸區域27c和第3容量接觸插塞25c的接觸面積之降低的可能性。在本發明中，由於係形成將相鄰接之字元線對間的活性區域之第2部分作開口的接觸孔23，並形成成為容量接觸插塞之多晶矽插塞25以及N型擴散層26，且與多晶矽插塞25之分割同時地而藉由自我對準來形成將擴散層26作分離之擴散層分離溝29，因此，係並不會發生如同先前技術一般之起因於埋入假字元線之尺寸的參差或者是與遮罩間之重疊的偏移所導致的擴散層26b(第2容量接觸區域27b)和第2容量接觸插塞25b以及擴散層26c(第3容量接觸區域27c)和第3容量接觸插塞25c的接觸面積之降低的情形。
另外，在本實施形態例中，多晶矽插塞25之回蝕(圖14)以及其後之接觸墊片33之形成(圖15)，係並非為絕對必要。在本發明中，被形成在1個的接觸孔23內之接觸插塞，亦即是隔著擴散層分離絕緣膜30而在X方向上相對峙之2個的容量接觸插塞(在圖中，係為25b和25c)，由於係能夠利用容量接觸部硬遮罩之傾斜面， 而將上面之中心間距離形成為較下面之中心間距離而更廣，因此，就算是在容量接觸插塞上而形成電容器之下部電極，亦能夠充分地確保電容器間之間隔。
1‧‧‧半導體基板
2‧‧‧元件分離區域
2a‧‧‧襯裡氮化膜
2b‧‧‧矽氧化膜
6‧‧‧閘極絕緣膜
7‧‧‧阻障膜
8‧‧‧金屬膜
10a、10b、10c、10d‧‧‧字元線
12b、12c‧‧‧雜質擴散層
16a~16c‧‧‧第1~第3位元線(BL)
17b‧‧‧第2BL接觸區域
17c‧‧‧第3BL接觸區域
21‧‧‧帽矽氧化膜
24‧‧‧氮化膜側壁
25a、25b、25c‧‧‧容量接觸插塞
26a~26c‧‧‧N型雜質擴散層
28S‧‧‧氮化膜側壁
29‧‧‧擴散層分離溝
30‧‧‧擴散層分離絕緣膜

Claims (15)

  1. 一種半導體裝置，其特徵為，係具備有：延伸存在於半導體基板上之第1方向上的複數之元件分離區域；和被包夾於前述元件分離區域間，並延伸存在於前述第1方向上之活性區域；和延伸存在於與前述第1方向相交叉之第2方向上並以既定之間隔而被作配置之2根1對的複數之埋入字元線對；和延伸存在於與前述第1以及第2方向相異之第3方向上，並被與前述埋入字元線對間之活性區域的第1擴散層作連接之位元線；和對於前述位元線之被作連接的前述第1擴散層而經由前述埋入字元線對之各者來與在前述第1方向上相對向之活性區域的第2擴散層作連接之接觸部；和被埋入至前述埋入字元線對之間的活性區域中，並且將該埋入區域之兩側的前述接觸部間以及前述接觸部之被作了連接的前述活性區域之第2擴散層間作絕緣分離的一體之擴散層分離絕緣膜。
  2. 如申請專利範圍第1項所記載之半導體裝置，其中，前述擴散層分離絕緣膜，係沿前述第2方向分別被配置在各位元線間。
  3. 如申請專利範圍第1項所記載之半導體裝置，其中，前述擴散層分離絕緣膜之底部，係被設定為從前述埋 入字元線之底部起直到前述元件分離區域之底部為止之間的深度。
  4. 如申請專利範圍第1項所記載之半導體裝置，其中，前述接觸插塞，係沿著前述第3方向，而在前述位元線間交互地隔著前述擴散層分離絕緣膜和與前述擴散層分離絕緣膜相異之絕緣膜地來作複數配置。
  5. 如申請專利範圍第1項所記載之半導體裝置，其中，前述擴散層分離絕緣膜係包含矽氮化膜。
  6. 如申請專利範圍第1~5項中之任一項所記載之半導體裝置，其中，隔著前述擴散層分離絕緣膜而在前述第3方向上相互對峙之2個的前述接觸部，其之上面的中心間距離係較下面的中心間距離而更廣。
  7. 如申請專利範圍第6項所記載之半導體裝置，其中，在前述接觸部之上面，係具備有容量接觸墊片，進而，係具備有電容器，該電容器，係具備與前述容量接觸墊片相連接之下部電極、和隔著容量絕緣膜而與前述下部電極相對向之上部電極。
  8. 一種半導體裝置之製造方法，其特徵為，具備有：在半導體基板上，形成延伸存在於第1方向上之複數元件分離區域，並規劃出在前述元件分離區域間而延伸存在於前述1方向上之活性區域之工程；和形成延伸存在於與前述第1方向相交叉之第2方向上，並且以第1節距和較前述第1節距更長之第2節距來 交互地形成較前述元件分離區域而更淺的複數之第1溝之工程；和在前述複數之第1溝內隔著閘極絕緣膜而埋設第1導電材料之工程；和將前述第1導電材料一直回蝕至較前述半導體基板表面而更低的位置處，而形成2根一對的字元線之工程；和形成將前述字元線上之前述第1溝作埋入之絕緣膜之工程；和在前述絕緣膜上，形成被與以第1節距所形成之溝間的活性區域相連接，並延伸存在於與前述第1以及第2方向相異之第3方向上，且具有上部絕緣膜之位元線之工程；和形成在前述2根一對的字元線上而延伸存在於前述第2方向上之遮罩圖案，來使以前述第2節距所形成的溝間之活性區域露出，而開口被規定於前述位元線間和前述遮罩圖案間之接觸孔之工程；和以將前述接觸孔作填埋而直到較前述遮罩圖案之上部更低之位置為止的方式來埋設第2導電材料之工程；和在前述遮罩圖案之側壁處形成側壁，並形成使前述第2導電材料之上面露出的開口部之工程；和將前述側壁作為遮罩而對於前述第2導電材料進行蝕刻，而將前述第2導電材料在前述第2方向上作2分割，並且對於前述半導體基板進行蝕刻而形成擴散層分離溝之工程；和 將前述擴散層分離溝作填埋並於全面上形成擴散層分離絕緣膜之工程；和在以使前述遮罩圖案以及前述第2導電材料露出的方式而對於前述擴散層分離絕緣膜進行回蝕之後，對於前述第2導電材料進行回蝕直到成為前述位元線之上部絕緣膜高度以下為止，而在前述接觸孔內形成藉由前述擴散層分離絕緣膜而作了絕緣分離的由前述第2導電材料所成之接觸插塞之工程。
  9. 如申請專利範圍第8項所記載之半導體裝置之製造方法，其中，前述擴散層分離溝，係以在從前述第1溝之底面起直到前述元件分離區域之底面為止之間而具有底面的方式，而形成之。
  10. 如申請專利範圍第8項所記載之半導體裝置之製造方法，其中，前述擴散層分離絕緣膜係包含矽氮化膜。
  11. 如申請專利範圍第8項所記載之半導體裝置之製造方法，其中，前述遮罩圖案，係使前述接觸孔被形成為在前述第3方向上而從底部起朝向上部作擴廣之傾斜形狀。
  12. 如申請專利範圍第8項所記載之半導體裝置之製造方法，其中，前述第3方向，係為與前述第2方向相正交之方向。
  13. 如申請專利範圍第8~12項中之任一項所記載之半導體裝置之製造方法，其中，在前述形成接觸插塞之工程中，係將前述擴散層分離絕緣膜、前述遮罩圖案以及前 述第2導電材料一直回蝕至前述位元線之上部絕緣膜高度為止。
  14. 如申請專利範圍第13項所記載之半導體裝置之製造方法，其中，係更進而具備有：對於藉由前述擴散層分離絕緣膜而被作了分離的接觸插塞上面更進而作回蝕而使其成為較前述位元線上之絕緣膜以及前述遮罩圖案上面而更低之工程；和於全面上成膜第3導電材料，並將該第3導電材料在前述位元線上而於第2方向上作分割，以形成在前述遮罩圖案上或者是前述擴散層分離絕緣膜上而作一部分延伸存在之接觸墊片之工程。
  15. 如申請專利範圍第14項所記載之半導體裝置之製造方法，其中，係更進而具備有：形成具備被與前述接觸墊片作連接之下部電極和相對於前述下部電極而隔著容量絕緣膜相對向之上部電極的電容器之工程。
TW103104098A 2013-02-08 2014-02-07 半導體裝置及其製造方法 TW201445704A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013023195 2013-02-08

Publications (1)

Publication Number Publication Date
TW201445704A true TW201445704A (zh) 2014-12-01

Family

ID=51299768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104098A TW201445704A (zh) 2013-02-08 2014-02-07 半導體裝置及其製造方法

Country Status (2)

Country Link
TW (1) TW201445704A (zh)
WO (1) WO2014123176A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602264B (zh) * 2014-12-10 2017-10-11 華邦電子股份有限公司 動態隨機存取記憶體的主動區接觸窗及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010913B (zh) * 2017-12-29 2023-07-18 长鑫存储技术有限公司 半导体存储器结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891329B1 (ko) * 2007-01-26 2009-03-31 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2012134439A (ja) * 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法
JP2012174866A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602264B (zh) * 2014-12-10 2017-10-11 華邦電子股份有限公司 動態隨機存取記憶體的主動區接觸窗及其製造方法

Also Published As

Publication number Publication date
WO2014123176A1 (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
US9613967B1 (en) Memory device and method of fabricating the same
JP5729806B2 (ja) 半導体装置および半導体装置の製造方法
US20140021632A1 (en) Vertical type semiconductor device and method for manufacturing the same
JP2011129771A (ja) 半導体装置及びその製造方法
JPH07130871A (ja) 半導体記憶装置
JP5557442B2 (ja) 半導体装置
TW201448177A (zh) 半導體裝置及其製造方法
JP2002176154A (ja) 半導体装置及びその製造方法
TW201501240A (zh) 半導體裝置之製造方法
JP2012190910A (ja) 半導体装置及び半導体装置の製造方法
JP2011187652A (ja) 半導体装置及びその製造方法
JP2011129566A (ja) 半導体装置の製造方法
JP2011142256A (ja) 半導体装置及びその製造方法
JP2012074684A (ja) 半導体装置およびその製造方法
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
JP2014216327A (ja) 半導体装置及びその製造方法
JP2013254815A (ja) 半導体装置およびその製造方法
JP2011159739A (ja) 半導体装置および半導体装置の製造方法
TW201448213A (zh) 半導體裝置及其製造方法
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
JP2013168570A (ja) 半導体装置及びその製造方法
JP2016009801A (ja) 半導体装置の製造方法
TW201445704A (zh) 半導體裝置及其製造方法
JP2011129760A (ja) 半導体装置の製造方法及び半導体装置
JP2014056867A (ja) 半導体装置の製造方法