TW201442582A - 在陶瓷基材上製造多平面鍍金屬層的方法 - Google Patents

在陶瓷基材上製造多平面鍍金屬層的方法 Download PDF

Info

Publication number
TW201442582A
TW201442582A TW103103864A TW103103864A TW201442582A TW 201442582 A TW201442582 A TW 201442582A TW 103103864 A TW103103864 A TW 103103864A TW 103103864 A TW103103864 A TW 103103864A TW 201442582 A TW201442582 A TW 201442582A
Authority
TW
Taiwan
Prior art keywords
power region
high power
plated metal
metal layer
power area
Prior art date
Application number
TW103103864A
Other languages
English (en)
Other versions
TWI636716B (zh
Inventor
Sigurd Adler
Alfred Thimm
Roland Dilsch
Original Assignee
Ceramtec Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ceramtec Gmbh filed Critical Ceramtec Gmbh
Publication of TW201442582A publication Critical patent/TW201442582A/zh
Application granted granted Critical
Publication of TWI636716B publication Critical patent/TWI636716B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種在陶瓷基材上製造由銅構成的多平面鍍金屬層的方法,該陶瓷基材(4)由AlN或Al2O3構成,其中將高功率區域(1)和弱功率區域(2)做到該一陶瓷基材(4)上,較高功率區域(4)具較高載電能力的鍍金屬層,該弱功率區域(2)具較小載電能力的鍍金屬層,包含以下依序實施的方法步驟:(e)用一共同的底鍍金屬層印刷上去,當作該高功率區域(1)和該弱功率區域(2),該底鍍金屬層由一含玻璃的銅基礎銲膏構成,用網版印刷或棉棒印刷上去,其厚度為20~50微米;(f)用不含玻璃成分的銅加厚銲膏數次或次印刷在該高功率區域(1)印刷到底鍍金屬層上以將底鍍金屬層加厚,利用網版印刷或模版印刷一直印到銅總厚度300~500微米為止;(g)將具有該高功率區域(1)和弱功率區域(2)的鍍金屬的陶瓷基材(4)共同在850~950℃在氮氣中燒入;(h)將該高功率區域(1)用機械方式整平以造成一平坦表面,其粗糙度R2<5微米。此外關於一種鍍金屬的基材(4),由AlN或Al2O3構成,具有由銅構成的多平面鍍金屬,其具有高功率區域(1)和弱功率區域(2),該高功率區域(1)具有較大載電能力的鍍金屬層,該弱功率區域(1)具有較小載電能力的鍍金屬層,該基材係利用上述的方法製造,其中:在高功率區域(1)中的鍍金屬層的厚度為180~220微米,在弱功率區域(2)中的鍍金屬層的厚度為20~50微米,且該鍍金屬層的附著強度超過60N/平方毫米。(圖1)

Description

在陶瓷基材上製造多平面鍍金屬層的方法
本發明關於一種在陶瓷基材上製造由銅構成的多平面鍍金屬層的方法,該陶瓷基材(4)由AlN或Al2O3構成,其中將高功率區域(1)和弱功率區域(2)做到該一陶瓷基材(4)上,較高功率區域(4)具較高載電能力的鍍金屬層,該弱功率區域(2)具較小載電能力的鍍金屬層。
在功率電子的應用上,鍍金屬的陶瓷板,亦稱電路板(Platine),它需要一厚銅層(典型厚度200~300微米),以確保所需之載電能力,功率半導體軟銲到其上,在此厚度的銅構造上只能作較粗的導線路寬度和間隔。
為了控制功率半導體,需要一電子電路。在此使用的構件(微控制器、滙流排耦合器等)及其鍍金屬之載體基材的導線路(Leiterbahn,英:lead)比功率構件用的載體基材更細,而其頻平間隔(Pitchabstsnd)也較細。因此它們裝在分別之鍍金屬之載體基材上,該二種載體基材利用電線互相連接導電,這種接合部會老化且易固障,這點會導致整個功率模組故障。
在陶瓷基材上的導線路和面狀的鍍金屬層通稱「鍍金屬層」,其中導線路用於傳導電流,而面狀的鍍金屬層例如用於將功率半導體 和端子元件軟銲在其上,在陶瓷基材上的「多平面鍍金屬層」係指具不同厚度的鍍金屬層,鍍金屬的厚度指垂直於陶瓷基材表面方向之鍍金屬層的尺寸,此厚度也稱「高度」或「厚薄」。
一種迄今幾未用過的方法,係在一導線路的薄銅層上施加一 用光化學或網版印刷技術作構造化的電絕緣層,用在露空的區域再用電化學方式施銅層,在製造這種多階段基材時,迄今需要繁複之電鍍程序,並用電鍍感光漆及光顯影作數次構造化,最後將感光漆除去。
本發明的目的在將申請專利範圍非特徵部分的引文的方法 改善,俾能用簡單的手段將高功率區域用的鍍金屬層及弱功率區域用的金度屬層印刷到共同地(且部分地互相呈導電連接地)印刷到同一陶瓷基材(陶瓷板)上,其中具厚的導線路構造的高功率區域要有特別好的導熱性及能作良好的散熱。
依本發明,這種目的係利用申請專利範第1項的特徵達成,亦即作以下之方法步驟:(e)用一共同的底鍍金屬層印刷上去,當作該高功率區域和該弱功率區域,該底鍍金屬層由一含玻璃的銅基礎銲膏構成,用網版印刷或棉棒印刷上去,其厚度為20~50微米;(f)用不含玻璃成分的銅加厚銲膏數次或次印刷在該高功率區域印刷到底鍍金屬層上以將底鍍金屬層加厚,利用網版印刷或模版印刷一直印到銅總厚度300~500微米為止;(g)將具有該高功率區域和弱功率區域的鍍金屬的陶瓷基材共同在850 ~950℃在氮氣中燒入;(h)將該高功率區域用機械方式整平以造成一平坦表面,其粗糙度R2<5微米。
為了要更容易軟銲上去,在燒入後,該高功率區域及/或弱功率區域用無電流方式設一鍍金屬層,其由Ni或NiP+Pd+Au或Ni+Au構成。
為了準備作陶瓷基材以後的切分,該陶瓷基材在印刷之前或之後利用雷射刮刻加工,以準備以後將該陶瓷基材切分成個別的部分基材。
為了使高功率區域的鍍金屬有一平坦表面(粗糙度R2<5微米)且因此構件與鍍金屬層的接觸面儘量大,故鍍金屬層在整平時除去100~150微米厚度。此整平宜用研磨。
為了改善該玻璃式的銅基礎銲膏在陶瓷基材上的附著性,該含玻璃的銅基礎銲膏的玻璃成分在4~8%,且宜6%。
為了在將構件的接觸面與鍍金屬層銲合時的接觸面積儘量大,故宜在整平後,高功率區域的鍍金屬層厚度為180~220微米。
(1)‧‧‧高功率區域
(2)‧‧‧弱功率區域
(3)‧‧‧將斷裂位置
(4)‧‧‧鍍金屬的基材
圖1係一鍍金屬基材之示意圖。
本發明另一標的為一種鍍金屬的基材(4),由AlN或Al2O3構成,具有由銅構成的多平面鍍金屬,其具有高功率區域(1)和弱功率區域(2),該高功率區域(1)具有較大載電能力的鍍金屬層,該弱功率區域(1)具有較小載電能力的鍍金屬層,該基材係利用上述的方法製造,其中,在高功率區 域(1)中的鍍金屬層的厚度為180~220微米,在弱功率區域(2)中的鍍金屬層的厚度為20~50微米,且該鍍金屬層的附著強度超過60N/平方毫米。微米的場合為120微米。
本發明的方法係施數之銅銲膏鍍金屬層,利用該技術特點,可將高功率區域連同弱功率區域相鄰連接在它們係AlN或Al2O3構成之共同陶瓷載體或陶瓷基材。
為此首先將一含玻璃的銅基礎銲膏的高弱功率區域的共同基本鍍金屬層用網版印刷或類似技術如棉棒印刷,在一陶瓷基材上建構。由於要附著在陶瓷上,這種銅基礎銲膏的玻璃含量係必需者,基本鍍金屬層的厚度依本發明係在20~50微米。
然後將電路的高功率區域(見圖1左邊的四方形)也用網版印刷或模板印刷選擇性地數次或多數用一銅加厚銲膏連構或加厚,宜一直到總厚度300~500微米為止,這種銅加厚銲膏不含玻璃成分,因為它係施到或印到含玻璃的銅基礎銲膏上。用銲玻璃的銅基礎銲膏將銲料加厚並不適合。因為該銲料的熱傳導比銅差,如有必要,則電路的高功率區域上用銅加厚銲膏作數次印刷上去,一直到達所需厚度為止。
然後將具有高功率區域和弱功率區域的鍍金屬之陶瓷基材共同在850~950℃在氮氣中作燒入。然後將陶瓷基材或高功率區域作機械式整平,且如有必要也可作無電流鍍金屬鍍以如Ni,NiP+Pd+Au,Ag或Ni+Au。在陶瓷基材印刷之前或之後利用雷射刮刻(Laserritzen),可將多次使用分開,具有厚的導路構造的高功率區域有必要整平(仃如用研磨過程),以造成粗糙度R2<5微米的平坦表以供一些構件用,該構件一般係用 儘量薄的銲料層固定。如此,構件與鍍金屬層接觸的面積最大化。事實顯示,整平之較薄鍍金屬層比未整平之較厚鍍金屬層的導熱性更好。在整平時,可將100~150微米的厚度除去,而不會使導熱性變差。
具有高功率區域和弱功率區域的鍍金屬陶瓷基材也稱多平面基材,當然,這種多平面基材的下側可同樣地作構造化鍍金屬,俾將基材下側利用軟銲或粘接施到一冷卻體上。
實例
一個由AlN構成的電射刮刻之陶基基材(厚度0.63毫米),首先印刷上整個導電結構,呈鍍金屬層形式,用一種銅基礎銲膏印刷50微米高度,其玻璃成分6%,該鍍金屬層具有一高功率區域和一弱功率區域,將陶瓷基材用雷射刮刻,可確保以後可沿雷射燒蝕的將斷裂折斷而作切分。然後只將高功率區域或其鍍金屬層(這種區域以後要銲上功率構件)利用進一步多次網版或模板印刷過程印刷一種銅加厚銲膏(無玻璃成分)印成350微米之鍍金屬層厚度,然後將此鍍金屬之構件在910℃在N2中燒入8分鐘。
然後將此鍍金屬且燒入的陶瓷基材的高功率區域單獨鍍金屬(在此屬中鍍到310微米高),弱功率區域的鍍金屬層為40微米高,然後高功率區域或其銅利用機械方式用研磨過程整平,以在高功率區域中產生一個準確水平面,如此,在整平後,在高功率區域中的銅總厚度200微米。
附著性超過60N/平方毫米,高功率區域的側翼陡度在總厚度200微米銅的場合為120微米。
利用不同厚度的模板或印刷網版作匹配之印刷過程,可將高 功率區域的層厚依標的加厚,或可藉減少印刷過程或模板高度達成在其間的層厚度(如果所需之電流承載力較小的話)。
圖1顯示由氮化鋁或氧化鋁構成的一陶瓷基材(4)的外觀,它具有施覆上去的鍍金屬層,其包含一高功率區域(1)和一弱功率區域(2),圖示之鍍金屬層係數次同樣地施覆在陶瓷基材上的高功率區域(1)中,且可沿將斷裂位置(3)斷裂而切分。
陶瓷基材上,高功率區域(1)和弱功率區域(2)相鄰,高功率區域(1)的區域由於其用途,具高載電能力及高導熱性。高功率區域上固定一些構件,例如LED或「控制電品體」,它們在操作時很熱且/或具高切換功率,這些構件高電功率及釋出的熱須導離。
弱功率區域(2)係指一些鍍金屬層或導線路,它們發熱少。舉例而言,它們可為一電路的原來的導線路,往往稱為邏輯電路。
本發明一重要特點為:高功率區域(1)利用一導研磨過程整平,俾產生準確無波動的水平面,具有小的R2(宜為5微米),只有如此,功率構件的熱材能利用薄之銲料層(宜為10微米)充分導離。
(1)‧‧‧高功率區域
(2)‧‧‧弱功率區域
(3)‧‧‧將斷裂位置
(4)‧‧‧鍍金屬的基材

Claims (8)

  1. 一種在陶瓷基材上製造由銅構成的多平面鍍金屬層的方法,該陶瓷基材(4)由AlN或Al2O3構成,其中將高功率區域(1)和弱功率區域(2)做到該一陶瓷基材(4)上,較高功率區域(4)具較高載電能力的鍍金屬層,該弱功率區域(2)具較小載電能力的鍍金屬層,其特徵在以下依序實施的方法步驟:(e)用一共同的底鍍金屬層印刷上去,當作該高功率區域(1)和該弱功率區域(2),該底鍍金屬層由一含玻璃的銅基礎銲膏構成,用網版印刷或棉棒印刷上去,其厚度為20~50微米;(f)用不含玻璃成分的銅加厚銲膏數次或次印刷在該高功率區域(1)印刷到底鍍金屬層上以將底鍍金屬層加厚,利用網版印刷或模版印刷一直印到銅總厚度300~500微米為止;(g)將具有該高功率區域(1)和弱功率區域(2)的鍍金屬的陶瓷基材(4)共同在850~950℃在氮氣中燒入;(h)將該高功率區域(1)用機械方式整平以造成一平坦表面,其粗糙度R2<5微米。
  2. 如申請專利範圍第1項之方法,其中:在燒入後,該高功率區域(1)及/或弱功率區域(2)用無電流方式設一鍍金屬層,其由Ni或NiP+Pd+Au或Ni+Au構成。
  3. 如申請專利範圍第1或第2項之方法,其中:該陶瓷基材(4)在印刷之前或之後利用雷射刮刻(3)加工,以準備以後將該陶瓷基材(4)切分成個別的部分基材。
  4. 如申請專利範圍第1~3項任一項之方法,其中: 鍍金屬層在整平時除去100~150微米厚度。
  5. 如申請專利範圍第1~4項任一項之方法,其中:該含玻璃的銅基礎銲膏的玻璃成分在4~8%,且宜6%。
  6. 如申請專利範圍第1~5項任一項之方法,其中:在整平後,該高功率區域(1)的鍍金屬層的厚度為180~220微米。
  7. 一種鍍金屬的基材(4),由AlN或Al2O3構成,具有由銅構成的多平面鍍金屬,其具有高功率區域(1)和弱功率區域(2),該高功率區域(1)具有較大載電能力的鍍金屬層,該弱功率區域(1)具有較小載電能力的鍍金屬層,該基材係利用申請專利範圍第1~6項任一項的方法製造,其特徵在:在高功率區域(1)中的鍍金屬層的厚度為180~220微米,在弱功率區域(2)中的鍍金屬層的厚度為20~50微米,且該鍍金屬層的附著強度超過60N/平方毫米。
  8. 如申請專利範圍第7項之鍍金屬的基材,其中:該高功率區域(2)的鍍金屬層的側翼陡度在銅總厚度200微米的場合為120微米。
TW103103864A 2013-02-07 2014-02-06 在陶瓷基材上製造多平面鍍金屬層的方法 TWI636716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??102013202008.2 2013-02-07
DE102013202008 2013-02-07

Publications (2)

Publication Number Publication Date
TW201442582A true TW201442582A (zh) 2014-11-01
TWI636716B TWI636716B (zh) 2018-09-21

Family

ID=50280346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103864A TWI636716B (zh) 2013-02-07 2014-02-06 在陶瓷基材上製造多平面鍍金屬層的方法

Country Status (9)

Country Link
US (2) US20150366075A1 (zh)
EP (1) EP2954554B1 (zh)
JP (1) JP2016507902A (zh)
CN (1) CN105074913B (zh)
DE (1) DE102014202007A1 (zh)
ES (1) ES2630371T3 (zh)
PH (1) PH12015501631A1 (zh)
TW (1) TWI636716B (zh)
WO (1) WO2014122137A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735707B (zh) * 2018-04-18 2020-11-06 华为技术有限公司 一种陶瓷基板、陶瓷基板的制备方法及功率模块
DE102018127075B4 (de) * 2018-10-30 2021-12-30 Auto-Kabel Management Gmbh Hochstromschaltung
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3074143A (en) * 1960-02-01 1963-01-22 Baynard R Smith Method of making metalized ceramic bodies
US3504223A (en) * 1967-09-07 1970-03-31 Litton Precision Prod Inc High power wide band cross field amplifier with ceramic supported helix
US3809797A (en) * 1971-11-16 1974-05-07 Du Pont Seal ring compositions and electronic packages made therewith
JPS59167094A (ja) * 1983-03-12 1984-09-20 松下電工株式会社 回路基板の製法
JPH0682523B2 (ja) * 1986-05-28 1994-10-19 富士通株式会社 導電性ペ−スト
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
US5126206A (en) * 1990-03-20 1992-06-30 Diamonex, Incorporated Diamond-on-a-substrate for electronic applications
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
JPH0897553A (ja) * 1994-09-21 1996-04-12 Toyo Commun Equip Co Ltd 導電パターンの構造
JPH08298359A (ja) * 1995-04-26 1996-11-12 Kyocera Corp 銅厚膜回路基板
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JP3315649B2 (ja) 1998-08-11 2002-08-19 富士通株式会社 電子機器
JP2001353716A (ja) * 2000-06-13 2001-12-25 Murata Mfg Co Ltd セラミック集合基板へのブレーク溝形成方法
US7239219B2 (en) * 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
JP2004172182A (ja) * 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
CN101238598B (zh) * 2005-06-15 2012-07-11 京瓷株式会社 层叠型压电元件及使用其的喷射装置
JP2007180399A (ja) * 2005-12-28 2007-07-12 Dowa Holdings Co Ltd 金属−セラミックス回路基板およびその製造方法
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
WO2008081758A1 (ja) * 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
TWI396492B (zh) * 2007-09-25 2013-05-11 Ngk Spark Plug Co 配線基板之製造方法
JP2010050164A (ja) * 2008-08-19 2010-03-04 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
DE102009000491B4 (de) * 2009-01-29 2017-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Metallisierte, hermetische Durchkontaktierungen und Verfahren zu ihrer Herstellung
JP5637719B2 (ja) * 2010-03-31 2014-12-10 Dowaメタルテック株式会社 金属セラミックス接合回路基板の製造方法
JP5513366B2 (ja) * 2010-12-28 2014-06-04 三ツ星ベルト株式会社 パターン基板の製造方法
CN102850091B (zh) * 2011-06-28 2014-04-30 比亚迪股份有限公司 一种陶瓷表面选择性金属化方法和一种陶瓷

Also Published As

Publication number Publication date
US20150366075A1 (en) 2015-12-17
CN105074913B (zh) 2018-05-22
ES2630371T3 (es) 2017-08-21
US20170290169A1 (en) 2017-10-05
US10568214B2 (en) 2020-02-18
PH12015501631B1 (en) 2015-10-19
WO2014122137A1 (de) 2014-08-14
DE102014202007A1 (de) 2014-08-07
CN105074913A (zh) 2015-11-18
JP2016507902A (ja) 2016-03-10
PH12015501631A1 (en) 2015-10-19
EP2954554A1 (de) 2015-12-16
TWI636716B (zh) 2018-09-21
EP2954554B1 (de) 2017-04-12

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
CN105189109B (zh) 接合体、功率模块用基板及自带散热器的功率模块用基板
CN107004752B (zh) 发光装置用基板、发光装置以及照明装置
JP2007201346A (ja) セラミックス回路基板及びその製造方法
JP2010287869A (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JPWO2013137214A1 (ja) セラミック基板およびその製造方法
CN106537580B (zh) 陶瓷电路基板及其制造方法
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP5775060B2 (ja) セラミック基板及びその製造方法
JP2016051778A (ja) 金属−セラミックス接合基板
DE102014214784A1 (de) Schaltungsträger, elektronische Baugruppe, Verfahren zum Herstellen eines Schaltungsträgers
US9397279B2 (en) Electric conductive heat dissipation substrate
TW201442582A (zh) 在陶瓷基材上製造多平面鍍金屬層的方法
RU2558323C1 (ru) Способ металлизации подложки из алюмонитридной керамики
JP5069485B2 (ja) 金属ベース回路基板
US9941235B2 (en) Power module substrate with Ag underlayer and power module
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
TWI700019B (zh) 電路板及其製作方法
KR20090111071A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
CN203535979U (zh) 表面覆金微波电路用短路片
KR101116134B1 (ko) 엘이디 패키지용 기판 및 그의 제조 방법
JP2013098404A (ja) セラミック基板と、そのセラミック基板を用いた電子部品モジュール
JP6857504B2 (ja) 配線基板およびその製造方法
CN111834324A (zh) 适用于覆晶及共晶元件封装的抛光厚膜基板及其制造方法