TW201439801A - 電源電路容差設計最佳化系統及方法 - Google Patents

電源電路容差設計最佳化系統及方法 Download PDF

Info

Publication number
TW201439801A
TW201439801A TW102112287A TW102112287A TW201439801A TW 201439801 A TW201439801 A TW 201439801A TW 102112287 A TW102112287 A TW 102112287A TW 102112287 A TW102112287 A TW 102112287A TW 201439801 A TW201439801 A TW 201439801A
Authority
TW
Taiwan
Prior art keywords
components
component
types
type
error value
Prior art date
Application number
TW102112287A
Other languages
English (en)
Inventor
Chung-Lun Hsu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW102112287A priority Critical patent/TW201439801A/zh
Priority to US14/228,200 priority patent/US20140304675A1/en
Publication of TW201439801A publication Critical patent/TW201439801A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明提供一種電源電路容差設計最佳化系統及方法。該方法包括步驟：根據不同的電路設置對應的傳輸函數及需要計算之參數；獲取一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數；根據標準誤差值計算公式計算每一種類的元件內的全部型號的元件所對應的標準誤差值；比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者；將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，判斷這些元件是否符合規範；及輸出一判斷結果。

Description

電源電路容差設計最佳化系統及方法
本發明涉及一種電源電路容差設計最佳化系統及方法，尤其涉及一種可節約人力及時間的電源電路容差設計最佳化系統及方法。
電源電路容差設計最佳化是收集環境應力對個別電子元件所造成的影響，透過電路分析、使用統計的方式，直接預測環境應力對於電路的影響程度，進而判斷各種環境應力是否有可能令此電路造成失效。一個專案在執行電源電路容差設計最佳化時，使用的電子元件類型很多。同一類型的元件又由於供應商的不同也具有不同的參數及精細程度。因此在進行電源電路容差設計最佳化分析時，所需要查找的電子元件的數量將高達數百種，依照不同的供應商、規格皆有著不同的參數，在查找方面就需要花上許多的人力與時間。
在查找出所有參數之後，須由人工計算出所有元件的誤差最大值，並同一類型的元件中具有誤差最大值的元件的參數帶入統計軟體分析是否符合規範，若否，則需判斷同一類型的元件中哪些元件必須被移除，再重新確定該類型的新的元件，並將其對應的參數帶入統計軟體分析是否符合規範。這些重複性查找及計算需要花費大量的人力及時間。
有鑒於此，故需要提供一種一種可節約人力及時間的電源電路容差設計最佳化系統及方法。
一種電源電路容差設計最佳化系統，運行於一處理器上，該處理器與一輸入單元、一輸出單元及一存儲單元連接。該系統包括一設置模組，用於根據不同的電路設置對應的傳輸函數及需要計算之參數；一獲取模組，用於獲取一BOM表，從而獲取一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，該BOM表內包含不同電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，若干計算公式、傳遞函數及一用於判斷電路是否符合規範的參考標準；一計算模組，用於根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；一比較模組，用於比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；一規範確定模組，用於將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及一輸出模組，用於將規範確定模組產生的結果輸出至輸出單元。
一種電源電路容差設計最佳化的方法，運行於一處理器上，該方法包括步驟：根據不同的電路，設置對應的傳輸函數及需要計算之參數；獲取一BOM表，從而獲取一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數；根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及輸出一判斷結果。
本發明的電源電路容差設計最佳化系統及方法，利用可編程軟體完成資料查找、輸入及計算，有效節約了人力及時間，並提高了精確度。
10．．．電源電路容差設計最佳化系統
20．．．輸入單元
30．．．輸出單元
40．．．存儲單元
101．．．設置模組
102．．．獲取模組
103．．．計算模組
104．．．比較模組
105．．．規範確定模組
106．．．輸出模組
107．．．刪除模組
圖1為本發明電源電路容差設計最佳化系統的系統架構圖。
圖2為圖1所示的電源電路容差設計最佳化系統執行電源電路容差設計最佳化分析的方法流程圖。
請參閱圖1，是本發明電源電路容差設計最佳化系統的系統架構圖。該電源電路容差設計最佳化系統10為一可編程系統，運行於一處理器上。該處理器與一輸入單元20、一輸出單元30及一存儲單元40連接。
該輸入單元20可為按鍵、觸摸屏等，用於接收用戶輸入。輸出單元30可為顯示器，用於輸出電源電路容差設計最佳化系統10產生的結果。存儲單元40內存儲有一資料庫，包含一BOM表內BOM表內包含不同電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數。具體的，該元件指電阻、電容、或電感等電子器件。需注意的是，不同電阻值的兩個電阻或不同電容值的兩個電容屬於不同種類的元件。元件的型號指具有不同的精確度或不同廠家生產的同一種電子器件。
存儲單元40內存儲有若干計算公式、傳遞函數（transfer function）及參考標準等資料。具體的，該計算公式可為阻值*1σ（標準誤差值）計算公式及阻值*1σ誤差值計算公式。其中，該傳遞函數一般用於計算電路的輸出的電壓(Vout)、過電壓保護(OVP)與過電流保護(OCP)；對應不同的電路，該傳遞函數不同。該參考標準用於判斷一電路是否符合規範。參考標準可為具體電路中所設定的目標(Target)、上限值(USL)及下限值(LSL)、及是否符合規格的準則(Cpk,Ppk requirement)。
該系統10包括一設置模組101、一獲取模組102、一計算模組103、一比較模組104、一規範確定模組105、一輸出模組106及一刪除模組107。各模組的功能將結合圖2進行說明。
請參閱圖2所示，為圖1所示的電源電路容差設計最佳化系統10執行電源電路容差設計最佳化分析的方法流程圖。
步驟S201中，設置模組101根據不同的電路，設置對應的傳輸函數以計算該電路輸出的電壓(Vout)、過電壓保護(OVP)與過電流保護(OCP)值，及需要計算之參數。
步驟S202中，獲取模組102用於從資料庫中獲取所述BOM表，即，該電路內對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數。
步驟S203中，計算模組103根據標準誤差值計算公式計算BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值。
步驟S204中，比較模組104比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數。
步驟S205中，規範確定模組105將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範。若是，規範確定模組105產生一元件符合規範的結果，流程至步驟S206；若否，流程至步驟S207。具體的，規範確定模組105根據將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算Cpk,Ppk值，根據參考標準中的符合規格的準則(Cpk,Ppk requirement) 確定是否符合規格。
步驟S206中，輸出模組106將規範確定模組105產生的結果輸出至輸出單元30。
步驟S207中，規範確定模組105判斷同一種類的元件內是否有其他型號的元件供選擇，若有，流程至步驟S208，若無，規範確定模組105產生一沒有元件符合規範的結果，流程至步驟S206。
步驟S208中，刪除模組107根據阻值*1σ誤差值計算公式計算每一種類的元件內全部型號的元件的阻值*1σ誤差值，並計算每一種類的元件內全部型號的元件對應的最大值與第二大值的差值(Δ)，互相比較確定Δ值最大的元件類型，並刪除Δ值最大的元件類型中標準差值最大的元件，後流程轉至步驟S204。
該電源電路容差設計最佳化系統10，利用可編程軟體程式完成資料查找、輸入及計算，有效節約了人力及時間，並提高了精確度。
10．．．電源電路容差設計最佳化系統
20．．．輸入單元
30．．．輸出單元
40．．．存儲單元
101．．．設置模組
102．．．獲取模組
103．．．計算模組
104．．．比較模組
105．．．規範確定模組
106．．．輸出模組
107．．．刪除模組

Claims (10)

  1. 一種電源電路容差設計最佳化系統，運行於一處理器上，該處理器與一輸入單元、一輸出單元及一存儲單元連接，其改良在於，該系統包括：
    一設置模組，用於根據不同的電路設置對應的傳輸函數及需要計算之參數；
    一獲取模組，用於獲取一BOM表，從而獲取一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，該BOM表內包含不同電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數，若干計算公式、傳遞函數及一用於判斷電路是否符合規範的參考標準；
    一計算模組，用於根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；
    一比較模組，用於比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；
    一規範確定模組，用於將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及
    一輸出模組，用於將規範確定模組產生的結果輸出至輸出單元。
  2. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述規範確定模組在判斷這些元件符合規範時產生一元件符合規範的結果；在判斷這些元件不符合規範時，判斷同一種類的元件內是否有其他型號的元件供選擇，並在沒有其他型號的元件供選擇時產生一沒有元件符合規範的結果。
  3. 如申請專利範圍第2項所述之電源電路容差設計最佳化系統，其中，所述系統還包括一刪除模組，用於在其他型號的元件供選擇時，根據阻值*1σ誤差值計算公式計算每一種類的元件內全部型號的元件的阻值*1σ誤差值，並計算每一種類的元件內全部型號的元件對應的最大值與第二大值的差值Δ，互相比較確定Δ值最大的元件類型，並刪除Δ值最大的元件類型中標準差值最大的元件。
  4. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述系統為一可編程系統。
  5. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述計算公式為阻值*3σ標準誤差值計算公式及阻值*1σ誤差值計算公式。
  6. 如申請專利範圍第1項所述之電源電路容差設計最佳化系統，其中，所述規範確定模組根據將全部誤差值最大者的元件帶入傳輸函數進行計算Cpk, Ppk值，根據參考標準中的符合規格的準則確定是否符合規格。
  7. 一種電源電路容差設計最佳化的方法，運行於一處理器上，該方法包括步驟：
    根據不同的電路，設置對應的傳輸函數及需要計算之參數；
    獲取一BOM表，從而獲取該BOM表中一電路對應的若干種類的元件、及每一種類的元件所具有的全部型號及對應的參數；
    根據標準誤差值計算公式計算該BOM表中每一種類的元件內的全部型號的元件所對應的標準誤差值；
    比較每一種類的元件內的全部型號的元件所對應的標準誤差值，確定具有誤差值最大者，從而確定每一種類的元件內具有誤差值最大者的元件的型號及參數；
    將全部種類的具有誤差值最大者的型號的元件所對應參數帶入傳輸函數進行計算，並根據參考標準判斷這些元件是否符合規範；及
    輸出一判斷結果。
  8. 如申請專利範圍第7項所述之電源電路容差設計最佳化的方法，其中，該方法還包括步驟：在判斷這些元件符合規範時產生一元件符合規範的結果；在判斷這些元件不符合規範時，判斷同一種類的元件內是否有其他型號的元件供選擇，並在沒有其他型號的元件供選擇時產生一沒有元件符合規範的結果。
  9. 如申請專利範圍第8項所述之電源電路容差設計最佳化的方法，其中，該方法還包括步驟：在其他型號的元件供選擇時，根據阻值*1σ誤差值計算公式計算每一種類的元件內全部型號的元件的阻值*1σ誤差值，並計算每一種類的元件內全部型號的元件對應的最大值與第二大值的差值Δ，互相比較確定Δ值最大的元件類型，並刪除Δ值最大的元件類型中標準差值最大的元件。
  10. 如申請專利範圍第7項所述之電源電路容差設計最佳化的方法，其中，所述計算公式為阻值*3σ標準誤差值計算公式及阻值*1σ誤差值計算公式
TW102112287A 2013-04-08 2013-04-08 電源電路容差設計最佳化系統及方法 TW201439801A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102112287A TW201439801A (zh) 2013-04-08 2013-04-08 電源電路容差設計最佳化系統及方法
US14/228,200 US20140304675A1 (en) 2013-04-08 2014-03-27 Electronic element design system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102112287A TW201439801A (zh) 2013-04-08 2013-04-08 電源電路容差設計最佳化系統及方法

Publications (1)

Publication Number Publication Date
TW201439801A true TW201439801A (zh) 2014-10-16

Family

ID=51655416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112287A TW201439801A (zh) 2013-04-08 2013-04-08 電源電路容差設計最佳化系統及方法

Country Status (2)

Country Link
US (1) US20140304675A1 (zh)
TW (1) TW201439801A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108829995B (zh) * 2018-06-25 2022-06-14 上海华力集成电路制造有限公司 集成电路电感器件类型识别辅助层及电感器件类型识别方法
CN113987618B (zh) * 2021-10-29 2023-10-20 北京世冠金洋科技发展有限公司 模型线路图的线路绘制方法、装置及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877303B2 (ja) * 1987-03-31 1999-03-31 株式会社東芝 集積回路の自動設計装置
US4965741A (en) * 1988-10-17 1990-10-23 Ncr Corporation Method for providing an improved human user interface to a knowledge based system
US5127008A (en) * 1990-01-25 1992-06-30 International Business Machines Corporation Integrated circuit driver inhibit control test method
JP4112244B2 (ja) * 2002-03-04 2008-07-02 富士通株式会社 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法

Also Published As

Publication number Publication date
US20140304675A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
TWI706432B (zh) 使用光學資料以監視射頻產生器操作的系統、方法及設備
US9563728B2 (en) Equivalent circuit model, program, and recording medium
CN106777545B (zh) 一种电阻闪烁噪声模型的建立方法及***
US7533357B2 (en) Method and apparatus to target pre-determined spatially varying voltage variation across the area of the VLSI power distribution system using frequency domain analysis
TW201439801A (zh) 電源電路容差設計最佳化系統及方法
TW201820184A (zh) 積體電路模擬方法
TW201605171A (zh) 時脈校正電路與時脈校正方法及其檢測方法
CN106777523B (zh) 一种电阻子电路噪声模型结构及其建模方法
WO2021151304A1 (zh) 时序数据滞后性处理方法、装置、电子设备及存储介质
TW201439802A (zh) 電源電路容差設計最佳化系統及方法
CN104102754A (zh) 电源电路容差设计最佳化***及方法
US10184967B2 (en) Method of determining capacitance value of capacitor while taking applied alternating voltage into consideration, and program
Ilievski et al. Adjoint transient sensitivity analysis in circuit simulation
JP6604802B2 (ja) 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
JP5103321B2 (ja) クロストークノイズの判定方法およびプログラム
US20110156725A1 (en) Calculating A Parasitic Capacitance of an Oscillator Circuit
Saglamdemir et al. An analog behavioral equivalence checking methodology for simulink models and circuit level designs
Choe et al. Model-based design and DSP code generation using Simulink® for power electronics applications
US10700546B2 (en) Circuit design apparatus, backup power supply, circuit design program, and capacitor energy amount calculation method
JP6657822B2 (ja) インダクタのシミュレーションモデル
Kshirsagar et al. Analysis of Capacitor non-idealities on PDN performance
JP2012242926A (ja) 回路改善装置、回路改善装置の回路改善方法および回路改善プログラム
Constantinescu et al. The energy balance error for circuit transient analysis
TW201137653A (en) System and method for providing a component derating process
JP2013200594A (ja) 故障率算出装置及び故障率算出用プログラム