TW201431070A - 具有靜電放電防護功效的電晶體結構 - Google Patents

Abstract

本發明揭露了一種具有靜電放電防護功效的電晶體結構，包含有一基底、一摻雜井、一第一摻雜區、一第二摻雜區以及一第三摻雜區。摻雜井設置於基底中，且具有一第一導電型。第一摻雜區設置在基底中且被摻雜井包圍，並具有第一導電型。第二摻雜區設置於基底中且被摻雜井包圍，並具有一第二導電型。第三摻雜區設置於基底中且被摻雜井包圍，並具有該第二導電型。第一摻雜區與第二摻雜區之間具有一間距。

Description

具有靜電放電防護功效的電晶體結構

本發明是關於一種電晶體，特別來說，是關於一種具有靜電防護效果的電晶體結構。

隨著半導體積體電路裝置的尺寸持續縮小，在次微米之互補式金氧半電晶體(complementary metal oxide semiconductor,CMOS)的技術中，較淺的接面深度(junction depth)、更薄的閘極氧化層(gate oxide)的厚度，加入輕摻雜之汲極(light doped drain,LDD)、淺溝隔離(shallow trench isolation,STI)以及自行對準金屬矽化物(self-aligned silicide)等製程已成為標準製程。但是上述的製程卻使得積體電路產品更容易遭受靜電放電(electrostatic discharge,ESD)的損害，因此晶片中必需加入靜電放電的防護電路設計來保護積體元件電路。

請參考第1圖，所繪示為習知具有靜電放電防護元件的電路示意圖。在一般情況下，內部電路104可藉由輸入墊100的訊號來執行各種功能，然而若遇到特殊情況，例如輸入墊100與人體接觸而產生靜電放電電流，過大的電流則可能會損害內部電路104。因此，習知技術還會設置有一靜電防護元件102，當靜電放電電流產生時，靜電防護元件102可以適當的開啟使ESD電流通過而導出至接地端Vss。

然而，現有的靜電防護元件102常有啟動電壓(triggering voltage)過高的問題，也就是要一定程度的靜電電流才能驅動，這造成了靜電防護元件102的反應時間過長，大大降低了其實用性。

為了解決前述問題，本發明於是提供了一種具有靜電放電防護功效的電晶體結構，能具有較低的啟動電壓。

根據本發明的一個實施例，本發明具有靜電放電防護功效的電晶體結構，包含有一基底、一摻雜井、一第一摻雜區、一第二摻雜區以及一第三摻雜區。摻雜井設置於基底中，且具有一第一導電型。第一摻雜區設置在基底中且被摻雜井包圍，並具有第一導電型。第二摻雜區設置於基底中且被摻雜井包圍，並具有一第二導電型。第三摻雜區設置於基底中且被摻雜井包圍，並具有該第二導電型。第一摻雜區與第二摻雜區之間具有一間距。

本發明提供了一種可具有靜電防護功效的電晶體結構，其具有寄生二極體結構，因此可以有效降低靜電防護的啟動電壓，以提高靜電防護的靈敏度。

100‧‧‧輸入墊

102‧‧‧靜電防護元件

104‧‧‧內部電路

300‧‧‧基底

302‧‧‧摻雜井

304‧‧‧第一摻雜區

304a‧‧‧次第一摻雜區

306‧‧‧第二摻雜區

308‧‧‧第三摻雜區

310‧‧‧第四摻雜區

312‧‧‧閘極

314‧‧‧隔離結構

314a‧‧‧隔離結構

316‧‧‧寄生二極體

318‧‧‧高電位源

320‧‧‧低電位源

322‧‧‧閘極接地N型金氧電晶體

324‧‧‧雙極性電晶體

第1圖所繪示為習知具有靜電放電防護元件的電路示意圖。

第2圖、第3圖與第4圖所繪示為本發明第一實施例中一種具有靜電放電防護效果的電晶體結構的示意圖。

第5圖所繪示為本發明電晶體結構的防護靜電功效示意圖。

第6圖、第7圖與第8圖所繪示為本發明第二實施例中一種具有靜電放電防護效果的電晶體結構的示意圖。

第9圖所繪示為本發明又一實施例中一種具有靜電放電防護效果的電晶體結構的示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細 說明本發明的構成內容及所欲達成之功效。

請參考第2圖、第3圖與第4圖，所繪示為本發明第一實施例中一種具有靜電放電防護效果的電晶體結構的示意圖，其中第3圖為第2圖中沿著AA’切線的示意圖，而第4圖為第2圖與第3圖中靜電放電防護的電晶體結構之等效電路圖。如第2圖與第3圖所示，本發明具有靜電放電防護效果的電晶體的結構包含有一基底300，一摻雜井302、一第一摻雜區304、一第二摻雜區306、一第三摻雜區308以及一第四摻雜區310。基底300例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底或矽覆絕緣(silicon-on-insulator,SOI)基底，但不以此為限。摻雜井302設置在基底300中，並具有一第一導電型，例如是P型。摻雜井302較佳會完全包圍第一摻雜區304、第二摻雜區306、第三摻雜區308以及第四摻雜區310，也就是說，第一摻雜區304、第二摻雜區306、第三摻雜區308以及第四摻雜區310較佳不會和基底300直接接觸。

第一摻雜區304較佳具有第一導電型，例如P型；第二摻雜區306較佳具有一第二導電型，例如N型；第三摻雜區308較佳具有第二導電型，例如N型；第四摻雜區310較佳具有第一導電型，例如P型。於一實施例中，第一摻雜區304與第四摻雜區310的摻質濃度相同，且濃度大於摻雜井302的濃度。於另一實施例中，第二摻雜區306與第三摻雜區308的摻質濃度相同。

從第2圖的俯視圖來看，第一摻雜區304會被第二摻雜區306所完全包圍，但第一摻雜區304與第二摻雜區306之間會具有一間距L，也就是說，第一摻雜區304與第二摻雜區308之間是具有寬度為L的摻雜井302，第一摻雜區304與第二摻雜區306並不會直接接觸。此外，第二摻雜區306與第三摻雜區308之間摻雜井302上方具有一閘極312，例如是多晶矽或金屬的閘極結構，以將第二摻雜區306與第三摻雜區308 分開。在第三摻雜區308外圍則具有一隔離結構314，其包圍住第一摻雜區304、第二摻雜區306以及第三摻雜區308。第四摻雜區310則位在隔離結構314之外，其包圍隔離結構314。如第3圖所示，高電位源318電性連接第二摻雜區306，低電位源320電性連接閘極312、第三摻雜區308以及第四摻雜區310。如此一來，摻雜井302、第二摻雜區306、閘極312以及第三摻雜區308即形成一「閘極接地N型金氧電晶體(gate grounded NMOS,ggNMOS)322」，其中，第二摻雜區306是作為汲極(drain)，第三摻雜區308是作為源極(source)，而摻雜井302則是作為本體(body)。於一個實施例中，這些摻雜區例如是透過接觸插拴(contact plug)等的結構與高電位源318或低電位源320電性連結。值得注意的是，本發明的第一摻雜區304是浮動(floating)結構，其並不會和其他外部的訊號輸出/輸入端連結，例如並沒有和其他的接觸插拴連接。如此一來，第一摻雜區304、第二摻雜區306以及之間的摻雜井302就會形成一「寄生二極體(parasitic diode)316」結構。請一併參考第4圖的等效電路圖，當高電位源318產生一電流量很大的靜電放電電流時，此電流會開啟閘極接地N型金氧電晶體322，並經由第二摻雜區306而至第三摻雜區308最後流入低電位源320，例如是一接地端，以避免此靜電放電電流破壞主要電路。由於本發明額外配置了一第一摻雜區304以和第二摻雜區306形成一寄生二極體316，這樣的配置可以有效降低閘極接地N型金氧電晶體322的啟動電壓(triggering voltage)，以提高其靜電防護的敏感度。

請參考第5圖，所繪示為本發明電晶體結構的防護靜電功效示意圖，其中橫軸為電壓(單位：伏特)，而縱軸為電流(單位：安培)，實心三角形的線條表示沒有設置浮動第一摻雜區304的結構，而空心菱形的線條則表示有設置浮動第一摻雜區304的結構。由第5圖可以清楚顯示，有設置第一摻雜區304的結構的啟動電壓約8.3伏特，明顯比沒有設置第一摻雜區304結構的啟動電壓(約13.2伏特)小了許多，證明了有 設置第一摻雜區304可以得到較靈敏的靜電防護效果。於本發明另一實施例中，藉由進一步調整第一摻雜區304與第二摻雜區306之間的間距L的大小，可調整啟動電壓的大小，甚至可以降到1至8伏特之間。

此外，本實施例的另外一個特點在於，第一摻雜區304可以使用相容於現有製作金氧半導體電晶體的製程相容，而無需再形成額外的光罩。舉例來說，第一摻雜區304可以和第四摻雜區310具有相同的導電型，例如P型，且兩者的摻質濃度相同，並以同一道的離子佈植製程形成。若額外形成摻質濃度不同的摻雜區以達成降低啟動電壓的效果成本較高，本發明可完全相容於現今的製程而無需額外的光罩，可節省製作成本。

請參考第6圖、第7圖與第8圖，所繪示為本發明另一實施例中一種可具有靜電防護功效的電晶體結構示意圖，其中第7圖為第6圖中沿著BB’切線的示意圖，而第8圖為第6圖與第7圖中具有靜電防護功效的電晶體之等效電路圖。本實施例的結構與前一實施例大體上類似，差別在於，前述實施例是應用於閘極接地N型金氧電晶體的靜電防護元件，而本實施例則是應用於雙極性電晶體(bipolar transistor,BJT)。詳細來說，本實施例的第二摻雜區306與第三摻雜區308之間具有一隔離結構314a，使第二摻雜區306與第三摻雜區308之間不會直接接觸。於一實施例中，隔離結構314a和隔離結構314是以相同步驟與製程一起形成。如第7圖與第8圖所示，在本實施例中，第二摻雜區306、第三摻雜區308以及摻雜井302於是形成一雙極性電晶體324，其中第二摻雜區306是作為集極(collector)，第三摻雜區308是作為射極(emitter)，摻雜井302則是作為基極(base)。同樣的，此雙極性電晶體324可以作為靜電防護電路，且配合浮動的第一摻雜區304，可以降低雙極性電晶體324的啟動電壓。

請參考第9圖，所繪示為本發明又一實施例中具有靜電防護 功效的電晶體結構之示意圖。如第9圖所示，本實施例的第一摻雜區304可以包含多個次第一摻雜區304a，每個次第一摻雜區304a分開且各自獨立地被摻雜井302以及第二摻雜區306所包圍，且和第二摻雜區306之間具有間距L。和前述實施例彼此相連且呈現條狀的第一摻雜區304，本實施例的次第一摻雜區304a也可以提供良好的靜電防護效果。值得注意的是，第9圖所示的次第一摻雜區304a是以閘極接地N型金氧電晶體322為示例(如第2圖)，而本領域具有通常知識者應當可以了解，本實施例中的次第一摻雜區304a也可應用於具有雙極性電晶體324的結構(如第6圖所示)。

綜上所述，本發明提供了一種可具有靜電防護功效的電晶體結構，其具有寄生二極體結構，因此可以有效降低靜電防護的啟動電壓，以提高靜電防護的靈敏度。而應當了解的是，前文的第一導電型以及第二導電型僅為代表不同的導電型態，而於其他實施例中，他們可以互換，例如第一導電型可以是N型，而第二導電型可以是P型。

300‧‧‧基底

302‧‧‧摻雜井

304‧‧‧第一摻雜區

306‧‧‧第二摻雜區

308‧‧‧第三摻雜區

310‧‧‧第四摻雜區

312‧‧‧閘極

314‧‧‧隔離結構

316‧‧‧寄生二極體

318‧‧‧高電壓源

320‧‧‧低電壓源

322‧‧‧閘極接地N型金氧電晶體

Claims (20)

1. 一種具有靜電放電防護功效的電晶體結構，包含：一基底；一摻雜井設置於該基底中，其中該摻雜井具有一第一導電型；一第一摻雜區設置在該基底中且被該摻雜井包圍，其中該第一摻雜區具有該第一導電型；一第二摻雜區設置於該基底中且被該摻雜井包圍，其中該第二摻雜區具有一第二導電型，該第一摻雜區與該第二摻雜區之間具有一間距；以及一第三摻雜區設置於該基底中且被該摻雜井包圍，其中該第三摻雜區具有該第二導電型。
2. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中 該第一摻雜區為浮動(floating)。
3. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第一摻雜區以及該第二摻雜區形成一寄生二極體(parasitic diode)。
4. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第二摻雜區連接一訊號輸入端。
5. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第三摻雜區為低電位。
6. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，還包含一閘極設置在該基底上，且設置在該第二摻雜區以及該第三摻雜區之間。
7. 如申請專利範圍第6項所述之具有靜電放電防護功效的電晶體結構，其中該閘極為低電位。
8. 如申請專利範圍第6項所述之具有靜電放電防護功效的電晶體結構，其中該閘極、該第二摻雜區以及該第三摻雜區形成一電晶體。
9. 如申請專利範圍第1項所述之電晶體，還包含一隔離結構設置在該基底中，且設置在該第二摻雜區以及該第三摻雜區之間。
10. 如申請專利範圍第9項所述之具有靜電放電防護功效的電晶體結構，其中該第二摻雜區、該第三摻雜區以及該摻雜井形成一雙極性電晶體。
11. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，還包含一第四摻雜區設置在該基底中，且該第四摻雜區與該第三摻雜區藉由一隔離結構分開。
12. 如申請專利範圍第11項所述之具有靜電放電防護功效的電晶體結構，其中該四摻雜區具有該第一導電型，且該四摻雜區與該第一摻雜區具有相同的摻質濃度。
13. 如申請專利範圍第11項所述之具有靜電放電防護功效的電晶體結構，其中該第四摻雜區為低電位。
14. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第一摻雜區包含複數個次第一摻雜區。
15. 如申請專利範圍第14項所述之具有靜電放電防護功效的電晶體結構，其中該等第一摻雜區各自被該第二摻雜區分開地包圍。
16. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中從俯視圖來看該第一摻雜區完全被該第二摻雜區包圍。
17. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第二摻雜區直接且完全被該摻雜井包圍。
18. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第三摻雜區直接且完全被該摻雜井包圍。
19. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第一導電型為P型導電型，且該第二導電型為N型導電型。
20. 如申請專利範圍第1項所述之具有靜電放電防護功效的電晶體結構，其中該第一導電型為N型導電型，且該第二導電型為P型導電型。