TW201423708A - 畫素驅動電路與畫素矩陣 - Google Patents

畫素驅動電路與畫素矩陣 Download PDF

Info

Publication number
TW201423708A
TW201423708A TW101146226A TW101146226A TW201423708A TW 201423708 A TW201423708 A TW 201423708A TW 101146226 A TW101146226 A TW 101146226A TW 101146226 A TW101146226 A TW 101146226A TW 201423708 A TW201423708 A TW 201423708A
Authority
TW
Taiwan
Prior art keywords
switch
capacitor
electrically connected
storage capacitor
scan line
Prior art date
Application number
TW101146226A
Other languages
English (en)
Other versions
TWI483238B (zh
Inventor
mei-ju Lu
Sau-Wen Tsao
Yen-Ying Kung
Cho-Yan Chen
Tien-Lun Ting
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101146226A priority Critical patent/TWI483238B/zh
Priority to CN201310023991.0A priority patent/CN103123771B/zh
Priority to US13/846,376 priority patent/US8842062B2/en
Publication of TW201423708A publication Critical patent/TW201423708A/zh
Application granted granted Critical
Publication of TWI483238B publication Critical patent/TWI483238B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明揭露一種畫素驅動電路電性耦接於第一資料線與第二資料線之間以及第一掃描線與第二掃描線之間，畫素驅動電路包括第一開關、第二開關、第三開關、第四開關、液晶電容、第一電容、第二電容、第一儲存電容、第二儲存電容以及至少一開關單元。其中液晶電容電性連接於第一開關與第二開關之間；第一電容電性連接至第一開關；第二電容電性連接至第二開關；第一儲存電容電性連接至第三開關及一參考電位；第二儲存電容電性連接至第四開關及參考電位；至少一開關單元，用以重新分配畫素驅動電路內的電荷。

Description

畫素驅動電路與畫素矩陣
本發明係關於一種畫素驅動電路，特別是有關於一種具有較佳穿透度之畫素驅動電路。
隨著液晶顯示裝置不斷地朝向大尺寸的顯示規格發展，為了克服大尺寸顯示下的視角問題，液晶顯示面板的廣視角技術也必須不停地進步與突破。目前能夠達成廣視角要求的技術例如包括有多域垂直配向(MVA)、多域水平配向(MHA)、扭轉向列加視角擴大膜(TN+film)及橫向電場形式(In Plane Switching,IPS)。
透過上述所列之技術的液晶顯示器可以達到廣視角的目的，但是會有色偏(color washout)的問題發生。一般而言，所謂的色偏指的是當使用者以不同的觀賞角度在觀看液晶顯示器所顯示的影像畫面時，使用者會看見不同灰階調的影像畫面。舉例來說，假若使用者站在以較為偏斜的角度(例如60度)在觀看液晶顯示器所顯示的影像畫面時，使用者所看見的影像畫面之色彩階調會較亮於站在正視之角度所看見的影像畫面之色彩階調。
為了要解決液晶顯示器大視角的色偏問題，目前已提出了將液晶顯示面板內的每一個畫素分成兩個可獨立驅動的子畫素的，其中之一會顯示較高灰階的色彩，而另一會顯示較低灰階的色彩。如此一來，以較高灰階的色彩與較低灰階的色彩來混合成一中間灰階的色彩後，即可讓使用者不論從正視或以傾斜的角度在觀看液晶顯示器所顯示的影像畫面時，皆可觀看到相近色彩階調 的影像畫面。
針對液晶顯示以同一平面之電極搭配垂直配向的液晶類型，可使用同一平面電極的驅動方式。其中，液晶分子的傾倒程度取決與所感受到的電場強度(E)，而電場強度(E)則是決定於ITO電極間距(d)與驅動電壓(V)，此關係式可以用E=V/d來近似表示。因此可以知道電場強度是受到電極間距以及驅動電壓的影響。
為了改善色偏的問題，通常會設計多組的電極間距(multi-pitches)，使得其畫素顯示有廣視角之表現。若要達到最佳的側視色偏問題的解決方案，在ITO電極間距的設計部分，會希望較寬的電極間距所佔的畫素面積與較窄的電極間距所佔的畫素面積比例約為7：3。
然而，較寬電極間距則需要較高的資料(data)驅動電壓來產生足夠的電場，使得液晶分子有更大的傾斜角度，進而有充足的穿透率。舉例來說，大於16um的電極間距，至少要16V的電壓驅動才勉強趨近於飽和程度。而現行通用的積體電路輸出電壓一般最高輸出只有到16V，液晶所感受到的電壓夾差不足以驅動大於16um的電極間距，使得較寬的電極間距之穿透率的表現不佳，無法運用更寬的電極間距來進一步改善側視色偏的問題。
本發明提出一種畫素驅動電路，其藉由電荷分享結合兩條資料線的驅動方式，以於液晶電容兩端提供較高的液晶跨壓，使得液晶分子受到更強的電場驅動並有較大的傾倒角度，進而有更佳穿透率表現。
根據本發明實施例所揭露之一種畫素驅動電路，其電性耦接於第一資料線與第二資料線之間，以及電性耦接於第一掃描線與第二掃描線之間，畫素驅動電路包括有第一開關、第二開關、第三開關、第四開關、液晶電容、第一電容、第二電容、第一儲存電容、第二儲存電容以及至少一開關單元。其中第一開關具有第一端、第二端以及控制端，第一開關之第一端電性連接至第一資料線，第一開關之控制端電性連接至第一掃描線；第二開關具有第一端、第二端以及控制端，第二開關之第一端電性連接至第二資料線，第二開關之控制端電性連接至第一掃描線；第三開關具有第一端、第二端以及控制端，第三開關之第一端電性連接至第一資料線，第三開關之控制端電性連接至第一掃描線；第四開關具有第一端、第二端以及控制端，第四開關之第一端電性連接至第二資料線，第四開關之控制端電性連接至第一掃描線；液晶電容形成於第一開關之第二端與第二開關之第二端之間；第一電容具有第一端以及第二端，第一電容之第一端電性連接至第一開關之第二端；第二電容具有第一端以及第二端，第二電容之第一端電性連接至第二開關之第二端；第一儲存電容，具有第一端以及第二端，第一端電性連接至第三開關之第二端，以及儲存電容之第二端用以接收參考電位；第二儲存電容具有第一端以及第二端，第一端電性連接至第四開關之第二端，以及儲存電容之第二端用以接收參考電位；至少一開關單元具有第一端、第二端以及控制端，至少一開關單元之第一端電性連接至第一儲存電容的第一端及第二電容的第二端，至少一開關單元之控制端電性連接至 第二掃描線，以及至少一開關單元之第二端電性連接至第二儲存電容之第一端及第一電容之第二端。
根據本發明實施例所揭露之一種畫素矩陣，其包括複數條第一掃描線與複數條第二掃描線；複數條第一資料線與複數條第二資料線；以及複數個子畫素，其中每一畫素電性連接至對應之第一掃描線以及對應之第二掃描線，且每一畫素電性連接至對應之第一資料線以及對應之第二資料線。每一畫素包括第一開關、第二開關、第三開關、第四開關、液晶電容、第一電容、第二電容、第一儲存電容、第二儲存電容以及至少一開關單元。第一開關具有第一端、第二端以及控制端，第一開關之第一端電性連接至對應之第一資料線，第一開關之控制端電性連接至對應之第一掃描線；第二開關具有第一端、第二端以及控制端，第二開關之第一端電性連接至對應之第二資料線，第二開關之控制端電性連接至對應之第一掃描線；第三開關具有第一端、第二端以及控制端，第三開關之第一端電性連接至對應之第一資料線，第三開關之控制端電性連接至對應之第一掃描線；第四開關具有第一端、第二端以及控制端，第四開關之第一端電性連接至對應之第二資料線，第四開關之控制端電性連接至對應之第一掃描線；液晶電容形成於第一開關之第二端與第二開關之第二端之間；第一電容具有第一端以及第二端，第一電容之第一端電性連接至第一開關之第二端；第二電容具有第一端以及第二端，第二電容之第一端電性連接至第二開關之第二端；第一儲存電容具有第一端以及第二端，第一端電性連接至第三開關之第二端，以及儲存電容之第二 端用以接收參考電位；第二儲存電容具有第一端以及第二端，第一端電性連接至第四開關之第二端，以及儲存電容之第二端用以接收參考電位；以及至少一開關單元具有第一端、第二端以及控制端，至少一開關單元之第一端電性連接至第一儲存電容的第一端及第二電容的第二端，至少一開關單元之控制端電性連接至第二掃描線，以及至少一開關單元之第二端電性連接至第二儲存電容之第一端及第一電容之第二端。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參考『第1圖』，係為一種畫素矩陣100的電路架構示意圖。畫素矩陣100包括複數條掃描線G1、G2……Gn-1、Gn、複數條第一資料線D11、D12……D1 m-1、D1m與複數條第二資料線D21、D22……D2 m-1、D2 m、以及複數個子畫素P1,1、P1,2……Pn,m，第一資料線D11、D12……D1 m-1、D1m與第二資料線D21、D22……D2 m-1、D2 m相互平行設置，且第一資料線D11、D12……D1 m-1、D1m與第 二資料線D21、D22……D2 m-1、D2 m與掃描線G1、G2……Gn-1、Gn大體上係為垂直方向的設置畫素矩陣的連接方式，舉例來說，第一子畫素P1,1電性連接至對應之掃描線G1，且第一子畫素P1,1電性連接至對應之第一資料線D11以及對應之第二資料線D21。畫素矩陣100中第一子畫素P1,1為畫素驅動電路200，如下所述。
請參考『第2圖』，係為畫素驅動電路200的電路示意圖，主要係以『第1圖』中的第一子畫素P1,1作為說明。畫素驅動電路200電性耦接於第一資料線D11與第二資料線D21之間，以及電性耦接於掃描線G1與掃描線G2之間。畫素驅動電路200包括有第一開關201、第二開關202、第三開關203、第四開關204、液晶電容CLC、第一電容C1、第二電容C2、第一儲存電容Cst1、第二儲存電容Cst2以及至少一開關單元210。
其中第一開關201為電晶體，具有第一端、第二端、以及控制端，第一開關201之第一端電性連接至第一資料線D11，第一開關201之第二端電連接於節點P1，第一開關201之控制端電性連接至掃描線G1。
第二開關202為電晶體，具有第一端、第二端、以及控制端，第二開關202之第一端電性連接至第二資料線D21，第二開關202之第二端電連接於節點P2，第二開關202之控制端電性連接至掃描線G1，液晶電容CLC形成於第一開關201之第二端與第二開關202之第二端之間。
第三開關203為電晶體，具有第一端、第二端、以及控制端，第三開關203之第一端電性連接至第一資料線D11，第三開關203 之第二端電連接於節點S1，第三開關203之控制端電性連接至掃描線G1。
第四開關204為電晶體，具有第一端、第二端、以及控制端，第四開關204之第一端電性連接至第二資料線D21，第四開關204之第二端電連接於節點S2，第四開關204之控制端電性連接至掃描線G1。
第一電容C1具有第一端以及第二端，第一電容C1之第一端電性連接至第一開關201之第二端。第二電容C2具有第一端以及第二端，第二電容C2的第一端電性連接至第二開關202之第二端。第一儲存電容Cst1具有第一端以及第二端，第一儲存電容Cst1之第一端電性連接至第三開關203之第二端以及第一儲存電容Cst1之第二端電性連接至參考電位；第二儲存電容Cst2具有第一端電性連接至第四開關204之第二端以及第二端電性連接至參考電位。
至少一開關單元210電性連接至掃描線G2、第一儲存電容Cst1之第一端、第二儲存電容Cst2之第一端、第一電容C1之第二端、以及第二電容C2之第二端，用以重新分配第一儲存電容Cst1與第二電容C2之間的電荷以及第二儲存電容Cst2與第一電容C1之間的電荷。
在此實施例中，至少一開關單元210的數目實質上為複數個開關單元，可包括第五開關205以及第六開關206。第五開關205為電晶體，第一端電性連接至第二儲存電容Cst2的第一端及第一電容C1之第二端，控制端電性連接至掃描線G2，第二端電性連 接至第一儲存電容Cst1之第一端及第二電容C2之第二端。第六開關206為電晶體，第一端電性連接至第一儲存電容Cst1的第一端及第二電容C2的第二端，控制端電性連接至掃描線G2，第二端電性連接至第二儲存電容Cst2之第一端及第一電容C1之第二端。在另一實施例中，畫素驅動電路200可另包含第三電容C3及第四電容C4，分別具有第一端以及第二端，第三電容C3之第一端電連接於第一電容C1之第一端，第三電容C3之第二端用以接收參考電壓，第四電容C4之第一端電連接於第二電容C2之第一端，第四電容C4之第二端用以接收參考電壓。
請參考『第3圖』，其為本發明一實施例的畫素陣列電路佈局300的示意圖。這邊為了與前述的實施例對應，因此同樣的元件採用同樣的標號，並以其中一個畫素作為說明。畫素陣列電路佈局300包括第一開關201、第二開關202、第三開關203、第四開關204、第五開關205、第六開關206、第一電容C1、第二電容C2、第一儲存電容Cst1、第二儲存電容Cst2、掃描線G1與掃描線G2以及第一資料線D11與第二資料線D21。其中掃描線G1與掃描線G2與第一資料線D11與第二資料線D21相交排列，各個開關連接於掃描線以及資料線。第一開關201與掃描線G1以及第一資料線D11電性連接；第二開關202與掃描線G1以及第二資料線D21電性連接；第三開關203與掃描線G1以及第一資料線D11電性連接；第四開關204與掃描線G1以及第二資料線D21電性連接。第三開關203與掃描線G1以及第五開關205電性連接，第一儲存電容Cst1相鄰第二儲存電容Cst2。此外，第四開關204與掃描線G1 以及第六開關206電性連接，而第二儲存電容Cst2位於第二電容C2的下方。節點P1為指狀電極，其電性連接於第一開關201以及第一電容C1，而節點P2為指狀電極，其電性連接於第二開關202以及第二電容C2。
請參考『第4圖』，其為本發明一實施例的模擬波形圖，並同時說明本發明之驅動方法與運作。畫素驅動電路200之驅動方法包括於第一時間導通第一開關201、第二開關202、第三開關203以及第四開關204，並於致能掃描線G1時，提供第一資料電壓經由該第一資料線D11至第一電容C1及第一儲存電容Cst1，提供極性不同於第一資料電壓的第二資料電壓經由第二資料線D21至第二電容C2及第二儲存電容Cst2。此時，節點P1與節點S1被第一資料線D11充電至正電位，而節點P2與節點S2被第二資料線D21充電至負電位。
接著，於第二時間導通至少一開關單元210，致能掃描線G2時，儲存於第一儲存電容Cst1之第一資料電壓與儲存於第二電容C2以及第二儲存電容Cst2之第二資料電壓中和重新分配，並且儲存於第二儲存電容Cst2之第二資料電壓與儲存於第一電容C1以及第一儲存電容Cst1之第一資料電壓中和重新分配。掃描線G1關閉，而掃描線G2打開時，節點S1與節點S2接通，使得節點S1的電位被往下拉同時影響屬於浮動電位的節點P2往下降。同時間，節點S2電位被往上抬升，進而拉高節點P1的浮動電位，如此，液晶電容CLC的液晶跨壓大幅被提升並且高於驅動電壓範圍。
於第一時間時致能掃描線G1時，導通第一開關201、第二開關202、第三開關203以及第四開關204，並提供第一資料電壓V(D1)，節點P1電壓V(P1)以及節點S1電壓V(S1)也隨著第一資料電壓V(D1)而上升。另外提供極性不同於第一資料電壓V(D1)的第二資料電壓V(D2)，節點P2電壓V(P2)以及節點S2電壓V(S2)也隨著第二資料電壓V(D2)而下降。此時，節點P1與節點S1被第一資料線D11充電至正電壓，而節點P2與節點S2被第二資料線D21充電至負電壓。
接著，於第二時間關閉掃描線G1並致能掃描線G2時，第一開關201、第二開關202、第三開關203以及第四開關204關閉，而第五開關205以及第六開關206導通。此時電荷重新分配，節點S1與節點S2因為第五開關205的開啟而接通，使得S1電壓V(S1)電位被往下拉同時影響P2電壓V(P2)往下降。同時間，節點S2電壓V(S2)電位被往上抬，進而拉高節點P1電壓V(P1)電位，如此液晶電容CLC的液晶跨壓將被提升。
請參考『第5圖』，係為本發明另一實施例畫素驅動電路500的電路圖。畫素驅動電路500電性耦接於第一資料線D11與第二資料線D21之間，以及電性耦接於掃描線G1與掃描線G2之間。畫素驅動電路500包括有第一開關201、第二開關202、第三開關203、第四開關204、液晶電容CLC、第一電容C1、第二電容C2、第一儲存電容Cst1、第二儲存電容Cst2以及至少一開關單元210。
第一開關201為電晶體，具有第一端、第二端、以及控制端，第一開關201之第一端電性連接至第一資料線D11，第一開關201 之第二端電連接於節點P1，第一開關201之控制端電性連接至掃描線G1；第二開關202為電晶體，具有第一端、第二端、以及控制端，第二開關202之第一端電性連接至第二資料線D21，第二開關202之第二端電連接於節點P2，第二開關202之控制端電性連接至掃描線G1，液晶電容CLC形成於第一開關201之第二端與第二開關202之第二端之間；第三開關203為電晶體，具有第一端、第二端、以及控制端，第三開關203之第一端電性連接至第一資料線D11，第三開關203之第二端電連接於節點S1，第三開關203之控制端電性連接至掃描線G1；第四開關204為電晶體，具有第一端、第二端、以及控制端，第四開關204之第一端電性連接至第二資料線D21，第四開關204之第二端電連接於節點S2，第四開關204之控制端電性連接至掃描線G1。
第一電容C1具有第一端以及第二端，第一電容C1之第一端電性連接至第一開關201之第二端；第二電容C2具有第一端以及第二端，第二電容C2的第一端電性連接至第二開關202之第二端。
第一儲存電容Cst1具有第一端以及第二端，第一儲存電容Cst1之第一端電性連接至第三開關203之第二端以及第一儲存電容Cst1之第二端電性連接至參考電位；第二儲存電容Cst2具有第一端電性連接至第四開關204之第二端以及第二端電性連接至參考電位。
至少一開關單元210電性連接至掃描線G2、第一儲存電容Cst1之第一端、第二儲存電容Cst2之第一端、第一電容C1之第 二端、以及第二電容C2之第二端，用以重新分配第一儲存電容Cst1與第二電容C2之間的電荷以及第二儲存電容Cst2與第一電容C1之間的電荷。
在此實施例中，至少一開關單元210的數目實質上為一個開關單元，包括第七開關207。第七開關207為電晶體，第一端電性連接至第二儲存電容Cst2的第一端及第一電容C1之第二端，控制端電性連接至掃描線G2，以及第二端電性連接至第一儲存電容Cst1之第一端及第二電容C2之第二端。在另一實施例中，畫素驅動電路500更包括第三電容C3以及第四電容C4。分別具有第一端以及第二端，第三電容C3之第一端電連接於第一電容C1之第一端，第三電容C3之第二端用以接收參考電壓，第四電容C4之第一端電連接於第二電容C2之第一端，第四電容C4之第二端用以接收參考電壓，其餘元件連接關係皆與畫素驅動電路500相似，不另贅述。
請參考『第6圖』，其為本發明另一實施例的畫素陣列電路佈局600的示意圖。這邊為了與前述的實施例對應，因此同樣的元件採用同樣的標號。畫素陣列電路佈局600包括第一開關201、第二開關202、第三開關203、第四開關204、第七開關207、第一電容C1、第二電容C2、第一儲存電容Cst1、第二儲存電容Cst2、掃描線G1與掃描線G2以及第一資料線D11與第二資料線D21。其中掃描線G1與掃描線G2與第一資料線D11與第二資料線D21相交，各個開關連接於掃描線以及資料線。第一開關201與掃描線G1以及第一資料線D11電性連接；第二開關202與掃描線G1以及 第二資料線D21電性連接；第三開關203與掃描線G1以及第一資料線D11電性連接；第四開關204與掃描線G1以及第二資料線D21電性連接。第七開關207與掃描線G2電性連接。第三開關203與掃描線G1電性連接，第一儲存電容Cst1相鄰第二儲存電容Cst2。此外，第四開關204與掃描線G1以及第六開關206電性連接，而第二儲存電容Cst2位於第二電容C2的下方。節點P1為指狀電極，電性連接於第一開關201以及第一電容C1，而節點P2為指狀電極，電性連接於第二開關202以及第二電容C2。
請參考『第7圖』，其為本發明另一實施例的模擬波形圖。並同時說明本發明之驅動方法與運作。畫素驅動電路500之驅動方法包括於第一時間導通第一開關201、第二開關202、第三開關203以及第四開關204，並於致能掃描線G1時，提供第一資料電壓經由該第一資料線D11至第一電容C1及第一儲存電容Cst1，以及提供極性不同於第一資料電壓的第二資料電壓經由第二資料線D21至第二電容C2及第二儲存電容Cst2。此時，節點P1與節點S1被第一資料線D11充電至正電位，而節點P2與節點S2被第二資料線D21充電至負電位。
接著，於第二時間導通至少一開關單元210，致能掃描線G2時，儲存於第一儲存電容Cst1之第一資料電壓與儲存於第二電容C2以及第二儲存電容Cst2之第二資料電壓中和重新分配，並且儲存於第二儲存電容Cst2之第二資料電壓與儲存於第一電容C1以及第一儲存電容Cst1之第一資料電壓中和重新分配。掃描線G1關閉，而掃描線G2打開時，節點S1與節點S2接通，使得節點 S1的電位被往下拉同時影響屬於浮動電位的節點P2往下降。同時間，節點S2電位被往上抬，進而拉高節點P1的浮動電位，如此，液晶電容CLC的液晶跨壓大幅被提升並且高於驅動電壓範圍。其中，當第一電容C1及第二電容C2的電容值越大，壓差越大。
於第一時間時致能掃描線G1時，導通第一開關201、第二開關202、第三開關203以及第四開關204，並提供第一資料電壓V(D1)，節點P1電壓V(P1)以及節點S1電壓V(S1)也隨著第一資料電壓V(D1)而上升。另外提供極性不同於第一資料電壓V(D1)的第二資料電壓V(D2)，節點P2電壓V(P2)以及節點S2電壓V(S2)也隨著第二資料電壓V(D2)而下降。此時，節點P1與節點S1被第一資料線D11充電至正電位，而節點P2與節點S2被第二資料線D21充電至負電位。
接著，於第二時間關閉掃描線G1並致能掃描線G2時，第一開關201、第二開關202、第三開關203以及第四開關204關閉，而第七開關207導通。此時電荷中和重新分配，節點S1與節點S2接通，使得節點S1電壓V(S1)電位被往下拉同時影響節點P2電壓V(P2)往下降。同時間，節點S2電壓V(S2)電位被往上抬升，進而拉高節點P1電壓V(P1)電位，如此地一來一往，液晶電容CLC的液晶跨壓大幅被提升並且高於驅動電壓範圍。其中，當至少一開關單元210實質上僅有一個開關時，畫素開口率較佳。
根據本發明之畫素驅動電路，其藉由電荷分享之方式，結合兩條資料線的驅動方式，以於液晶電容兩端提供較高的液晶跨 壓，使得液晶分子受到更強的電場驅動並有較大的傾倒角度，進而有更佳穿透率表現，以改善側視色偏等問題。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
100‧‧‧畫素矩陣
G1,G2‧‧‧掃描線
D11‧‧‧第一資料線
D21‧‧‧第二資料線
P1,1‧‧‧第一子畫素
200‧‧‧畫素驅動電路
201‧‧‧第一開關
202‧‧‧第二開關
203‧‧‧第三開關
204‧‧‧第四開關
205‧‧‧第五開關
206‧‧‧第六開關
CLC‧‧‧液晶電容
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
C4‧‧‧第四電容
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
210‧‧‧至少一開關單元
300‧‧‧畫素陣列電路佈局
V(D1)‧‧‧第一資料電壓
V(D2)‧‧‧第二資料電壓
V(P1)‧‧‧P1電壓
V(P2)‧‧‧P2電壓
V(S1)‧‧‧S1電壓
V(S2)‧‧‧S2電壓
500‧‧‧畫素驅動電路
207‧‧‧第七開關
P1‧‧‧節點
P2‧‧‧節點
S1‧‧‧節點
S2‧‧‧節點
第1圖，係為本發明所揭露之畫素矩陣之示意圖。
第2圖，係為本發明所揭露之畫素驅動電路200之電路示意圖。
第3圖，係為本發明所揭露之畫素驅動電路200之畫素陣列電路佈局的示意圖。
第4圖，係為本發明所揭露之畫素驅動電路200之模擬波形圖。
第5圖，係為本發明所揭露之畫素驅動電路500之電路示意圖。
第6圖，係為本發明所揭露之畫素驅動電路500之畫素陣列電路佈局的示意圖。
第7圖，係為本發明所揭露之畫素驅動電路500的模擬波形圖。
200‧‧‧畫素驅動電路
D11‧‧‧第一資料線
D21‧‧‧第二資料線
G1‧‧‧掃描線
G2‧‧‧掃描線
201‧‧‧第一開關
202‧‧‧第二開關
203‧‧‧第三開關
204‧‧‧第四開關
205‧‧‧第五開關
206‧‧‧第六開關
CLC‧‧‧液晶電容
C1‧‧‧第一電容
C2‧‧‧第二電容
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
210‧‧‧至少一開關單元
P1‧‧‧節點P1
P2‧‧‧節點P2
S1‧‧‧節點S1
S2‧‧‧節點S2

Claims (10)

  1. 一種畫素驅動電路，耦接於一第一資料線與一第二資料線，以及耦接於一第一掃描線與一第二掃描線，該畫素驅動電路包括：一第一開關，具有一第一端、一第二端以及一控制端，該第一開關之該第一端電性連接至該第一資料線，該第一開關之該控制端電性連接至該第一掃描線；一第二開關，具有一第一端、一第二端以及一控制端，該第二開關之該第一端電性連接至該第二資料線，該第二開關之該控制端電性連接至該第一掃描線；一第三開關，具有一第一端、一第二端以及一控制端，該第三開關之該第一端電性連接至該第一資料線，該第三開關之該控制端電性連接至該第一掃描線；一第四開關，具有一第一端、一第二端以及一控制端，該第四開關之該第一端電性連接至該第二資料線，該第四開關之該控制端電性連接至該第一掃描線；一液晶電容形成於該第一開關之該第二端與該第二開關之該第二端之間；一第一電容，具有一第一端以及一第二端，該第一電容之該第一端電性連接至該第一開關之該第二端；一第二電容，具有一第一端以及一第二端，該第二電容之該第一端電性連接至該第二開關之該第二端；一第一儲存電容，具有一第一端以及一第二端，該第一端 電性連接至該第三開關之該第二端，以及該第一儲存電容之第二端用以接收一參考電位；一第二儲存電容，具有一第一端以及一第二端，該第一端電性連接至該第四開關之該第二端，以及該第二儲存電容之第二端用以接收該參考電位；以及至少一開關單元，該至少一開關單元具有一第一端、一第二端以及一控制端，該至少一開關單元之該第一端電性連接至該第一儲存電容的該第一端及該第二電容的該第二端，該至少一開關單元之該控制端電性連接至該第二掃描線，以及該至少一開關單元之該第二端電性連接至該第二儲存電容之該第一端及該第一電容之該第二端。
  2. 如請求項1所述之畫素驅動電路，其中該至少一開關單元的數目實質上為複數個開關單元，每一開關單元具有一第一端、一第二端以及一控制端，每一開關單元之該第一端電性連接至該第一儲存電容的該第一端及該第二電容的該第二端，每一開關單元之該控制端電性連接至該第二掃描線，以及每一開關單元之該第二端電性連接至該第二儲存電容之該第一端及該第一電容之該第二端。
  3. 如請求項1所述之畫素驅動電路，另包含一第三電容以及一第四電容，該第三電容具有一第一端以及一第二端，該第四電容具有一第一端以及一第二端，其中該第三電容之該第一端電連接於該第一開關之該第二端，該第三電容之該第二端用以接收該參考電位，且該第四電容之該第一端電連接於該第二開關之 該第二端，該第三電容之該第二端用以接收該參考電位。
  4. 一種適用於請求項1的畫素驅動電路之驅動方法，該驅動方法包括：於一第一時間時，致能該第一掃描線，施加一第一資料電壓以及一極性不同於該第一資料電壓的第二資料電壓至該畫素驅動電路；以及於一第二時間時，致能該第二掃描線，導通該至少一開關單元用以分配該畫素驅動單元內的電荷。
  5. 如請求項4所述之驅動方法，其中於該第一時間時，另包含儲存該第一資料電壓於該第一電容以及該第一儲存電容，並且儲存該第二資料電壓於該第二電容以及該第二儲存電容。
  6. 如請求項4所述之驅動方法，其中於該第二時間時，另包含中和該第一電容、該第二電容、該第一儲存電容、以及該第二儲存電容之間的電荷。
  7. 如請求項6所述之驅動方法，其中中和該第一電容、該第二電容、該第一儲存電容、以及該第二儲存電容之間的電荷包含提高該第一電容及該第二電容的電荷差。
  8. 一種畫素矩陣，包括：複數條第一掃描線與複數條第二掃描線；複數條第一資料線與複數條第二資料線；複數個子畫素，每一該子畫素電性連接至對應之該第一掃描線以及對應之該第二掃描線，且每一該子畫素電性連接至對應之該第一資料線以及對應之該第二資料線，其中每一該子畫 素包括：一第一開關，具有一第一端、一第二端以及一控制端，該第一開關之該第一端電性連接至對應之該第一資料線，該第一開關之該控制端電性連接至對應之該第一掃描線；一第二開關，具有一第一端、一第二端以及一控制端，該第二開關之該第一端電性連接至對應之該第二資料線，該第二開關之該控制端電性連接至對應之該第一掃描線；一第三開關，具有一第一端、一第二端以及一控制端，該第三開關之該第一端電性連接至對應之該第一資料線，該第三開關之該控制端電性連接至對應之該第一掃描線；一第四開關，具有一第一端、一第二端以及一控制端，該第四開關之該第一端電性連接至對應之該第二資料線，該第四開關之該控制端電性連接至對應之該第一掃描線；一液晶電容形成於該第一開關之該第二端與該第二開關之該第二端之間；一第一電容，具有一第一端以及一第二端，該第一電容之該第一端電性連接至該第一開關之該第二端；一第二電容，具有一第一端以及一第二端，該第二電容之該第一端電性連接至該第二開關之該第二端；一第一儲存電容，具有一第一端以及一第二端，該第一端電性連接至該第三開關之該第二端，以及該第一儲存電容之第二端用以接收一參考電位；一第二儲存電容，具有一第一端以及一第二端，該第一端 電性連接至該第四開關之該第二端，以及該第二儲存電容之第二端用以接收該參考電位；以及至少一開關單元，該至少一開關單元具有一第一端、一第二端以及一控制端，該至少一開關單元之該第一端電性連接至該第一儲存電容的該第一端及該第二電容的該第二端，該至少一開關單元之該控制端電性連接至該第二掃描線，以及該至少一開關單元之該第二端電性連接至該第二儲存電容之該第一端及該第一電容之該第二端。
  9. 如請求項8所述之畫素矩陣，其中該至少一開關單元的數目實質上為複數個開關單元，每一該開關單元具有一第一端、一第二端以及一控制端，每一開關單元之該第一端電性連接至該第一儲存電容的該第一端及該第二電容的該第二端，每一開關單元之該控制端電性連接至該第二掃描線，以及每一開關單元之該第二端電性連接至該第二儲存電容之該第一端及該第一電容之該第二端。
  10. 如請求項8所述之畫素矩陣，其中每一該畫素驅動電路更包含：一第三電容以及一第四電容，該第三電容具有一第一端以及一第二端，該第四電容具有一第一端以及一第二端，其中該第三電容之該第一端電連接於該第一開關之該第二端，該第三電容之該第二端用以接收該參考電位，且該第四電容之該第一端電連接於該第二開端之該第二端，該第三電容之該第二端用以接收該參考電位。
TW101146226A 2012-12-07 2012-12-07 畫素驅動電路與畫素矩陣 TWI483238B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101146226A TWI483238B (zh) 2012-12-07 2012-12-07 畫素驅動電路與畫素矩陣
CN201310023991.0A CN103123771B (zh) 2012-12-07 2013-01-22 像素驱动电路、驱动方法与像素矩阵
US13/846,376 US8842062B2 (en) 2012-12-07 2013-03-18 Pixel driving circuit, driving method thereof, and pixel matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146226A TWI483238B (zh) 2012-12-07 2012-12-07 畫素驅動電路與畫素矩陣

Publications (2)

Publication Number Publication Date
TW201423708A true TW201423708A (zh) 2014-06-16
TWI483238B TWI483238B (zh) 2015-05-01

Family

ID=48454732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146226A TWI483238B (zh) 2012-12-07 2012-12-07 畫素驅動電路與畫素矩陣

Country Status (3)

Country Link
US (1) US8842062B2 (zh)
CN (1) CN103123771B (zh)
TW (1) TWI483238B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185285A (zh) * 2015-07-16 2015-12-23 友达光电股份有限公司 像素电路
TWI690913B (zh) * 2019-04-15 2020-04-11 友達光電股份有限公司 顯示裝置及像素電路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201535347A (zh) * 2014-03-12 2015-09-16 Au Optronics Corp 液晶顯示器的畫素電路及其控制方法
TWI526760B (zh) * 2014-07-17 2016-03-21 友達光電股份有限公司 液晶像素電路及其驅動方法
JP2019133982A (ja) * 2018-01-29 2019-08-08 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7374886B2 (ja) * 2018-03-30 2023-11-07 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101402913B1 (ko) * 2007-07-04 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US7830346B2 (en) * 2007-07-12 2010-11-09 Au Optronics Corporation Liquid crystal display panel with color washout improvement by scanning line coupling and applications of same
TWI368211B (en) * 2007-07-30 2012-07-11 Chimei Innolux Corp Flat display apparatus, pixel structure and pixel driving method
TWI356232B (en) * 2007-09-28 2012-01-11 Au Optronics Corp Liquid crystal display for reducing residual image
TWI373678B (en) * 2008-04-25 2012-10-01 Chimei Innolux Corp A driving method of liquid crystal display device
KR101608852B1 (ko) * 2008-11-18 2016-04-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
CN101776825B (zh) * 2009-01-08 2012-02-01 胜华科技股份有限公司 液晶显示器及其像素单元
US9275585B2 (en) * 2010-12-28 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Driving method of field sequential liquid crystal display device
CN102338958A (zh) * 2011-09-15 2012-02-01 深超光电（深圳）有限公司 双闸极液晶显示面板驱动结构及驱动方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185285A (zh) * 2015-07-16 2015-12-23 友达光电股份有限公司 像素电路
CN105185285B (zh) * 2015-07-16 2018-05-29 友达光电股份有限公司 像素电路
TWI690913B (zh) * 2019-04-15 2020-04-11 友達光電股份有限公司 顯示裝置及像素電路

Also Published As

Publication number Publication date
CN103123771A (zh) 2013-05-29
US8842062B2 (en) 2014-09-23
TWI483238B (zh) 2015-05-01
US20140160103A1 (en) 2014-06-12
CN103123771B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
US9348188B2 (en) Liquid crystal display
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
US8810491B2 (en) Liquid crystal display with color washout improvement and method of driving same
TWI475552B (zh) 畫素驅動電路
US8031287B2 (en) Display panel and liquid crystal display including the same
TWI483238B (zh) 畫素驅動電路與畫素矩陣
US8884861B2 (en) Liquid crystal display and driving method thereof
US10297213B2 (en) Array substrate with data line sharing structure
JP6530138B2 (ja) 広視野角パネル及び表示装置
TW201321875A (zh) 顯示面板及其中畫素結構以及顯示面板中之驅動方法
US20090309867A1 (en) Method of driving pixels and display apparatus for performing the method
US10209580B2 (en) Liquid crystal display device
JPWO2011030819A1 (ja) 液晶表示装置
CN108646480A (zh) 一种垂直取向型液晶显示器
TWI405014B (zh) 液晶顯示器及其驅動方法
CN105372890A (zh) 像素结构和液晶显示面板
US20080239182A1 (en) Multi-domain vertical alignment liquid crystal display
CN105372884A (zh) 液晶显示面板及应用该液晶显示面板的电子装置
US7375706B2 (en) Pixel structure of a liquid crystal display and driving method thereof
EP3637182A1 (en) Liquid crystal display panel and device
KR20080079015A (ko) 액정 표시 장치
KR20150099665A (ko) 액정 표시 장치
CN103048839A (zh) 像素驱动电路及其驱动方法
US20210012740A1 (en) Driving method and driving device of display panel, and display apparatus