TW201349491A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201349491A
TW201349491A TW102109436A TW102109436A TW201349491A TW 201349491 A TW201349491 A TW 201349491A TW 102109436 A TW102109436 A TW 102109436A TW 102109436 A TW102109436 A TW 102109436A TW 201349491 A TW201349491 A TW 201349491A
Authority
TW
Taiwan
Prior art keywords
insulating film
compound semiconductor
algan
gan
semiconductor device
Prior art date
Application number
TW102109436A
Other languages
English (en)
Other versions
TWI523221B (zh
Inventor
Toshihide Kikkawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201349491A publication Critical patent/TW201349491A/zh
Application granted granted Critical
Publication of TWI523221B publication Critical patent/TWI523221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

一種AlGaN/GaN HEMT包含化合物半導體堆疊結構；在化合物半導體堆疊結構上劃分元件區的元件隔離結構；在元件區上形成而不在元件隔離結構上形成的第一絕緣膜；至少在元件隔離結構上形成並且含氫量高於第一絕緣膜的第二絕緣膜；以及穿過(via)第二絕緣膜在化合物半導體堆疊結構之元件區上形成的閘極電極。

Description

化合物半導體裝置及其製造方法
本文在此所述實施例係針對化合物半導體裝置及其製造方法。
已想到利用高飽和電子速度(saturation electron velocity)及寬能隙(band gap)之類的特性將氮化物半導體應用於耐高電壓、高功率半導體裝置。例如，為氮化物半導體之GaN之能隙3.4eV高於矽之能隙(1.1eV)和砷化鎵之能隙(1.4eV)，並且具有高崩潰電場強度。這使得GaN在作為用於實現高電壓操作和高功率的電源供應器的半導體裝置材料方面很有前途。
已有許多報告在探討利用氮化物半導體作為裝置之場效電晶體，尤其是HEMT(高電子遷移率電晶體)。例如，在基於GaN之HEMT(GaN-HEMT)中，利用GaN作為電子過渡層並且利用AlGaN作為電子供應層的AlGaN/GaN HEMT已受到注意。在AlGaN/GaN HEMT中，歸因於GaN與AlGaN之間晶格常數(lattice constant)差異的畸變(distortion)出現在AlGaN中。由於AlGaN因畸變造成的壓電極化及自發極化，故得到高濃度二維電子氣體(2DEG)。因此，AlGaN/GaN HEMT預期為用於電動車及諸如此類 之高效率切換元件或耐高電壓、高功率裝置。
[專利文件1]第2010-219247號日本專利公開文件。
在氮化物半導體裝置中，保護膜通常係透過沉積包覆氮化物半導體層之絕緣體予以形成。在某些稱為MIS型HEMT的情況下，係以此當作閘極絕緣膜之保護膜予以形成。在形成保護膜的情況下，高溫退火係在保護膜形成後施加以改良其絕緣膜品質。
然而，已發現的問題是，即使改良了保護膜之絕緣膜品質，高溫度退火仍使半導體裝置中的關閉漏電電流(off-leakage current)上升。
第1圖為描述具有保護膜之AlGaN/GaN HEMT中關閉漏電電流與汲極電壓相關性的特性圖。保護膜係藉由以氧化鋁作為材料之ALD法(原子層沉積法)予以形成。當處理溫度低時(例如600℃)，幾乎沒有關閉漏電電流的問題。另一方面，當處理溫度為保護膜之絕緣膜品質顯著改良的高溫時(例如720℃)，已發現關閉漏電電流隨著汲極電壓之上升而上升。
本發明之實施例係鑒於上述問題予以施作，且實施例之一目的在於提供高可靠度化合物半導體裝置及其製造方法，其中保護膜係形成具有優良絕緣膜品質但又確實阻止關閉漏電電流出現，能夠減少關機時的損失。
根據一態樣之化合物半導體裝置包括：化合物半導體區；在化合物半導體區上劃分(demarcate)元件區的元件隔離結構；在元件區上形成而不在元件隔離結構上形成的第一絕緣膜； 以及至少在元件隔離結構上形成並且含氫量高於第一絕緣膜的第二絕緣膜。
根據一態樣之半導體裝置製造方法包括：在化合物半導體區上形成元件隔離區上具有開口並且包覆元件區的第一絕緣膜；在元件隔離區上形成元件隔離結構；以及形成至少包覆元件隔離結構並且含氫量高於第一絕緣膜的第二絕緣膜。
1‧‧‧矽基板
2‧‧‧化合物半導體堆疊結構
2A、2B、2C‧‧‧凹口
2a‧‧‧晶核形成層
2b‧‧‧電子過渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋罩層
2e1‧‧‧第一帽蓋
2e2‧‧‧第二帽蓋
2e3‧‧‧第三帽蓋
3‧‧‧第一絕緣膜
3A、5A‧‧‧Al2O3膜
3a、10a‧‧‧開口
4‧‧‧元件隔離結構
5‧‧‧第二絕緣膜
6‧‧‧源極電極
7‧‧‧汲極電極
8、11、13‧‧‧凹口
9、12、14‧‧‧閘極電極
10‧‧‧光阻遮罩
15‧‧‧保護膜
20‧‧‧PFC電路
21‧‧‧切換元件
22‧‧‧二極體
23‧‧‧抗流線圈
24、25‧‧‧電容器
26‧‧‧二極體橋件
27‧‧‧AC電源供應器
30‧‧‧全橋式反相器電路
31‧‧‧高電壓一次側回路
32‧‧‧低電壓二次側回路
33‧‧‧變壓器
34a、34b、34c、34d、35a、35b、35c‧‧‧切換元件
41‧‧‧數位預失真電路
42a、42b‧‧‧混頻器
43‧‧‧功率放大器
100‧‧‧HEMT晶片
101‧‧‧電晶體區
102‧‧‧汲極接墊
103‧‧‧閘極接墊
104‧‧‧源極接墊
111‧‧‧晶粒接著劑
112‧‧‧導線架
112a‧‧‧汲極導線
112b‧‧‧閘極導線
112c‧‧‧源極導線
113‧‧‧鋁接線
114‧‧‧壓模樹脂
第1圖為描述具有保護膜之AlGaN/GaN HEMT中關閉漏電電流與汲極電壓之相關性的特性圖。
第2圖為根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第3圖為第2圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第4圖為第3圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第5圖為第4圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第6圖為第5圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第7圖為第6圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第8圖為第7圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第9圖為第8圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第10圖為第9圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第11圖為第10圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第12圖為第11圖的後續，係根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
第13圖為描述對照用實施例AlGaN/GaN HEMT的示意剖面圖。
第14圖為描述對照用實施例中關閉漏電電流與PDA溫度相關性研討成果的特性圖。
第15圖為描述2DEG片電阻值與PDA溫度相關性研討成果的特性圖。
第16圖為描述保護膜中的濕氣濃度(moisture concentration)與退火溫度相關性研討成果的特性圖。
第17圖為描述根據實施例之AlGaN/GaN HEMT中關閉漏電電流與汲極電壓相關性與對照用實施例作比較所得成果的特性圖.
第18圖為描述根據第一具體實施例之改進實施例之MIS型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。
第19圖為接續第18圖，係描述根據第一實施例之改進實施例之MIS型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。
第20圖為根據第二實施例之肖特基(Schottky)型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖；第21圖為接續第20圖，係根據第二實施例描述肖特基型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。
第22圖為根據第二實施例之改進實施例之肖特基型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖；第23圖為接續第22圖，係根據第二實施例之改進實施例描述肖特基型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。
第24圖為描述使用一種選自第一與第二實施例及其改進實施例之AlGaNGaN HEMT之HEMT晶片的示意平面圖。
第25圖為描述使用一種選自第一與第二實施例及其改進實施例之AlGaNGaN HEMT之HEMT晶片之分立封裝的示意平面圖。
第26圖為根據第三實施例描述PFC電路的連接圖。
第27圖為根據第四實施例描述電源供應裝置的示意結構的連接圖。
第28圖為根據第五實施例描述高頻放大器的示意結構的連接圖。
以下將搭配圖式詳細說明實施例。在底下的實施例中，化合物半導體裝置之結果將與其製造方法一起說明。
請注意，在底下的圖式中，某些組成構件為了方便描述未以精確的相對尺寸與厚度予以說明。
(第一實施例)
在此實施例中，將揭露的是作為化合物半導體裝置 的MIS型AlGaN/GaN HEMT。
第2圖至第12圖為根據第一實施例按步驟描述MIS型AlGaN/GaN HEMT製造方法的示意剖面圖。
首先，如第2圖所示，在此為化合物半導體堆疊結構2之化合物半導體區係在例如作為生長基板的矽基板1上形成。可使用SiC基板、藍寶石基板、GaAs基板、GaN基板、或諸如此類來代替使用矽基板作為生長基板。另外，基板的導電性(conductivity)可為半絕緣或導電(conductive)。
化合物半導體堆疊結構2包括晶核形成層(nucleus formation layer)2a、電子過渡層(electron transit layer)2b、中間層(間隔層)2c、電子供應層2d、以及蓋罩層(cap layer)2e。蓋罩層2e具有三層結構並且係由依序堆疊之第一帽蓋(cap)2e1、第二帽蓋2e2、以及第三帽蓋2e3所組成。
更詳細地，接下來的化合物半導體係藉由例如MOVPE(有機金屬氣相磊晶)法在矽基板1上生長。可使用MBE(分子束磊晶)法或諸如此類來代替使用MOVPE法。
在矽基板1上，要成為晶核形成層2a、電子過渡層2b、中間層2c、電子供應層2d、以及蓋罩層2e之化合物半導體係依序生長。晶核形成層2a係由矽基板1上生長例如大約0.1微米厚度之AlN所構成。電子過渡層2b係由生長例如3微米厚度之i型(故意未摻雜型)GaN所構成。中間層2c係由生長例如大約5奈米厚度之i型AlGaN所構成。電子供應層2d係由生長厚度大約30奈米厚度之n型AlGaN所構成。在形成蓋罩層2e時，n型GaN係生長例如7奈米作為第一帽蓋2e1、AlN係生長例如大約2奈米 作為第二帽蓋2e2、以及n型GaN係生長例如大約4奈米作為第三帽蓋2e3。中間層2c有時未予以形成。電子供應層2d可由i型AlGaN所構成。
為了生長GaN，其為Ga來源之三甲基鎵(TMGa)氣體與氨(NH3)氣體的混合氣體係當作來源氣體。為了生長AlGaN，三甲基鋁(TMAl)氣體、TMGa氣體、NH3氣體之混合氣體係當作來源氣體。根據所要生長的化合物半導體層，無論是否供應TMAl氣體和TMGa氣體，流率係作適當設定。其為共用來源(common source)之NH3氣體的流率係設定為大約100sccm到大約10slm。另外，生長壓力係設定為大約50托(Torr)到大約300托，以及生長溫度係設定為大約1000℃到大約1200℃。
為了將AlGaN及GaN生長為n型，亦即，為了形成電子供應層2d(n型AlGaN)及第一與第三帽蓋2e1、2e3(n型GaN)，n型雜質係添加到AlGaN及GaN的來源氣體。此處，舉例而言，含矽之矽烷(SiH4)氣體係以預定流率添加到來源氣體，從而以矽摻雜AlGaN及GaN。矽之摻雜濃度係設定為大約1×1018/cm3到大約1×1020/cm3，例如設定為大約5×1018/cm3。
在所形成之化合物半導體堆疊結構2中，可歸因於GaN晶格常數與AlGaN晶格常數之間差異的畸變所造成的壓電極化在電子過渡層2b與電子供應層2d的界面上出現(確切地講，具有中間層2c的界面，以下稱為GaN/AlGaN界面)。由於電子過渡層2b及電子供應層2d之壓電極化和自發極化兩種效應，具有高電子濃度之二維電子氣體(2DEG)係在GaN/AlGaN界面中產生。
接著，如第3圖所示，凹口2A在要形成閘極電極處 之部位中形成。
更詳細地，首先，光阻(resist)係塗敷在化合物半導體堆疊結構2之表面上。光阻係藉由微影予以處理，藉以在光阻中形成開口，化合物半導體堆疊結構2之表面對應於要形成閘極電極處的部位係曝露自開口。因此，具有開口之光阻遮罩得以形成。
藉由使用此光阻遮罩，化合物半導體堆疊結構2係予以乾蝕刻，直到電子過渡層2b之表層在此係蝕刻至大約電子過渡層2b界面中所產生2DEG得以分離(split)處的深度。因此，凹口2A在化合物半導體堆疊結構2中形成，所蝕刻電子過渡層2b之部件係曝露自凹口2A之底部表面。如此，形成凹口2A係致能所謂的正常關閉運作(normally-off operation)。如氬(Ar)之惰性氣體及如Cl2之氯基氣體係作為用於乾蝕刻的蝕刻氣體。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
接著，如第4圖所示，形成Al2O3膜3A。
更詳細地，舉例而言，氧化鋁(Al2O3)係在化合物半導體堆疊結構2之整個表面上沉積以便填充凹口2A。Al2O3係藉由例如ALD法以大約300℃的處理溫度沉積大約40奈米的膜厚(film thickness)。可沉積二氧化鉿(HfO2,hafnium oxide)、氮氧化鋁(AlON)、或氧化鉭(Ta2O5)或任何其組合來代替沉積Al2O3。
因此，包覆化合物半導體堆疊結構2整個表面的Al2O3膜3A得以形成。
接著，如第5圖所示，高溫退火係施加於Al2O3膜 3A以形成第一絕緣膜3。
更詳細地，Al2O3膜3A以700℃或更高的處理溫度(此處為高於後述低溫退火溫度的850℃)進行一分鐘高溫退火。藉此高溫退火，Al2O3膜3A係重組成具有優良絕緣膜品質之膜件，其含氫量低於後述第二絕緣膜。接受高溫退火之Al2O3膜3A為第一絕緣膜3。第一絕緣膜3的含氫量變為1%或更少，此處大約0.5%。「含氫量」意指每單位體積(1cm3)氫原子數量對鋁(Al)原子數量之比率。正如熱脫附質譜法(TDS法)所評估，第一絕緣膜3的氫濃度大約是5×1019/cm3或更小，此處為大約1×1019/cm3。
接著，如第6圖所示，開口3a係在第一絕緣膜3中形成。
更詳細地，光阻是先塗敷在第一絕緣膜3上並且藉由微影予以處理。因此，具有曝露第一絕緣膜3元件隔離區(形成元件隔離結構處的部位)之開口10a的光阻遮罩10得以形成。
第一絕緣膜3係藉由使用光阻遮罩10予以乾蝕刻。舉例而言，蝕刻氣體用的是SF6。因此，第一絕緣膜3在元件隔離區上的部位得以移除，藉以使曝露元件隔離區之開口3a在第一絕緣膜3中形成。
接著，如第7圖所示，形成元件隔離結構4。
更詳細地，舉例而言，再次利用光阻遮罩10將氬(Ar)射注(inject)到化合物半導體堆疊結構2的元件隔離區。射注條件為Ar加速能量大約40keV且其劑量(dose amount)大約1×1014/cm2。因此，元件隔離結構4在化合物半導體堆疊結構2及矽基板1之表層部位中形成。元件隔離結構4劃分化合物半導體堆疊結構2 上的元件區。
附帶一提，舉例如STI(shallow trench isolation)(淺溝槽隔離)法之另一已知方法而非前述射注法可用於元件隔離。此時，舉例而言，氯基蝕刻氣體係用於乾蝕刻化合物半導體堆疊結構2。
光阻遮罩10係藉由濕處理、灰化、或諸如此類予以移除.
接著，如第8圖所示，形成的是Al2O3膜5A。
更詳細地，舉例而言，氧化鋁(Al2O3)係在包括有元件隔離結構4上區域之化合物半導體堆疊結構2的整個表面上沉積。Al2O3是藉由例如ALD法以大約300℃之處理溫度沉積大約20奈米的膜厚。可藉由例如ALD法沉積二氧化鉿(HfO2)、氮氧化鋁(AlON)、或氧化鉭(Ta2O5)或任何其組合來代替沉積Al2O3。
因此，包覆包括元件隔離結構4上區域之化合物半導體堆疊結構2整個表面的Al2O3膜5A得以形成。
接著，如第9圖所示，低溫退火係施加於Al2O3膜5A以形成第二絕緣膜5。
更詳細地，Al2O3膜5A以700℃或更低的處理溫度(此處為低於前述高溫退火之600℃)進行一分鐘低溫退火。Al2O3膜5A藉此低溫退火變成含氫量高於前述第一絕緣膜3的Al2O3。經歷過低溫退火的Al2O3膜5A為第二絕緣膜5。第二絕緣膜5的含氫量變為1%或更多，此處大約是高於第一絕緣膜3之10%。正如熱脫附質譜法(TDS法)所評估，第二絕緣膜5的氫濃度大約是5×1019/cm3或更大，此處為大約5×1019/cm3。
接著，如第10圖所示，形成源極電極6和汲極電極7。
更詳細地，首先將光阻塗敷在化合物半導體堆疊結構2之表面上。藉由微影處理光阻以形成開口，化合物半導體層結構2表面的源極電極和汲極電極形成處的部位係曝露自開口。因此，具有開口的光阻遮罩得以形成。
藉由使用此光阻遮罩來乾蝕刻蓋罩層2e直到電子供應層2d之表面得以曝露。因此，在蓋罩層2e中形成用於電極之凹口2B、2C，電子供應層2d表面上要形成源極電極和汲極電極處之部位係曝露自凹口2B、2C。如Ar之惰性氣體以及如Cl2之氯基氣體係用於乾蝕刻的蝕刻氣體。附帶一提，為了形成用於電極之凹口2B、2C，蝕刻可實施到蓋罩層2e之中間或者蝕刻可實施到距離電子供應層2d之預定深度。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
其次，形成用於形成源極電極和汲極電極的光阻遮罩。此處，舉例而言，使用的為適用於氣相沉積法及舉離(liftoff)法的屋簷結構雙層光阻(eaves-structure double-layer resist)。此光阻係塗敷在化合物半導體堆疊結構2上，以及曝露用於電極之凹口2B、2C的開口得以形成。因此，具有開口的光阻遮罩得以形成。
舉例而言，使用此光阻遮罩，藉由例如氣相沉積法在包括有用於電極之凹口2B、2C內側的光阻遮罩上沉積Ta/Al作為電極材料。Ta的厚度為大約30奈米以及Al的厚度為大約200奈米。光阻遮罩及沉積其上的Ta/Al係藉由舉離法予以移除。之 後，矽基板1係以大約400℃到1000℃(例如大約600℃)的溫度舉例在氮化物氛圍中予以熱處理，並且促使殘留的Ta/Al與電子供應層2d歐姆接觸。若Ta/Al和電子供應層2d獲得歐姆接觸，則有時不需要熱處理。透過上述處理，填充用於蓋罩層2e電極之凹口2B、2C的部份電極材料所構成之源極電極6和汲極電極7得以形成。
接著，如第11圖所示，用於電極之凹口8係在要形成閘極電極處的部位中形成。
更詳細地，光阻首先係塗敷在包括有第二絕緣膜5上區域的整個表面上。光阻係藉由微影予以處理，藉以在光阻中形成開口，對應於要形成第二絕緣膜5表面的閘極電極處的部位係曝露自開口。因此，具有開口的光阻遮罩得以形成。
凹口2A中的第二絕緣膜5和第一絕緣膜3係藉由使用此光阻遮罩予以乾蝕刻，以至第一絕緣膜3在底部部位留有預定厚度。因此，在凹口2A裡的第一絕緣膜3和第二絕緣膜5中，第一絕緣膜3在其底部部位上留有預定厚度的用於電極之凹口8得以形成。底部部位上第一絕緣膜3的作用為閘極絕緣膜。SF6係作為乾蝕刻的蝕刻氣體。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
接著，如第12圖所示地形成閘極電極9。
更詳細地，用於形成閘極電極的光阻遮罩得以形成。此處，舉例而言，使用的是適用於氣相沉積法及舉離法的屋簷結構雙層光阻。此光阻係塗敷在整個表面上，以及曝露用於電 極之凹口8的開口得以形成。因此，具有開口的光阻遮罩得以形成。
舉例而言，藉由使用此光阻遮罩，Ni/Au係藉由例如氣相沉積法在包括有開口內側的光阻遮罩上沉積為電極材料，用於電極之凹口8係曝露自開口。Ni的厚度為大約30奈米以及Au的厚度為大約400奈米。光阻遮罩及沉積其上的Ni/Au係藉由舉離法予以移除。透過上述處理，填充用於電極之凹口8內側並且在第二絕緣膜5之上突出的閘極電極9得以形成。閘極電極9底下的第一絕緣膜3變為閘極絕緣膜。
之後，透過如形成連接於源極電極6、汲極電極7、以及閘極電極9之接線(wirings)的步驟，根據本實施例之MIS型AlGaN/GaN HEMT得以形成。
此處，根據本實施例之AlGaN/GaN HEMT具有的運作及效應將基於對照用實施例之比較予以說明。
第13圖為描述對照用實施例AlGaN/GaN HEMT的示意剖面圖。在第13圖中，如同根據本實施例AlGaN/GaN HEMT之相同組成部件等等係以相同的元件符號予以標示。
在對照用實施例之AlGaN/GaN HEMT中，形成的是保護膜15而不是形成本實施例之第一絕緣膜3及第二絕緣膜5。其它結構如同本實施例，因而在第13圖中係以如同第12圖之元件符號予以標示。保護膜15係在化合物半導體堆疊結構2(包括元件隔離結構4上的區域)的整個表面上形成以保護元件表面。
在形成有保護膜15的對照用實施例中，在元件隔離結構4中，如第13圖之箭號A所示，關閉漏電電流在AlGaN/GaN HEMT中鄰近之汲極電極7與源極電極8之間的元件隔離結構4中流動。
在本實施例中，重點在於關閉漏電電流與保護膜15的相關性。第14圖為描述對照用實施例中的關閉漏電電流與PDA溫度相關性研討結果的特性圖。PDA(Post Deposition Anneal)(沉積後退火)溫度代表保護膜形成後退火的溫度。在第14圖中，具有保護膜15之對照用實施例之AlGaN/GaN HEMT作出四類樣本(sample)。這些樣本係在藉由ALD形成Al2O3膜之後分別以600℃、700℃、720℃、以及750℃的處理溫度退火一分鐘予以形成。
如第14圖所示，在樣本1中，關閉漏電電流呈現微不足道的低數值。另一方面，在樣本2、3、4中，關閉漏電電流呈現大數值。已經清楚可知，關閉漏電電流因而與PDA溫度有顯著相關性。
記住第14圖的結果，研討的是對照用實施例AlGaN/GaN HEMT中2DEG產生量與PDA溫度之相關性。當片電阻值(sheet resistance value)較小時，2DEG產生量較大。
第15圖為描述2DEG片電阻值與PDA溫度相關性研討結果的特性圖。第15圖的虛線(broken line)表示化合物半導體堆疊結構2磊晶生長階段的2DEG片電阻值。在第15圖中，為具有保護膜15之對照用實施例之AlGaN/GaN HEMT製作四種樣本。這些樣本是在藉由ALD法形成Al2O3膜後分別以600℃、700℃、750℃、800℃之處理溫度退火一分鐘予以製作。此等樣本將分別稱為樣本1至4。
如第15圖所示，在樣本1中，2DEG片電阻值呈現 接近生長化合物半導體堆疊結構2時的數值，其表示2DEG量接近期望值(desired value)。另一方面，在樣本2、3、4中，2DEG片電阻值低，其表示2DEG量大於期望值。2DEG量在保護膜以700℃或更高處理溫度退火時如此增加的可能原因在於高溫退火降低元件隔離結構的表面上的能隙(energy band)。
基於第15圖的結果，得以推論元件隔離結構的表面上的能隙降低係歸因於退火所造成保護膜含氫量(濕氣含量(moisture content))的變化，並且得以研討保護膜中濕氣濃度與退火溫度的相關性。其結果係描述於第16圖中。如第16圖所示，與未進行退火之保護膜之濕氣含量作比較，濕氣含量隨著退火溫度上升而減少，以及當退火溫度設定為700℃與800℃時，保護膜中的濕氣幾乎完全移除。
在本實施例中，具有高絕緣膜品質(亦即，已進行高溫退火)的第一絕緣膜3係如上所述在元件區上形成為保護膜。另一方面，在元件隔離結構4上，未形成第一絕緣膜3，而是形成含氫量高於第一絕緣膜2(亦即，已進行低溫退火)的第二絕緣膜5。
在根據本實施例之AlGaN/GaN HEMT中，關閉漏電電流與汲極電壓的相關性係基於與對照用實施例之比較予以探討。測量結果係示於第17圖中。在第17圖中，對照用實施例為其保護膜15係藉由第13圖之700℃高溫退火予以形成的AlGaN/GaN HEMT。如第17圖所示，在對照用實施例中，關閉漏電電流在汲極電壓從0V到400V整個測量範圍呈現高數值，並且隨著汲極電壓上升而上升。另一方面，在本實施例中，關閉漏電電流幾乎沒有變化，並且在汲極電壓從0V到400V整個測量 範圍都呈現低數值。已發現的是，在本實施例中，由於其為元件區保護膜之第一絕緣膜3未含氫，故呈現穩定的電晶體運作，但又未在元件隔離結構4上形成表面漏電路徑，且關閉漏電電流大幅改善。在根據本實施例的AlGaN/GaN HEMT中，由於關閉漏電電流之改善，電晶體可靠度亦得到改善，並且在汲極電壓400V時，200℃高溫供電的情況下確定有1×106小時的平均壽命。
如上所述，本實施例實現高可靠度MIS型AlGaN/GaN HEMT，其中同樣作用為閘極絕緣膜的保護膜(第一絕緣膜3)係形成具有優良絕緣膜品質，但又確實阻止關閉漏電電流的出現，致使在關機時(power-off time)的損耗降低。
在上文中，所呈現的是Al2O3沉積作為第一與第二絕緣膜的實施例。舉例而言，當形成作為第一與第二絕緣膜的是HfO2而非Al2O3時，形成方式如下所述。HfO2膜係藉由原子層沉積(ALD)法或諸如此類形成，此HfO2膜經歷一分鐘700℃高溫度退火，從而形成第一絕緣膜。類似地，HfO2膜係藉由ALD法或諸如此類形成，並且此HfO2膜經歷一分鐘500℃低溫度退火，從而形成第二絕緣膜。
舉例而言，當形成作為第一與第二絕緣膜的是AlON而非Al2O3時，其形成方式如下所述。AlON膜藉由ALD法或諸如此類形成，並且此AlON膜經歷一分鐘750℃高溫度退火，從而形成第一絕緣膜。類似地，AlON膜係藉由ALD法或諸如此類形成，並且此AlON膜經歷一分鐘600℃低溫度退火，從而形成第二絕緣膜。類似於具有由Al2O3構成之第一與第二絕緣膜的AlGaN/GaN HEMT，具有由AlON構成之第一與第二絕緣膜AlGaN/GaN HEMT 呈現低關閉漏電電流，但又可實現高導通電流(on-current)(大約是第13圖對照用實施例的1.5倍)。這是因為由AlON構成之第一與第二絕緣膜係形成為具有少量陷阱(trap)之膜件以及深層入陷電子(deep levels trapping electrons)減少。因此，抑制導通電阻增加的二次效應亦已確定。
舉例而言，當作為第一與第二絕緣膜所形成的是Ta2O5而非形成Al2O3時，其形成方式如下所述。Ta2O5膜係藉由濺鍍法或諸如此類予以形成，以及此Ta2O5膜經歷一分鐘600℃高溫退火，藉以形成第一絕緣膜。類似地，Ta2O5膜係藉由濺鍍法或諸如此類予以形，以及此Ta2O5膜係經歷一分鐘300℃低溫退火，藉以形成第二絕緣膜。
(改進的例子)
此處，將說明的是本實施例的改進例子。在本實施例中，元件區上留下的是第二絕緣膜5，所考量的是減少製造過程步驟，但元件區上的第二絕緣膜5可能被移除。
第18圖及第19圖為描述根據第一實施例的改進例子的MIS型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。如同第一實施例之相同組成部件將以相同元件符號表示並且其詳細說明將予以省略。
在本改進的例子中，第2圖至第9圖中的步驟先如第一實施例所述予以實施。
接著，如第18圖所示，移除元件區上的第二絕緣膜5。
更詳細地，元件隔離區結構4上藉由微影形成僅包 覆部份第二絕緣膜5的光阻遮罩。藉由此光阻遮罩，利用預定蝕刻溶液濕蝕刻第二絕緣膜5。因此，元件區上的第二絕緣膜5得以移除，並且僅在元件隔離結構4上留下第二絕緣膜5。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
之後，如第19圖所示，實施第10圖至第12圖中的步驟以形成如同第一實施例的源極電極6、汲極電極7、以及閘極電極9。
之後，透過諸如連接於源極電極6、汲極電極7、以及閘極電極9之接線形成步驟，形成根據本改進例子的MIS型AlGaN/GaN HEMT。
本改進例子實現高可靠度MIS型AlGaN/GaN HEMT，其中作用亦如閘極絕緣膜之保護膜(第一絕緣膜3)係形成具有優良絕緣膜品質而又確實阻止關閉漏電電流出現，致使關機時的損耗減少。
(第二實施例)
在本實施例中，肖特基型AlGaN/GaN HEMT係揭露作為化合物半導體裝置。
第20圖及第21圖為根據第二實施例描述肖特基型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。如同第一實施例之相同組成部件等等將以相同的元件符號予以表示並且將省略其詳細說明。
在本實施例中，第2圖至第10圖中的步驟先如同第一實施例予以實施。
接著，如第20圖所示，用於電極之凹口11係形成於要形成閘極電極處的部位。
更詳細地，光阻係塗敷在包括有第二絕緣膜5上之區域的整個表面上。光阻係藉由微影予以處理，藉以在光阻中形成開口，第二絕緣膜5表面對應於要形成閘極電極處的部位係曝露自開口。因此，具有開口的光阻遮罩得以形成。
藉由利用此光阻遮罩，乾蝕刻凹口2A中的第二絕緣膜5及第一絕緣膜3，直到曝露凹口2A底部表面上的電子過渡層2b。因此，用於電極之凹口11得以在凹口2A中的第一絕緣膜3及第二絕緣膜5內形成，電子過渡層2b係曝露自凹口11的底部部位。Cl2係作為乾蝕刻的蝕刻氣體。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
接著，如第21圖所示，形成閘極電極12。
更詳細地，首先形成用於形成閘極電極的光阻遮罩。此處，舉例而言，使用的是適用於氣相沉積法及舉離法的屋簷結構雙層光阻。此光阻係塗敷在整個表面上，用於電極之凹口11所由曝露的開口得以形成。因此，具有開口的光阻遮罩得以形成。
舉例而言，藉由使用光阻遮罩，Ni/Au係藉由例如氣相沉積法在光阻遮罩上沉積為電極材料，光阻遮罩包括用於電極之凹口11所由曝露之開口的內側。Ni的厚度為大約30奈米以及Au的厚度為大約400奈米。光阻遮罩以及沉積其上的Ni/Au係藉由舉離法予以移除。因此，填充用於電極之凹口11內側並且在 第二絕緣膜5之上突出的閘極電極12得以形成。電極12與電極過渡層2b呈肖特基接觸。
之後，透過如連接於源極電極6、汲極電極7、以及閘極電極12之接線的形成步驟，根據本實施例的肖特基型AlGaN/GaN HEMT得以形成。
如上所述，本實施例實現高可靠度肖特基型AlGaN/GaN HEMT，其中其為化合物半導體堆疊結構2的保護膜的第一絕緣膜3係形成有優良絕緣膜品質但又確實阻止關閉漏電電流的出現，致使關機時的損耗降低。
(改進的例子)
此處，將說明的是本實施例的改進例子。本實施例採用的結構是在形成用於電極之凹口11之前先形成用於電極之凹口2A，以及作為化合物半導體堆疊結構2的保護膜之第一絕緣膜3係填充於凹口2A內，但用於電極之凹口2A不一定要形成。
第22圖及第23圖為根據第二實施例之改進例子描述肖特基型AlGaN/GaN HEMT製造方法的主要步驟的示意剖面圖。如同第一及第二實施例之相同組成部件將以相同元件符號表示並且其詳細說明將予以省略。
在本改進例子中，在第2圖的步驟之後，第3圖之步驟未如第一實施例實施，以及第4圖至第10圖的步驟係先予以實施。
接著，如第22圖所示，在要形成閘極電極處之部位中形成用於電極之凹口13。
更詳細地，首先將光阻塗敷在包括有第二絕緣膜5 上之區域的整個表面上。光阻係藉由微影予以處理，藉以在光阻中形成開口，第二絕緣膜5表面對應於要形成閘極電極處的部位係從開口曝露。因此，具有開口的光阻遮罩得以形成。
藉由使用光阻遮罩，乾蝕刻第二絕緣膜5以及第一絕緣膜3，直到曝露化合物半導體堆疊結構2的表面(蓋罩層2e的表面)。因此，用於電極之凹口13在第一絕緣膜3及第二絕緣膜5中形成，蓋罩層2e之表面係曝露自凹口13的底部部位。SF6係作為乾蝕刻的蝕刻氣體。
光阻遮罩係藉由濕處理、灰化、或諸如此類予以移除。
接著，如第23圖所示形成閘極電極14。
更詳細地，首先形成的是用於形成閘極電極的光阻遮罩。此處，舉例而言，所使用的是適用於氣相沉積法及舉離法的屋簷結構雙層光阻。此光阻係塗敷在整個表面上，以及用於電極之凹口13所由曝露的開口得以形成。因此，具有開口的光阻遮罩得以形成。
舉例而言，藉由使用此光阻遮罩，Ni/Au係藉由例如氣相沉積法在光阻遮罩上沉積作為電極材料，光阻遮罩包括用於電極之凹口11所由曝露之開口內側。Ni的厚度為大約30奈米以及Au的厚度為大約400奈米。光阻遮罩及沉積其上的Ni/Au係藉由舉離法予以移除。透過這些處理，填充用於電極之凹口13之內側並且在第二絕緣膜5之上突出的閘極電極14得以形成。閘極電極14與蓋罩層2e呈肖特基接觸。
之後，透過如形成連接於源極電極6、汲極電極7、 以及閘極電極14之接線的步驟，根據本改進例子之肖特基型AlGaN/GaN HEMT得以形成。
如上所述，本改進例子實現高可靠度的肖特基型AlGaN/GaN HEMT，其中其為化合物半導體堆疊結構2的保護膜之第一絕緣膜3係形成有優良絕緣膜品質但又確實阻止關閉漏電電流的出現，致使關機時的損耗降低。
選自第一與第二實施例及其改進例子之一種AlGaN/GaN HEMT係應用於所謂的分立封裝(discrete package)。
在此分立封裝中，安裝的是選自第一與第二實施例及改進例子其中一種AlGaN/GaN HEMT的晶片。在下文中，將例示的是選自第一與第二實施例及改進例子其中一種AlGaN/GaN HEMT之晶片(下文稱為HEMT晶片)的分立封裝。
HEMT晶片的示意結構將在第24圖中描述。
在HEMT晶片100之表面上，提供有上述AlGaN/GaN HEMT之電晶體區101、連接有汲極電極之汲極接墊102、連接有閘極電極之閘極接墊103、以及連接有源極電極之源極接墊104。
第25圖為描述分立封裝的示意平面圖。
為了製造分立封裝，HEMT晶片100首先藉由利用如焊料之晶粒接著劑111予以固定於導線架112。汲極導線112a與導線架112整合形成，以及閘極導線112b與源極導線112c係彼此分離配置而成為與導線架112分離之獨立結構(separate structure)。
接著，藉由使用鋁(Al)接線113接合，得以電連接汲極接墊102與汲極導線112a、閘極接墊103與閘極導線112b、以 及源極接墊104與源極導線112c。
之後，藉由使用壓模樹脂(mold resin)114，HEMT晶片100係藉由轉移模具法(transfer mold method)予以樹脂密封以及導線架112得以分開。分離封裝得以透過上述處理形成。
(第三實施例)
在本實施例中，將說明的是包括有選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT的PFC(功率因子校正)電路。
第26圖為描述PFC電路的連線圖。
PFC電路20包括切換元件(電晶體)21、二極體22、抗流線圈(choke coil)23、電容器24與25、二極體橋件26、以及AC電源供應器(AC)27。選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT係應用作為切換元件21。
在PFC電路20中，切換元件21的汲極電極係連接於二極體22的陽極端(anode terminal)以及抗流線圈23之一端(terminal)。切換元件21的源極電極係連接於電容器24的一端以及電容器25的一端。電容器24的另一端與抗流線圈23的另一端係彼此連接。電容器25的另一端與二極體22的陰極端係彼此連接。在電容器24的兩端之間，AC 27係經由二極體橋件26連接。在電容器25的兩端之間，連接的是DC電源(DC)。附帶一提的是，圖中未示的PFC控制器係連接於切換元件21。
關於PFC電路20，其運作效率係基於與包括有第13圖所示對照用實施例AlGaN/GaN HEMT之PFC電路的比較予以研討。對照用實施例之PFC電路及PFC電路20係在200V輸入電 壓、48V輸出電壓、以及100kHz的條件下運作。結果是，對照用實施例PFC電路中的效率大約為95%。另一方面，PFC電路20的效率則為大約97.5%，並且確定其損耗減少至一半。
在此實施例中，選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT係應用於PFC電路20。因此，得以實現具有高可靠度的PFC電路20。
(第四實施例)
在本實施例中，將揭露的是包括有選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT的電源供應裝置。
第27圖為根據第四實施例描述電源供應裝置的示意結構的連接圖。
根據本實施例的電源供應裝置包括高電壓一次側回路(high-voltage primary-side circuit)31、低電壓二次側回路(low-voltage secondary-side circuit)32、以及置於一次側回路31與二次側回路32之間的變壓器(transformer)33。
一次側回路31包括根據第三實施例之PFC電路20以及連接於PFC電路20的電容器25兩端之間例如全橋式反相器電路30的反相器。全橋式反向器電路30包括複數(這裡為四個)切換元件34a、34b、34c、34d。
二次側回路32包括複數(這裡為三個)切換元件35a、35b、35c。
在本實施例中，包括於一次側回路31中的PFC電路為根據第三實施例所述的PFC電路20，以及全橋式反相器電路30 之切換元件34a、34b、34c、34d各為選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT。另一方面，二次側回路32的切換元件35a、35b、35c各為使用矽的標準MIS FET。
在本實施例中，根據第三實施例之PFC電路20以及選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT係應用於其為高電壓電路的一次側回路31。因此，高可靠度、高輸出的電源供應裝置得以實現。
(第五實施例)
在本實施例中，將揭露的是包括有選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT的高頻放大器。
第28圖為根據第五實施例描述高頻放大器的示意結構的連接圖。
根據本實施例之高頻放大器包括數位預失真電路(digital predistortion circuit)41、混頻器42a、42b、以及功率放大器43。
數位預失真電路41補償輸入信號之非線性失真。混頻器42a混頻已補償非線性失真之輸入信號與AC信號。功率放大器43放大與AC信號混頻過的輸入信號並且具有選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT。附帶一提的是，舉例而言，在第28圖中，切換轉換(changeover of switch)致使混頻器42b將輸出側信號與AC信號混頻後把結果送到數位預失真電路41。
在本實施例中，選自第一與第二實施例及其改進例子其中一種AlGaN/GaN HEMT係應用於高頻放大器。因此，得以 實現具有高可靠度及耐高電壓的高頻放大器。
(其它實施例)
在第一與第二實施例及其改進例子中，AlGaN/GaN HEMTs係例示為化合物半導體裝置。除了AlGaN/GaN HEMT，化合物半導體裝置還應用於底下的HEMTs。
-其它裝置之例子1
在本例子中，如同化合物半導體裝置，將揭露的是InAlN/GaN HEMT。
InAlN及GaN為晶格常數按照組成可彼此接近的化合物半導體。在此種情況下，於上述第一與第二實施例及其改進例子中，電子過渡層由i型GaN構成，中間層由AlN構成、電子供應層由n型InAlN構成，以及蓋罩層之第一與第三帽蓋由n型GaN構成。另外，由於此種情況下幾乎未出現壓電極化，二維電子氣體主要是由InAlN的自發極化所產生。
類似於上述AlGaN/GaN HEMT，本例子實現高可靠度的InAlN/GaN HEMT，其中保護膜(第一絕緣膜)係形成有優良絕緣膜品質但又確實阻止關閉漏電電流的出現，致使關機時的損耗減少。
-其它裝置之例子2
在本例子中，如同化合物半導體裝置，將揭露的是InAlGaN/GaN HEMT。
GaN及InAlGaN為可按照其組成調整晶格常數以致後者晶格常數變得小於前者晶格常數的化合物半導體。在此種情況下，於上述第一與第二實施例及其改進例子中，電子過渡層由 i型GaN構成，中間層由i型InAlGaN構成，電子供應層由n型InAlGaN構成，以及蓋罩層的第一與第三帽蓋由n型GaN構成。
類似於上述AlGaN/GaN HEMT，本例子實現高可靠度的InAlGaN/GaN HEMT，其中保護膜(第一絕緣膜)係形成有優良絕緣膜品質但又確實防止關閉漏電電流的出現，致使關機時的損耗降低。
上述實施例各實現高可靠度的化合物半導體裝置，其中保護膜係形成有優良絕緣膜品質但又確實防止關閉漏電電流的出現，致使關機時的損耗降低。
1‧‧‧矽基板
2‧‧‧化合物半導體堆疊結構
2A、2B、2C‧‧‧凹口
2a‧‧‧晶核形成層
2b‧‧‧電子過渡層
2c‧‧‧中間層(間隔層)
2d‧‧‧電子供應層
2e‧‧‧蓋罩層(cap layer)
2e1‧‧‧第一帽蓋(cap)
2e2‧‧‧第二帽蓋
2e3‧‧‧第三帽蓋
3‧‧‧第一絕緣膜
4‧‧‧元件隔離結構
5‧‧‧第二絕緣膜
6‧‧‧源極電極
7‧‧‧汲極電極
8‧‧‧凹口
9‧‧‧閘極電極

Claims (10)

  1. 一種化合物半導體裝置，其包括：化合物半導體區；在該化合物半導體區上劃分元件區之元件隔離結構；在該元件區上形成並且未在該元件隔離結構上形成的第一絕緣膜；以及至少在該元件隔離結構上形成並且含氫量高於該第一絕緣膜的第二絕緣膜。
  2. 如申請專利範圍第1項所述的化合物半導體裝置，其中該第一絕緣膜之含氫量為1%或更少，以及該第二絕緣膜之含氫量為1%或更多。
  3. 如申請專利範圍第1或2項所述的化合物半導體裝置，其中該第一絕緣膜與該第二絕緣膜各由氧化鋁、二氧化鉿、氮氧化鋁、或氧化鉭或任何其組合的材料所構成。
  4. 如申請專利範圍第1或2項所述的化合物半導體裝置，其進一步包括至少有部份係在該元件區中之該第一絕緣膜上形成的電極。
  5. 如申請專利範圍第4項所述的化合物半導體裝置，其中該電極係穿過該第一絕緣膜在該元件區中之該化合物半導體區之上形成。
  6. 如申請專利範圍第4項所述的化合物半導體裝置，其中該電極係通過該第一絕緣膜中形成之開口與該元件區中的該化合物半導體區接觸。
  7. 一種化合物半導體裝置的製造方法，其包括： 在化合物半導體區上形成於元件隔離區上具有開口並且包覆元件區的第一絕緣膜；在該元件隔離區中形成元件隔離結構；以及形成包覆至少該元件隔離結構並且含氫量高於該第一絕緣膜的第二絕緣膜。
  8. 如申請專利範圍第7項所述的化合物半導體裝置的製造方法，其中該第一絕緣膜係於700℃或更高之可調整溫度退火以具有低於該第二絕緣膜的含氫量。
  9. 如申請專利範圍第7或8項所述的化合物半導體裝置的製造方法，其中該第二絕緣膜係於700℃或更低之可調整溫度退火以具有高於該第一絕緣膜的含氫量。
  10. 如申請專利範圍第7或8項所述的化合物半導體裝置的製造方法，其中該第一絕緣膜之含氫量為1%或更低，以及該第二絕緣膜之含氫量為1%或更高。
TW102109436A 2012-03-29 2013-03-18 化合物半導體裝置及其製造方法 TWI523221B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012077192A JP5888064B2 (ja) 2012-03-29 2012-03-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201349491A true TW201349491A (zh) 2013-12-01
TWI523221B TWI523221B (zh) 2016-02-21

Family

ID=49233770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109436A TWI523221B (zh) 2012-03-29 2013-03-18 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US9412812B2 (zh)
JP (1) JP5888064B2 (zh)
KR (1) KR101501825B1 (zh)
CN (1) CN103367424B (zh)
TW (1) TWI523221B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755044B2 (en) 2014-05-30 2017-09-05 Delta Electronics, Inc. Method of manufacturing a transistor with oxidized cap layer

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179116A (ja) * 2012-02-28 2013-09-09 Sony Corp 半導体装置、半導体装置の製造方法、保護素子、及び保護素子の製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5949527B2 (ja) * 2012-12-21 2016-07-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US20160204207A1 (en) * 2013-09-27 2016-07-14 Intel Corporation Composite High-K Metal Gate Stack for Enhancement Mode GaN Semiconductor Devices
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
US9502535B2 (en) * 2015-04-10 2016-11-22 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of III-N transistors
CN107924939A (zh) * 2015-08-11 2018-04-17 剑桥电子有限公司 具有间隔层的半导体结构
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN107154430B (zh) * 2016-03-04 2020-06-16 北京大学 双向开关晶体管
WO2018039316A1 (en) * 2016-08-23 2018-03-01 Quora Technology, Inc. Electronic power devices integrated with an engineered substrate
JPWO2018037530A1 (ja) * 2016-08-25 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
CN107623030B (zh) * 2017-08-02 2020-10-16 北京大学深圳研究生院 高电子迁移率晶体管的制造方法及高电子迁移率晶体管
CN113644127A (zh) * 2021-06-29 2021-11-12 西安电子科技大学 多沟道槽栅mis结构的高电子迁移率晶体管及制作方法
WO2024113095A1 (en) * 2022-11-28 2024-06-06 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
JP2000353789A (ja) * 1999-06-09 2000-12-19 Nec Corp 化合物半導体装置およびその製造方法
US7361572B2 (en) * 2005-02-17 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. STI liner modification method
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US7429506B2 (en) * 2005-09-27 2008-09-30 Freescale Semiconductor, Inc. Process of making a III-V compound semiconductor heterostructure MOSFET
US7829464B2 (en) * 2006-10-20 2010-11-09 Spansion Llc Planarization method using hybrid oxide and polysilicon CMP
JP2008218785A (ja) * 2007-03-06 2008-09-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009231395A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP5486166B2 (ja) * 2008-06-16 2014-05-07 株式会社豊田中央研究所 半導体装置とその製造方法
JP5581601B2 (ja) 2009-03-16 2014-09-03 富士通株式会社 化合物半導体装置及びその製造方法
JP5569173B2 (ja) * 2010-06-18 2014-08-13 ソニー株式会社 半導体装置の製造方法及び半導体装置
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
US8703567B2 (en) * 2011-06-20 2014-04-22 The Institute of Microelectronics Chinese Academy of Science Method for manufacturing a semiconductor device
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755044B2 (en) 2014-05-30 2017-09-05 Delta Electronics, Inc. Method of manufacturing a transistor with oxidized cap layer
US9793370B2 (en) 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer

Also Published As

Publication number Publication date
US20130256829A1 (en) 2013-10-03
CN103367424B (zh) 2016-02-17
US20160307998A1 (en) 2016-10-20
TWI523221B (zh) 2016-02-21
KR101501825B1 (ko) 2015-03-11
US9478539B1 (en) 2016-10-25
JP2013207224A (ja) 2013-10-07
CN103367424A (zh) 2013-10-23
US9412812B2 (en) 2016-08-09
JP5888064B2 (ja) 2016-03-16
KR20130111390A (ko) 2013-10-10

Similar Documents

Publication Publication Date Title
TWI523221B (zh) 化合物半導體裝置及其製造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
US8883581B2 (en) Compound semiconductor device and method for manufacturing the same
TWI472036B (zh) 化合物半導體裝置及其製造方法
TWI521695B (zh) 半導體裝置及其製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
TWI543366B (zh) 化合物半導體裝置及其製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP2012178416A (ja) 化合物半導体装置及びその製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
TW201417153A (zh) 化合物半導體裝置及其製造方法
JP6703269B2 (ja) 化合物半導体装置及びその製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
US10665710B2 (en) Compound semiconductor device and fabrication method
JP6649586B2 (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6631057B2 (ja) 化合物半導体装置及びその製造方法