TW201344571A - 唯一封裝資料元件識別處理器，方法，系統，及指令 - Google Patents

唯一封裝資料元件識別處理器，方法，系統，及指令 Download PDF

Info

Publication number
TW201344571A
TW201344571A TW101148750A TW101148750A TW201344571A TW 201344571 A TW201344571 A TW 201344571A TW 101148750 A TW101148750 A TW 101148750A TW 101148750 A TW101148750 A TW 101148750A TW 201344571 A TW201344571 A TW 201344571A
Authority
TW
Taiwan
Prior art keywords
data
package
instruction
unique
package data
Prior art date
Application number
TW101148750A
Other languages
English (en)
Other versions
TWI455024B (zh
Inventor
Mikhail Plotnikov
Andrey Naraikin
Elmoustapha Ould-Ahmed-Vall
Sergey Shalnov
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201344571A publication Critical patent/TW201344571A/zh
Application granted granted Critical
Publication of TWI455024B publication Critical patent/TWI455024B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45516—Runtime code conversion or optimisation
    • G06F9/4552—Involving translation to a different instruction set architecture, e.g. just-in-time translation in a JVM

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

本發明之實施樣態的方法包括接收唯一封裝資料元件識別指令。該唯一封裝資料元件識別指令指示具有複數個封裝資料元件的來源封裝資料並指示目標儲存位置。回應於該唯一封裝資料元件識別指令，將唯一封裝資料元件識別結果儲存在該目標儲存位置中。該唯一封裝資料元件識別結果指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的。揭示其他方法、設備、系統、及指令。

Description

唯一封裝資料元件識別處理器，方法，系統，及指令
實施例相關於處理器。實施例特別相關於回應唯一封裝資料元件識別指令識別封裝資料中的唯一封裝資料元件的處理器。
許多處理器具有支援純量運算及封裝資料或向量運算二者的指令集架構。代表性地，純量運算包括在單一資料元件，或單一對對應資料元件上實施的此等運算(例如，邏輯運算、算術運算等)。相對地，封裝資料運算、向量運算、或單指令多資料(SIMD)運算包括同時或平行地在多個資料元件或多對對應資料元件上實施的運算(例如，邏輯運算、算術運算等)。
具有封裝資料或SIMD架構的處理器可能包括平行執行硬體，其回應於封裝資料指令，同時或平行地在多個資料元件上實施該等運算。可能在暫存器，或另一儲存位置內將多個資料元件封裝為封裝資料或向量資料。可能將暫存器或另一儲存位置的位元邏輯地分割為一系列資料元件。例如，256-位元寬的封裝資料暫存器可能具有四個64-位元寬的資料元件、八個32-位元資料元件、十六個16-位元資料元件等。該等資料元件各者可能代表個別獨立的資料段，可能同時或平行地在其上運算。
本文揭示唯一封裝資料元件識別指令、執行唯一封裝資料元件識別指令的處理器、當處理或執行唯一封裝資料元件識別指令時由處理器實施的方法、及合併一或多個處理器以處理或執行唯一封裝資料元件識別指令的系統。在以下描述中，陳述許多具體細節(例如，具體處理器組態、運算序列、指令格式、資料格式、微架構細節等)。然而，可能不需要此等特定細節而實踐實施例。在其他實例中，未詳細顯示已為人所熟知的電路、結構、以及技術，以避免模糊對該描述的理解。
假定同時或平行地實施封裝資料運算，當在封裝資料中之部分資料元件上實施的運算對在相同封裝資料中之其他資料元件上實施的運算具有資料相依性時，可能在使用封裝資料運算上發生困難。可能發生此種困難的一實例係當使用收集和散佈指令時。
收集指令，例如，可能藉由收集或取得由資料陣列之索引所指定的資料值而協助後續封裝資料指令或運算建構輸入封裝資料。例如，若資料陣列「A」具有100個項目，「gather A[15；34；66；78]」形式的收集指令可能收集或取得在陣列A之第15、34、66、及78個索引位置中的資料值。可能將所收集的資料值儲存為封裝資料元件以由封裝資料指令或運算使用為來源封裝資料。散佈指令，例如，可能有效率地實施收集指令之運算的相反運算。具體地說，「scatter A[15；34；66；78]」形式的散佈指令可 能將值(例如，封裝資料指令或運算之結果封裝資料的資料元件)散佈或儲存至陣列A的第15、34、66、及78個索引位置。
因此，收集、向量運算、散佈指令序列可能具有以下形式：第一封裝資料←gather A[a；b；c；d]；第二封裝資料←在第一封裝資料上的封裝資料運算；scatter(A[a；b；c；d]；第二封裝資料)
在此序列中，資料元件係從陣列A之a、b、c、及d索引位置收集或取得，並將所收集的資料元件儲存在第一封裝資料中。然後，在第一封裝資料上實施封裝資料運算，並將結果儲存在第二封裝資料中。其次，將第二封裝資料的資料元件散佈或儲存在陣列A之a、b、c、及d索引位置中。通常，提供給收集及/或散佈指令的該組索引值或元件可能具有與另一者的資料相依性。例如，包含資料相依性的指令序列可能具有以下形式：第一封裝資料←gather A[a；b；c；d]；第二封裝資料←在第一封裝資料上的封裝資料運算；scatter(A[a；b；c；d]；第二封裝資料)
在此序列中，根據包含從右至左之資料相依性次序的一種可能慣例，在最左側A[a]值(亦即，A[a,b；c；a])上的封裝資料運算對在最右側A[a]值(亦即，A[a；b；c；a])上實施之封裝資料運算的結果具有資料相依性。換言之，應實施該等運算以得到反映資料相依性的正確結果的 方式係首先在最右側A[a]上實施封裝資料運算並儲存結果(R)(亦即，operation(rightmost A[a])→R)，然後在該結果(亦即，operation(R))上實施封裝資料運算以得到最左側的A[a]。若未將資料相依性適當地列入考量，可能得到不正確的結果。具體地說，在此範例中，若未處理資料相依性，封裝資料運算的結果會係operation(leftmost(A[a]))，而非會係正確的operation(R)。編譯器可能難以將具有此種資料相依性的碼向量化。暗示資料相依性並不在索引自身中，而在索引指向的相關陣列或記憶體儲存胞元中。再者，封裝資料運算並不係在索引自身上完成，而係在由此等索引指示的資料上完成。
本文揭示之唯一封裝資料元件識別指令的一用途係協助處理封裝資料及/或封裝資料運算中的資料相依性。首先，將描述可能如何使用此等指令的實施例識別封裝資料中的唯一資料元件的描述。然後，將另外於下文提供可能如何將唯一資料元件(亦即，唯一封裝資料元件識別指令的結果)的識別使用在部分實施例中，以通知程式決策或控制程式流程，使得資料相依性可能受處理。
圖1係具有包括一或多個唯一封裝資料元件識別指令104之指令集102的處理器100之範例實施例的方塊圖。該處理器可能係各種複雜指令集計算(CISC)處理器、各種精簡指令集計算(RISC)處理器、各種極長指令(VLIW)處理器、彼等的各種混合、或完全為其他種類的處理器之任一者。在部分實施例中，處理器可能係通用 處理器(例如，使用在桌上型、膝上型等電腦中的該種通用處理器)。或者，處理器可能係特殊用途處理器。合適的特殊用途處理器的範例包括，但未受限於，網路處理器、通訊處理器、加密處理器、圖形處理器、共處理器、嵌入式處理器、數位訊號處理器(DSP)、及控制器(例如，微控制器)，此處僅舉幾個例子。
處理器具有指令集架構(ISA)101。ISA代表處理器架構相關於編程的部分。ISA通常包括處理器的原生指令、架構暫存器、資料種類、定址模式、記憶體架構、中斷及異常管理、及外部輸入及輸出(I/O)。ISA與微架構不同，其通常代表獲選來實作ISA的特定處理器設計技術。具有不同微架構的處理器可能共享共同的ISA。
ISA包括架構可見暫存器(例如，架構暫存器檔案)107。架構暫存器通常代表晶粒上處理器儲存位置。架構暫存器在本文中也可能簡單地稱為暫存器。除非另行指定或係明顯的，在本文中使用的片語架構暫存器、暫存器檔案、及暫存器係指軟體及/或程式設計師可見(例如，軟體可見)的暫存器，及/或由通用巨集指令指定以識別運算元的暫存器。在給定微架構中，此等暫存器對比於其他非架構或非架構可見暫存器(例如，由指令使用的暫時暫存器、重排序緩衝器、引退暫存器等)。所說明的架構暫存器包括封裝資料暫存器108。可操作各封裝資料暫存器以儲存封裝資料、向量資料、或SIMD資料。架構暫存器也包括封裝資料運算遮罩暫存器109。可操作各封裝資料 運算遮罩暫存器以儲存封裝資料運算遮罩。
所說明的ISA包括由處理器支援的指令集102。指令集的指令代表巨集指令(例如，提供給用於執行之處理器的指令)，與微指令或微運算相反(例如，源自解碼巨集指令之處理器的解碼器的指令)。
指令集包括一或多個唯一封裝資料元件識別指令104。在部分實施例中，唯一封裝資料元件識別指令可能包括一或多個單來源內唯一封裝資料元件識別指令105。在部分實施例中，唯一封裝資料元件識別指令可能包括一或多個二來源間唯一封裝資料元件識別指令106。將另於下文揭示唯一封裝資料元件識別指令的各種實施例及彼等的用途。
指令集也包括一或多個遮罩封裝資料指令103。遮罩封裝資料指令將封裝資料運算遮罩(例如，在封裝資料運算遮罩暫存器109中)指定為條件地控制封裝資料運算是否在封裝資料運算元(例如，儲存在封裝資料暫存器108中)的封裝資料元件上實施的預測運算元。如將於下文另行解釋的，在部分實施例中，遮罩封裝資料指令103可能將唯一封裝資料元件識別指令104的結果使用為封裝資料運算遮罩，或可能使用相對簡單地導致自唯一封裝資料元件識別指令之結果的封裝資料運算遮罩。
處理器也包括執行邏輯110。可操作執行邏輯以執行或處理指令集的指令(例如，唯一封裝資料元件識別指令104)。
圖2係具有可操作以執行包括唯一封裝資料元件識別指令204之範例實施例的指令之執行單元210的指令處理設備200之範例實施例的方塊圖。在部分實施例中，指令處理設備可能係處理器及/或可能包括在處理器中。例如，在部分實施例中，指令處理設備可能係或可能包括在圖1的處理器100或與其相似的處理器中。或者，指令處理設備可能包括在不同的處理器或電子系統中。
指令處理設備200可能接收唯一封裝資料元件識別指令204。例如，指令可能接收自指令提取單元、指令佇列、或記憶體。唯一封裝資料元件識別指令可能代表機器指令、巨集指令、或由指令處理設備認識並控制設備實施特定運算的控制訊號。
唯一封裝資料元件識別指令可能明確地指定(例如，經由位元或一或多個欄位)或另外指示(例如，隱含地指示)具有複數個封裝資料元件的來源封裝資料213。在部分實施例中，來源封裝資料中的封裝資料元件可能代表索引，例如，陣列的索引位置及/或收集及/或散佈指令的索引。如圖所示，在部分實施例中，可能將來源封裝資料213儲存在一組封裝資料暫存器208的來源封裝資料暫存器212中。或者，可能將來源封裝資料213儲存在適用於封裝資料的另一來源儲存位置中(例如，在記憶體位置中)。指令也可能指定或另外指示儲存唯一封裝資料元件識別結果217的目的地儲存位置216。如圖所示，在部分實施例中，目的地儲存位置可能係在一組封裝資料運算遮 罩暫存器209中的封裝資料運算遮罩暫存器。如更將於下文解釋的，將結果217儲存在封裝資料運算遮罩暫存器中可能提供特定優點，例如，有利於後續將該結果使用為封裝資料運算遮罩或導出封裝資料運算遮罩。
所說明的指令處理設備包括指令解碼單元或解碼器211。該解碼器可能接收並解碼高階機器指令或巨集指令(例如，指令204)，並輸出一或多個低階微運算、微碼進入點、微指令、或反映及/或導自原始高階指令的其他低階指令或控制訊號。該等一或多個低階指令或控制訊號可能經由一或多個低階(例如，電路級或硬體級)運算實作該高階指令的運算。該解碼器可能使用各種不同機制實作，包括但未受限於微碼唯讀記憶體(ROM)、查找表、硬體實作、可程式化邏輯陣列(PLA)、及在本技術中已為人所知之用於實作解碼器的其他機制。
在其他實施例中，取代具有解碼器211，可能使用指令模擬器、轉譯器、型變器、解譯器、或其他指令變換邏輯。各種不同類型的指令變換邏輯在本技術中已為人所知，並可能以軟體、硬體、韌體、或彼等的組合實作。指令變換邏輯可能接收指令，將已接收指令模擬、轉譯、型變、解譯、或另外轉換為一或多個對應導出指令或控制訊號。在其他實施例中，可能使用指令變換邏輯及解碼器二者。例如，設備可能具有指令變換邏輯以將已接收指令變換為一或多個中間指令，並具有解碼器以將該等一或多個中間指令解碼為可由指令處理設備之原生硬體執行的一或 多個低階指令或控制訊號。可能從指令處理設備的其餘部分將部分或所有指令變換邏輯置於晶粒外，諸如，在分離的晶粒上或在晶粒外記憶體中。
指令處理設備也包括該組封裝資料暫存器208。封裝資料暫存器可能代表架構處理器上(例如，晶粒上)處理器儲存位置。封裝資料暫存器可能以不同方式實作在使用已為人熟知之技術的不同微架構中，且並未受限於任何特定種類的電路。只要暫存器能儲存並提供如本文所描述的資料，各種不同類型之暫存器均係合適的。合適暫存器種類的範例包括，但未受限於專用實體暫存器、使用暫存器更名的動態配置實體暫存器、及彼等的組合。
再度參考至圖2，執行單元210與封裝資料暫存器208耦合。執行單元也與解碼器211耦合。執行單元可能從解碼器接收一或多個微運算、微碼進入點、微指令、其他指令、或其他控制訊號，彼等反映或導自唯一封裝資料元件識別指令204。
回應於及/或由於唯一封裝資料元件識別指令204(例如，回應於來自解碼器的控制訊號)，可操作執行單元210以將唯一封裝資料元件識別結果217儲存在目的地儲存位置216中。如先前提及的，指令204可能指定或另外指示來源封裝資料213及目的地儲存位置216。目的地儲存位置216中的唯一封裝資料元件識別結果217可能指示該等複數個封裝資料元件的何者在來源封裝資料213中係唯一的。例如，當來源封裝資料213中的給定資料元件 (例如，整數資料型別的索引)不等於來源封裝資料213中的任何其他資料元件(例如，整數資料型別的索引)時，可能將其視為唯一。相反地，當來源封裝資料213中的給定資料元件等於來源封裝資料213中的一或多個其他資料元件時，可能不將其視為唯一。
在部分實施例中，回應於該指令，執行單元可能對來源封裝資料的每個資料元件及來源封裝資料的所有其他資料元件比較相等性。此可能以不同方式完成。在一範例實施例中，第一資料元件可能同時與所有其他資料元件比較，然後第二資料元件可能同時與所有其他資料元件比較，且序列地經過所有資料元件。在另一範例實施例中，各資料元件可能同時與所有其他資料元件比較。或者，可能使用串列及同時比較的各種其他組合。執行單元可能包括足以實施所期望比較的許多比較器電路或邏輯及足以將來源資料元件路由至比較器的許多互連(例如，交叉開關或其他互連網路)。
如圖所示，在部分實施例中，回應於該指令，可能可操作執行單元以將結果217儲存在封裝資料運算遮罩及/或一組封裝資料運算遮罩暫存器209的封裝資料運算遮罩暫存器216中。或者，在其他實施例中，可能將該結果儲存在另一儲存位置中，雖然如另於下文討論的，將結果儲存在封裝資料運算遮罩暫存器中可能提供特定優點(例如，可能有利於將結果用於遮罩)。在部分實施例中，執行單元可能針對來源封裝資料213的各對應資料元件將單 一位元儲存在結果217中。各單一位元可能具有第一二進位值以指示該對應資料元件在來源封裝資料中係唯一的，或第二二進位值以指示該對應資料元件在來源封裝資料中不係唯一的。根據一種可能慣例，第一二進位值可能係0，且第二二進位值可能係1。根據另一種可能慣例，第一二進位值可能係1，且第二二進位值可能係0。該單一位元以無需儲存指示該等非唯一資料元件各者等於何資料元件之資訊的簡潔表示方式指示資料元件的何者係唯一的。
例如，執行單元可能包括算術邏輯單元、邏輯單元、或包括比較邏輯的功能單元等。執行單元及/或該設備可能包括回應於唯一封裝資料元件識別指令(例如，回應於導自該指令的一或多個微指令或其他控制訊號)可操作以執行及/或處理該指令(例如，實施資料元件的比較)，並儲存唯一封裝資料元件識別結果的具體或特定邏輯(例如，潛在地與軟體及/或韌體組合的電路或其他硬體)。
為避免混淆描述，已顯示並描述相對簡單的指令處理設備200。在其他實施例中，指令處理設備可能選擇性地包括其他已為人熟知的組件，諸如，指令提取單元、指令排程單元、分支預測單元、指令及資料快取記憶體、指令及資料轉換後備緩衝器、預提取緩衝器、微指令佇列、微指令定序器、匯流排介面單元、一或多個快取記憶體、引退單元、暫存器更名單元、包括在處理器中的其他組件、及彼等的各種組合。實施例可能具有多個核心、邏輯處理器、或執行引擎。可操作以執行本文揭示之指令的實施例 的執行單元可能包括在至少一個、至少二個、多數、或所有核心、邏輯處理器、或執行引擎中。處理器中的組件在字面上有許多不同組合或組態，且實施例並未受限於任何特定組合或組態。
圖3係處理唯一封裝資料元件識別指令之範例實施例的方法318之範例實施例的方塊流程圖。在各種實施例中，該方法可能藉由通用處理器、特殊用途處理器(例如，圖形處理器或數位訊號處理器)、或其他種類的數位邏輯裝置或指令處理設備實施。在部分實施例中，方法318可能藉由圖1的處理器100或圖2的指令處理設備200實施。或者，方法318可能藉由處理器或指令處理設備的不同實施例實施。再者，處理器100及指令處理設備200可能實施與方法318之實施例相同、相似、或不同的運算及方法的實施例。
該方法包括在區塊319接收唯一封裝資料元件識別指令。在各種實施例中，指令可能在處理器、指令處理設備、或其之部位(例如，解碼器、指令變換器等)接收。在各種實施樣態中，指令可能從處理器外來源(例如，從主記憶體、磁碟、或匯流排或互連)，或從處理器上來源(例如，從指令快取記憶體)接收。該唯一封裝資料元件識別指令指定或另外指示具有複數個封裝資料元件的來源封裝資料。該指令也指定或另外指示目的地儲存位置。
在區塊320，回應於由於及/或由唯一封裝資料元件識別指令指定，將唯一封裝資料元件識別結果儲存在目的地 儲存位置中。該唯一封裝資料元件識別結果可能指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的。例如，當來源封裝資料中的給定資料元件(例如，整數資料型別的索引)不等於來源封裝資料中的任何其他資料元件(例如，整數資料型別的索引)時，可能將其視為唯一。相反地，當來源封裝資料中的給定資料元件等於來源封裝資料中的一或多個其他資料元件時，可能不將其視為唯一。
在部分實施例中，可能將結果儲存在封裝資料運算遮罩及/或封裝資料運算遮罩暫存器中。或者，在其他實施例中，可能將結果儲存在另一儲存位置中。在部分實施例中，結果可能包括用於來源封裝資料之各對應資料元件的單一位元。各單一位元可能具有第一二進位值以指示該對應資料元件在來源封裝資料中係唯一的，或第二二進位值以指示該對應資料元件在來源封裝資料中不係唯一的。根據一種可能慣例，第一二進位值可能係0，且第二二進位值可能係1。根據另一種可能慣例，第一二進位值可能係1，且第二二進位值可能係0。
所說明的方法包括可從處理器或指令處理設備外側看見的運算(例如，從軟體角度係可見的)。在其他實施例中，該方法可能選擇性包括內部發生在處理器內的一或多個運算。例如，可能提取指令，然後解碼、轉譯、模擬、或另外轉變為一或多個其他指令或控制訊號。可能存取及/或接收來源運算元。可能將執行單元致能以實施由指令 指定的運算，並可能實施該運算(例如，微架構運算以實作可能實施之指令的運算，諸如，將來源封裝資料的各資料元件與來源封裝資料的所有其他資料元件比較)。實施運算的不同微架構方式係經過設想的。
圖4A係描繪可能回應於單來源內唯一封裝資料元件識別指令的實施例而實施之單來源內唯一封裝資料元件識別指令418A的實施例的方塊圖。該指令指示包括複數個封裝資料元件A0-AN的來源封裝資料413A，其中N係整數。該等複數個封裝資料元件的數量係二或以上。在各種實施例中，該數量可能在2及64之間(例如，2、4、8、16、32、64)、或更多。該數字通常係二的指數，雖然此並非必要的。在部分實施例中，封裝資料元件係8-位元位元組、16-位元字組、32-位元雙字組、或64-位元四字組整數。在部分實施例中，來源封裝資料係128-位元寬、256-位元寬、或512-位元寬、或甚至更寬。
將唯一封裝資料元件識別結果417A儲存在由指令指示的目的地儲存位置中。在部分實施例中，目的地儲存位置可能係封裝資料運算遮罩暫存器及/或在一組封裝資料運算遮罩暫存器內(或儲存封裝資料運算遮罩的另一儲存位置)。該結果包括複數個位元(亦即，位元0-位元N)。位元數等於封裝資料元件A0-AN的數量。該等位元各者指示對應封裝資料元件(亦即，在對應相對位置中的封裝資料元件)在來源封裝資料中是否係唯一的。例如，位元0指示封裝資料元件A0是否係唯一的、位元1指示 封裝資料元件A1是否係唯一的、且位元N指示封裝資料元件AN是否係唯一的。根據一種可能慣例，各位元可能係二進位0，以指示對應封裝資料元件係唯一的，或二進位1，以指示對應封裝資料元件不係唯一的。或者，根據另一種可能慣例，各位元可能係二進位1，以指示對應封裝資料元件係唯一的，或二進位0，以指示對應封裝資料元件不係唯一的。
圖4B係描繪可能回應於單來源內唯一封裝資料元件識別指令之實施例在範例封裝資料上實施的單來源內唯一封裝資料元件識別指令418B的方塊圖。該指令指示包括具有所顯示之特定整數值的複數個封裝資料元件(在此情形中，16-位元字組資料元件，雖然此並非必要的)的來源封裝資料413B(在此情形中，256-位元寬的來源封裝資料，雖然此並非必要的)。在該圖式中，從左至右顯示的整數值係12、24、12、121、9、89、11、11、12、1、55、2、66、7、3、及1。使用在該圖式中的底線指定在來源封裝資料中不係唯一的該等整數值。須注意第一個、第七至第十個、第十四個、及第十六個整數(當從右側計數時)不係唯一的，然而所有其他整數均係唯一的。
將唯一封裝資料元件識別結果417B儲存在由指令指示的目的地儲存位置中。在部分實施例中，目的地儲存位置可能係封裝資料運算遮罩暫存器。該結果包括複數個位元(在此情形中係十六個位元，因為在來源封裝資料中有十六個封裝資料元件，雖然此並非必要的)。該等位元各 者指示對應封裝資料元件(亦即，在對應相對位置中的封裝資料元件)在來源封裝資料中是否係唯一的。在本說明實施例的慣例中，當對應封裝資料元件係唯一時，各位元係二進位0，或當對應封裝資料元件不係唯一時，各位元係二進位1。針對此特定範例資料，因為第一個、第七至第十個、第十四個、及第十六個整數(當從右側計數時)不係唯一的，第一個、第七至第十個、第十四個、及第十六個位元係一，而所有其他位元係零。
在部分實施例中，可能將唯一封裝資料元件識別結果使用為或用於導出用於遮罩封裝資料指令的封裝資料運算遮罩。如先前提及的，將本發明的實施例實作在支援實施遮罩封裝資料運算之一或多個遮罩封裝資料指令的處理器中。遮罩封裝資料指令各者可能指定或另外指示一或多個封裝資料運算遮罩。可能將遮罩儲存在封裝資料運算遮罩暫存器中。在本文中也可能簡單地將封裝資料運算遮罩稱為遮罩。各遮罩可能代表可能遮罩、預測、或條件地控制是否實施與遮罩封裝資料指令關聯的封裝資料運算及/或是否將封裝資料運算的結果儲存在結果封裝資料中的預測運算元或條件控制運算元。在部分實施例中，可能可操作各遮罩而以每資料元件(例如，結果資料元件)粒度遮罩封裝資料運算。各遮罩可能容許與其他結果資料元件分別地及/或獨立地預測或條件地控制用於不同結果資料元件的封裝資料運算。
各遮罩可能包括多個遮罩元件、預測元件、條件控制 元件、或旗標。可能以與結果資料元件一對一對應的方式包括該等元件或旗標(例如，若有八個結果資料元件，可能有八個元件或旗標)。可能可操作各元件或旗標以遮罩個別對應封裝資料運算及/或個別對應結果資料元件的儲存。在部分實施例中，各元件或旗標可能係單一位元。該單一位元可能容許指定二不同可能性的其中一者(例如，實施該運算對不實施該運算、儲存運算結果對不儲存運算結果等)。遮罩之各位元的二進位值可能預測或控制是否將在一或多個對應來源資料元件上實施與遮罩封裝資料指令關聯的封裝資料運算及/或是否將封裝資料運算的結果儲存在結果封裝資料中。根據一種可能慣例，可能設定各位元(例如，具有1的二進位值)以容許，或可能清除各位元(例如，具有0之二進位值)以不容許將封裝資料運算的結果儲存在對應結果資料元件中。相反的慣例也係可能的。
不同種類的遮罩也係可能的。在部分實施例中，可能實施合併遮罩。在合併遮罩中，當將運算元遮除時，可能將來自來源封裝資料之對應資料元件的值儲存在對應結果資料元件中。例如，若將來源重使用為目的地，則對應的目的地資料元件可能保持其最初來源值(亦即，不以計算結果更新)。在其他實施例中，可能實施歸零遮罩。在歸零遮罩中，當將運算元遮除時，對應的結果資料元件可能歸零或可能將零值儲存在對應結果資料元件中。或者，在其他實施例中，可能將其他預定值儲存在經遮除的結果資 料元件中。
在部分實施例中，可能將選擇性地在一或多個對應來源資料元件上實施遮罩封裝資料指令的封裝資料運算而與遮罩的對應位元無關，但依據遮罩的對應位元，該等結果可能或可能不儲存在結果封裝資料中。或者，在另一實施例中，若遮罩的對應位元指定不將運算結果儲存在封裝資料結果中，可能選擇性忽略封裝資料運算(亦即，不實施)。在部分實施例中，異常及/或違反可能針對在遮除元件上的運算選擇性地受抑制或不受引發。在部分實施例中，針對具有記憶體運算元的遮罩封裝資料指令，記憶體失誤可能針對遮除資料元件選擇性地受抑制。
圖5係使用唯一封裝資料元件識別結果的方法530之實施例的方塊流程圖。該方法可能藉由處理指令或碼序列的處理器或指令處理設備實施。
在區塊531，使用唯一封裝資料元件識別結果產生來源封裝資料中的所有資料元件是否均係唯一的決定。若區塊531的決定係來源封裝資料中的所有資料元件均係唯一的(亦即，決定係「是」)，則在區塊532，在來源封裝資料的所有資料元件上實施一或多個普通的非遮罩封裝資料運算。此可能基於唯一封裝資料元件識別結果包含條件跳躍、分支、或在碼(或另一程式流程)中的其他條件移動運算。非遮罩封裝資料運算可能意圖比遮罩封裝資料運算更有效率些。
或者，若區塊531的決定係來源封裝資料中的所有資 料元件不均係唯一的(亦即，決定係「否」)，則在區塊533，使用唯一封裝資料元件識別結果識別來源封裝資料中之所有唯一資料元件的子集。例如，在將二進位0用於指定唯一資料元件的一實施例中，可能識別具有等於二進位0之對應位元的所有唯一資料元件的子集。此可能基於唯一封裝資料元件識別結果包含條件跳躍、分支、或在碼(或另一程式流程)中的其他條件移動運算。
在部分實施例中，在區塊534，封裝資料運算遮罩可能選擇性地從唯一封裝資料元件識別結果產生。在部分實施例中，可能將唯一封裝資料元件識別結果的位元反相或邏輯否以產生封裝資料運算遮罩。例如，逐位元邏輯否或逐位元邏輯反相指令可能將唯一封裝資料元件識別結果指示為來源，並可能將結果封裝資料運算遮罩儲存在封裝資料運算遮罩暫存器中。例如，此可能係當將二進位1用於容許實施封裝資料運算及儲存封裝資料運算之結果，並將二進位0用於指示唯一封裝資料元件時的情形。因此，在部分實施例中，封裝資料運算遮罩可能導自唯一封裝資料元件識別結果。或者，在其他實施例中，可能將唯一封裝資料元件識別結果直接使用為封裝資料運算遮罩而不需要實施任何運算。亦即，在部分實施例中，可能將唯一封裝資料元件識別結果直接指示並為另一指令使用為封裝資料運算遮罩。例如，此可能係當將二進位1用於容許實施封裝資料運算及儲存封裝資料運算之結果，並將二進位1用於指示唯一封裝資料元件時的情形。
在區塊535，使用封裝資料運算遮罩在來自來源封裝資料之所有唯一資料元件的子集上實施一或多個遮罩封裝資料運算。各種類型的運算，諸如，算術、邏輯、或其他運算均係合適的。因為此等資料元件係唯一的，且不具有與另一者的潛在資料相依性，處理的效率及/或速度可能藉由使用封裝資料或向量運算實施此等運算而增加。
在區塊536，在來自來源封裝資料的所有非唯一資料元件上實施一或多個純量運算。此等純量運算可能個別地或獨立地並以反映潛在資料相依性的次序在該等資料元件上實施。
此僅係使用唯一封裝資料元件識別結果之方法的一範例實施例。也預期其他方法。例如，在另一實施例中，若任何資料元件係非唯一的(例如，任何資料相依性存在)，則所有資料元件可能由純量運算個別地或獨立地處理，然而若所有資料元件均係唯一的，則所有資料元件可能由一或多個非遮罩封裝資料運算處理。在另一替代實施例中，可能從該等非唯一資料元件之間選擇唯一資料元件的子集，並可能同時或平行地藉由一或多個封裝資料運算處理該子集，而非經由純量運算處理該等非唯一資料元件。然後，可能從該等殘餘的非唯一資料元件之間選擇唯一資料元件的另一子集，並可能由一或多個封裝資料運算處理該子集，並依此類推。例如，考慮資料元件3、3、3、4、4、5、6及從左至右的相依性次序。在部分實施例中，唯一封裝資料元件識別指令/運算可能產生結果1、 1、1、1、1、0、0。資料元件5及6可能使用遮罩0、0、0、0、0、1、1由一或多個封裝資料運算處理。非唯一資料元件3、3、3、4、4的唯一子集可能使用封裝資料運算遮罩1、0、0、1、0、0、0由一或多個封裝資料運算處理。然後，非唯一資料元件3、3、3、4、4的另一唯一子集可能使用封裝資料運算遮罩0、1、0、0、1、0、0由一或多個封裝資料運算處理，並依此類推。
再者，待理解本文揭示的唯一封裝資料元件識別指令係通用指令，具有更一般的可應用性，且熟悉本技術並具有本揭示發明之利益的人士將理解此等指令及彼等產生的結果有許多其他用途。用途的其他範例包括，但未受限於與碼之向量化、產生直方圖、填充不同唯一值的列表或保持追蹤，通知程式決策、改變程式流程、實施條件分支、跳躍、或在程式碼附近的其他條件移動、實施分支支援等關聯的用途。
圖6係處理二來源間唯一封裝資料元件識別指令之範例實施例的方法638之範例實施例的方塊流程圖。在各種實施例中，該方法可能藉由通用處理器、特殊用途處理器(例如，圖形處理器或數位訊號處理器)、或其他種類的數位邏輯裝置或指令處理設備實施。在部分實施例中，方法638可能藉由圖1的處理器100或圖2的指令處理設備200實施。或者，方法638可能藉由處理器或指令處理設備的不同實施例實施。再者，處理器100及指令處理設備200可能實施與方法638之實施例相同、相似、或不同的 運算及方法的實施例。
在區塊639，接收唯一二來源間封裝資料元件識別指令。該唯一二來源間封裝資料元件識別指令指示具有第一複數個封裝資料元件的第一來源封裝資料、指示具有第二複數個封裝資料元件的第二來源封裝資料、並指示目的地儲存位置。
在區塊640，回應於該唯一二來源間封裝資料元件識別指令，將唯一封裝資料元件識別結果儲存在該目標儲存位置中。唯一封裝資料元件識別結果指示第一來源封裝資料中之第一複數個封裝資料元件之何者在第二來源封裝資料的第二複數個封裝資料元件中係唯一的。
圖7A係描繪可能回應於二來源間唯一封裝資料元件識別指令的實施例而實施之二來源間唯一封裝資料元件識別指令738A的實施例的方塊圖。該指令指示包括複數個封裝資料元件A0-AN的第一來源封裝資料739A並指示包括複數個封裝資料元件B0-BN的第二來源封裝資料740A，其中N係整數。封裝資料元件的數量可能在2及64之間(例如，2、4、8、16、32、64)、或更多。該數字通常係二的指數，雖然此並非必要的。在部分實施例中，封裝資料元件係8-位元位元組、16-位元字組、32-位元雙字組、或64-位元四字組整數。在部分實施例中，來源封裝資料係128-位元寬、256-位元寬、或512-位元寬、或甚至更寬。
將唯一封裝資料元件識別結果741A儲存在由指令指 示的目的地儲存位置中。在部分實施例中，目的地儲存位置可能係封裝資料運算遮罩暫存器及/或在一組封裝資料運算遮罩暫存器內(或儲存封裝資料運算遮罩的另一儲存位置)。該結果包括複數個位元(亦即，位元0-位元N)。位元數等於封裝資料元件的數量。各位元指示第一來源封裝資料的對應資料元件是否在第二來源封裝資料中係唯一的。例如，位元0指示封裝資料元件A0在B0-BN之間是否係唯一的、位元1指示封裝資料元件A1在B0-BN之間是否係唯一的、且位元N指示封裝資料元件AN在B0-BN之間是否係唯一的。根據一種可能慣例，各位元可能係二進位0，以指示對應封裝資料元件係唯一的，或二進位1，以指示對應封裝資料元件不係唯一的。或者，根據另一種可能慣例，各位元可能係二進位1，以指示對應封裝資料元件係唯一的，或二進位0，以指示對應封裝資料元件不係唯一的。
圖7B係描繪可能回應於二來源間唯一封裝資料元件識別指令之實施例在範例封裝資料上實施的二來源間唯一封裝資料元件識別指令738B的方塊圖。該指令指示各者包括具有所顯示之特定整數值的複數個封裝資料(在此情形中，32-位元雙字組資料元件，雖然此並非必要的)的第一來源封裝資料739B及第二來源封裝資料740B(在此情形中，各者係512位元寬封裝資料，雖然此並非必要的)。在圖式中使用底線以指定第一來源封裝資料中的何等資料元件在第二來源封裝資料中係唯一的。
將唯一封裝資料元件識別結果741B儲存在由指令指示的目的地儲存位置中。在部分實施例中，目的地儲存位置可能係封裝資料運算遮罩暫存器。該結果包括複數個位元(在此情形中係十六個位元，因為在各來源封裝資料中有十六個封裝資料元件，雖然此並非必要的)。該等位元各者指示第一來源封裝資料的對應封裝資料元件(亦即，在對應相對位置中的封裝資料元件)在第二來源封裝資料中是否係唯一的。在本說明實施例的慣例中，當對應封裝資料元件係唯一時，各位元係二進位0，或當對應封裝資料元件不係唯一時，各位元係二進位1，雖然此並非必要的。
該二來源間唯一封裝資料元件識別指令/運算對各種不同用途係有用的。在一實施樣態中，除了應忽略資料元件與其自身的比較外，第一及第二來源可能指示與先前針對一來源指令之描述相同的資料及可能相似的用途。在另一實施樣態中，可能使用該指令/運算產生直方圖或箱型運算。例如，第二來源可能包括已在直方圖中的唯一值。可能將在第一來源中偵測到的唯一值加至用於後續計算之直方圖中的唯一值集合中。也預期其他用途，諸如，保持對唯一值總數的追蹤。
在上述實施例中，期望針對唯一性比較的資料元件集，及此等資料元件所比較之元件集二者已均係相同集。特別係彼等均已係資料元件的完整集合，例如，在封裝內指令的情形中，係來源的所有封裝資料元件。在其他實施 例中，此可能不係該情形。例如，在部分實施例中，此等二集合可能相等，但各者係來源封裝資料中之所有資料元件的子集。作為另一範例，在其他實施例中，彼等可能不同(亦即，包括至少一個不同資料元件)。
例如，以從左至右的相依性考慮下列資料元件：3、3、3、4、4、5、及6。考慮期望檢查第1及第4資料元件的衝突，並檢查在第1、第2、第3、及第4資料元件之間的衝突。部分實施例中的唯一封裝資料元件識別指令可能指示多個封裝資料運算遮罩。特別係除了來源封裝資料運算元外，唯一封裝資料元件識別指令可能指示一或多個來源封裝資料運算遮罩。例如，該指令可能具有以下形式UNIQUE k1,k2,k3,zmm1；或UNIQUE k1,k2,zmm1
其中k1係結果封裝資料運算遮罩、k2係指示對彼等檢查唯一性之資料元件子集的來源封裝資料運算遮罩、k3係指示在彼等上進行比較之資料元件子集的來源封裝資料運算遮罩。在所列示的第二指令中，隱含對彼等檢查唯一性之資料元件子集與在彼等上進行比較之資料元件子集係相同的。在上述範例中，若k2=1、0、0、1、0、0、0且k3=1、1、1、1、0、0、0，則結果將係(假設1係衝突)k1=1、0、0、0、0、0、0。可能將結果的各位元放置在來自k2遮罩的相關位置上。可能將非-k2-遮罩元件歸零或保持不變。
此種實施例係有用的，例如，當索引係在其中索引以 非大步位於記憶體或暫存器中的結構的一部分時。例如，Index1、data1、index2、data2、index3、data3等。此處假設資料的尺寸與索引相同，可能使用遮罩1、0、1、0、1、0等。
圖8係描繪合適的封裝資料格式之數個範例實施例的方塊圖。256-位元封裝字組格式842-1係256-位元寬並包括十六個16-位元寬字組資料元件。在該圖式中從最低至最高有效位元位置將該等十六個16-位元字組資料元件標示為WORD0至WORD15。256-位元封裝雙字組格式842-2係256-位元並包括八個32-位元雙字組(dword)資料元件。在該圖式中從最低至最高有效位元位置將該等八個32-位元雙字組資料元件標示為DWORD0至DWORD7。256-位元封裝四字組格式842-3係256-位元並包括四個64-位元四字組資料元件。在該圖式中從最低至最高有效位元位置將該等四個64-位元四字組資料元件標示為QWORD0至QWORD3。
其他封裝資料格式也係合適的。例如，其他合適的256-位元封裝資料格式包括256-位元封裝8-位元位元組格式。再者，封裝資料格式大於及/或小於256-位元也係合適的。例如，上述資料型別的512-位元(或更大)封裝資料格式及/或128-位元(或更小)封裝資料格式也係合適的。通常，針對相同的資料型別，512-位元封裝資料格式可能具有256-位元封裝資料格式的二倍資料元件，而針對相同的資料型別，128-位元封裝資料格式可能具有256-位 元封裝資料格式的一半資料元件。通常，封裝資料元件的數量等於以位元計算的封裝資料尺寸除以以位元計算的封裝資料元件尺寸。
圖9係一組合適的封裝資料暫存器908之範例實施例的方塊圖。所描繪的封裝資料暫存器包括三十二個512位元封裝資料或向量暫存器。將此等三十二個512位元暫存器標示為ZMM0至ZMM31。在所說明的實施例中，將此等暫存器之較低的十六個暫存器，亦即，ZMM0-ZMM15，的低階256-位元化名或重疊在標示為YMM0-YMM15的個別256-位元封裝資料或向量暫存器上，雖然此非必要的。相似地，在所說明的實施例中，將YMM0-YMM15的低階128-位元化名或重疊在標示為XMM0-XMM15的個別128-位元封裝資料或向量暫存器上，雖然此也不係必要的。可操作512-位元暫存器ZMM0至ZMM31以保持512-位元封裝資料、256-位元封裝資料、或128-位元封裝資料。可操作256-位元暫存器YMM0-YMM15以保持256-位元封裝資料或128-位元封裝資料。可操作128-位元暫存器XMM0-XMM1以保持128-位元封裝資料。可能使用各暫存器儲存封裝浮點資料或封裝整數資料之任一者。受支援的不同資料元件尺寸至少包括8-位元位元組資料、16-位元字組資料、32-位元雙字組或單精準浮點資料、及64-位元四字組或倍精準浮點資料。封裝資料暫存器的其他實施例可能包括不同數量的暫存器、不同尺寸的暫存器、及可能或可能不將較大暫存器化名在較小暫存器上。
圖10係一組合適的封裝資料運算遮罩暫存器1009之範例實施例的方塊圖。可能使用各封裝資料運算遮罩暫存器儲存封裝資料運算遮罩。在本說明實施例中，該集合包括標示為k0至k7的八個封裝資料運算遮罩暫存器。其他實施例可能包括少於八個(例如，二、四、六等)或多於八個(例如，十六、二十、三十二等)的封裝資料運算遮罩暫存器。在本說明實施例中，各封裝資料運算遮罩暫存器係64-位元。在其他實施例中，封裝資料運算遮罩暫存器的寬度可能寬於64-位元(例如，80-位元、128-位元等)或窄於64-位元(例如，8-位元、16-位元、32-位元等)。封裝資料運算遮罩暫存器可能使用已為人熟知之技術以不同方式實作，且並未受限於任何特定種類的電路。只要暫存器能儲存並提供如本文所描述的資料，各種不同類型之暫存器均係合適的。合適暫存器的範例包括，但未受限於專用實體暫存器、使用暫存器更名的動態配置實體暫存器、及彼等的組合。
在部分實施例中，封裝資料運算遮罩暫存器1009可能係分離的專屬架構暫存器集。在部分實施例中，該等指令可能將封裝資料運算遮罩暫存器編碼或指定在不同位元中或在用於編碼或指定其他種類暫存器(例如，封裝資料暫存器)之指令格式的一或多個不同欄位組合中。例如，該等遮罩封裝資料指令可能使用三個位元(例如，3-位元欄位)以編碼或指定八個封裝資料運算遮罩暫存器k0至k7的任一者。在其他實施例中，當有更少或更多封裝資料 運算遮罩暫存器時，可能分別使用更少或更多位元。在一特定實作中，僅可能將封裝資料運算遮罩暫存器k1至k7(但不含k0)定址為預測運算元，以預測遮罩封裝資料運算。可能將暫存器k0使用為正常來源或目的地，但可能不編碼為預測運算元(例如，若指定k0，其具有全部係一或「無遮罩」編碼)。在其他實施例中，可能將全部或僅部分的暫存器編碼為預測運算元。
圖11係描繪封裝資料運算遮罩暫存器1116之範例實施例並顯示用於唯一封裝資料元件識別結果及/或使用為封裝資料運算遮罩之位元數可能依據封裝資料寬度及資料元件寬度的圖。封裝資料運算遮罩暫存器的說明範例實施例係64-位元寬，雖然此並非必要的。依據封裝資料寬度及資料元件寬度的組合，可能使用全部64-位元或僅使用64-位元的子集。通常，當使用單一每元件位元時，封裝資料運算遮罩暫存器中的位元數等於以位元計算之封裝資料寬度除以以位元計算的封裝資料元件寬度。
顯示512-位元寬封裝資料的數個說明範例。亦即，當封裝資料寬度係512-位元且封裝資料元件寬度係64-位元時，則僅使用暫存器的最低階8-位元。當封裝資料寬度係512-位元且封裝資料元件寬度係32-位元時，則僅使用暫存器的最低階16-位元。當封裝資料寬度係512-位元且封裝資料元件寬度係16-位元時，則僅使用暫存器的最低階32-位元。當封裝資料寬度係512-位元且封裝資料元件寬度係8-位元時，則僅使用暫存器的所有64-位元。在該說 明實施例中，使用暫存器的最低階子集或部分，雖然此並非必要的。在其他實施例中，可能選擇性地使用最高階子集或特定其他子集。再者，在本說明實施例中，僅考慮512-位元封裝資料寬度，然而將相同原理施用於其他封裝資料寬度，例如，64-位元、128-位元、256-位元、及其他寬度。
圖12係包括機器可讀儲存媒體1245之製品(例如，電腦程式產品)1244的方塊圖。在部分實施例中，機器可讀儲存媒體可能係實體及/或非實體機器可讀儲存媒體。在各種範例實施例中，機器可讀儲存媒體可能包括軟碟、光碟、CD-ROM、磁碟、磁光碟、唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除及可程式化ROM(EPROM)、電子可抹除及可程式化ROM(EEPROM)、隨機存取記憶體(RAM)、靜態RAM(SRAM)、動態RAM(DRAM)、快閃記憶體、相變記憶體、半導體記憶體、其他種類的記憶體、或彼等的組合。在部分實施例中，媒體可能包括一或多個固態資料儲存材料，諸如，半導體資料儲存材料、相變資料儲存材料、磁性資料儲存材料、光學透明固態資料儲存材料等。
機器可讀儲存媒體儲存一或多個唯一封裝資料元件識別指令1204。各唯一封裝資料元件識別指令若由機器執行，可操作以導致該機器將唯一封裝資料元件識別結果儲存在由指令指示的目的地儲存位置中。本文揭示的任何該等指令及結果均係合適的。再者，可能將其他指令儲存在 媒體上(例如，直接或間接地相依於結果的遮罩封裝資料指令、直接或間接地相依於結果的邏輯否指令、條件跳躍、或直接或間接地相依於結果的分支或其他條件移動指令等)。
不同種類的機器的範例包括，但未受限於處理器(例如，通用處理器及特殊用途處理器)、指令處理設備、及具有一或多個處理器或指令處理設備的各種電子裝置。此種電子裝置的幾個代表性範例包括，但未受限於電腦系統、桌上型電腦、膝上型電腦、筆記型電腦、伺服器、網路路由器、網路交換器、易網電腦(nettop)、機上盒、行動電話、視訊遊戲控制器等。
指令集包括一或多種指令格式。給定指令格式界定不同欄位(位元數、位元位置)以指定，除了其他事物外，待實施的操作(運算碼)及待於其上實施操作的運算元(等)。儘管界定指令樣板，部分指令格式仍另外受細分(或次格式)。例如，可能將給定指令格式的指令樣板界定成具有不同的指令格式欄位子集(所包括的欄位典型有相同次序，但至少部分具有不同的位元位置，因為包括較少欄位)及/或界定成具有受不同解譯的給定欄位。因此，ISA的各指令使用給定指令格式表示(且，若受界定，採用該指令格式之指令樣板的給定一者)，並包括用於指定操作及運算元的欄位。例如，範例ADD指令具有特定運算碼及包括運算碼欄位以指定運算碼及運算元欄位以選擇運算元(來源1/目標及來源2)的指令格式；且此 ADD指令在指令串流中的發生將在選擇特定運算元的運算元欄位中具有特定內容。稱為先進向量延伸(AVX)(AVX1及AVX2)並使用向量延伸(VEX)編碼設計的SIMD延伸集已發表及/或發行(例如，見Intel®64及IA-32架構軟體發展者手冊，2011年十月；並見Intel®先進向量延伸程式設計參考手冊，2011月六月)。
範例指令格式
本文描述之指令(等)的實施例可能以不同格式具現。此外，於下文詳細描述範例系統、架構、及管線。指令(等)的實施例可能在此種系統、架構、及管線上執行，但未受限於此等細節。
通用向量親和指令格式
向量親和指令格式係適用於向量指令的指令格式(例如，有特別用於向量運算的特定欄位)。雖然描述在其中經由向量親和指令格式支援向量及純量運算二者的實施例，其他實施例僅使用向量親和指令格式的向量運算。
圖13A-13B係描繪根據本發明的實施例之通用向量親和指令格式及其指令樣板的方塊圖。圖13A係描繪根據本發明的實施例之通用向量親和指令格式及其類別A指令樣板的方塊圖；而圖13B係描繪根據本發明的實施例之通用向量親和指令格式及其類別B指令樣板的方塊圖。具體地說，針對通用向量親和指令格式1300界定類別A及B指 令樣板，彼等二者包括無記憶體存取指令樣板1305及記憶體存取指令樣板1320。在向量親和指令格式之上下文中的術語通用係指該指令格式未束縳於任何特定指令集。
雖然將描述在其中向量親和指令格式支援下列各者的本發明的實施例：具有32位元(4位元組)或64位元(8位元組)資料元件寬度(或尺寸)的64位元組向量運算元長度(或尺寸)(且因此，64位元向量由16個雙字組尺寸元件或替代地由8個四字組尺寸元件之其中一者組成)；具有16位元(2位元組)或8位元(1位元組)資料元件寬度(或尺寸)的64位元組向量運算元長度(或尺寸)；具有32位元(4位元組)、64位元(8位元組)、16位元(2位元組)、或8位元(1位元組)資料元件寬度(或尺寸)的32位元組向量運算元長度(或尺寸)；及具有32位元(4位元組)、64位元(8位元組)、16位元(2位元組)、或8位元(1位元組)資料元件寬度(或尺寸)的16位元組向量運算元長度(或尺寸)；其他實施例可能支援具有更多、更少、或不同資料元件寬度(例如，128位元(16位元組)資料元件寬度)的更多、更少、及/或不同向量運算元尺寸(例如，256位元組向量運算元)。
圖13A中的類別A指令樣板包括：1)在無記憶體存取指令樣板1305內，顯示無記憶體存取、全捨入控制型運算指令樣板1310及無記憶體存取、資料轉移型運算指令樣板1315；及2)在記憶體存取指令樣板1320內，顯 示記憶體存取、時間性指令樣板1325及記憶體存取、非時間性指令樣板1330。圖13B中的類別B指令樣板包括：1)在無記憶體存取指令樣板1305內，顯示無記憶體存取、寫入遮罩控制、部分捨入控制型運算指令樣板1312及無記憶體存取、寫入遮罩控制、vsize型運算指令樣板1317；及2)在記憶體存取指令樣板1320內，顯示記憶體存取、寫入遮罩控制指令樣板1327。
通用向量親和指令格式1300包括以描繪於圖13A-13B中的次序於下文列示的欄位。
格式欄位1340-此欄位中的特定值(指令格式識別符值)獨特地識別向量親和指令格式，而因此識別指令流中之該向量親和指令格式之指令的發生。如此而言，此欄位係選擇性的，因為其對僅具有通用向量親和指令格式之指令集係不需要的。
基本運算欄位1342-其內容區別不同的基本運算。
暫存器索引欄位1344-其內容直接或經由位址產生指定來源及目的地運算元的位置，彼等可能在暫存器或記憶體中。此等包括充份的位元數以從PxQ(例如，32x512、16x128、32x1024、64x1024)暫存器檔案選擇N個暫存器。雖然在一實施例中N可能多達三個來源及一個目的地暫存器，其他實施例可能支援更多或更少來源及目的地暫存器(例如，可能支援多達二個來源，其中此等來源之一者也作為目的地使用、可能支援多達三個來源，其中此等來源之一者也作為目的地使用、可能支援多達二個來源及 一個目的地)。
修飾欄位1346-其內容在通用向量指令格式中區別指定記憶體存取之指令及不指定記憶體存取之指令的發生；亦即，在無記憶體存取指令樣板1305及記憶體存取指令樣板1320之間區別。記憶體存取運算讀取及/或寫入記憶體階層(在部分情形中，使用暫存器中的值指定來源及/或目的地位址)，而非記憶體存取運算不讀寫記憶體階層(例如，來源及目的地均係暫存器)。雖然在一實施例中，此欄位也在三種不同方式之間選擇以實施記憶體位址計算，其他實施例可能支援更多、更少、或不同方式以實施記憶體位址計算。
增益運算欄位1350-其內容區別除了基本運算外實施各種不同運算的何一者。此欄位係上下文特定的。在本發明的一實施例中，將此欄位分割為類別欄位1368、α欄位1352、及β欄位1354。增益運算欄位1350容許運算的共同群組在單一指令而非在2、3、或4個指令中實施。
比例欄位1360-其內容容許將用於記憶體位址產生之索引欄位的內容比例化(例如，針對使用2scale＊index+base的位址產生)。
位移欄位1362A-將其內容使用為記憶體位址產生的一部分(例如，針對使用2scale＊index+base+displacement的位址產生)。
位移因子欄位1362B(須注意將位移欄位1362A直接並排在位移因子欄位1362B上方指示使用一者或另一者) -將其內容使用為位址產生的一部分；其指定藉由記憶體存取尺寸(N)比例化的移位因子-其中N係記憶體存取中的位元組數量(例如，針對使用2scale＊index+base+scaled displacement的位址產生)。忽略冗餘的低階位元，且因此將位移因子欄位的內容乘以記憶體運算元總尺寸(N)，以產生在計算有效位址時使用的最終位移。N的值係由處理器硬體在執行時間基於全運算碼欄位1374(本文稍後描述)及資料操控欄位1354C決定。位移欄位1362A及位移因子欄位1362B在彼等未用於無記憶體存取指令樣板1305及/或未用於可能僅實作彼等二者之一或均未實作的不同實施例的情形中係選擇性的。
資料元件寬度欄位1364-其內容區別使用許多資料元件寬度的何一者(在部分實施例中針對所有指令；在其他實施例僅針對部分指令)。此欄位係選擇性的，因為若僅支援一種資料元件寬度及/或使用運算碼之特定實施樣態支援資料元件寬度，其係不需要的。
寫入遮罩欄位1370-其內容在每個資料元件位置的基礎上控制目的地向量運算元中的資料元件位置是否反映基本運算及增益運算的結果。類別A指令樣板支援合併寫入遮罩，而類別B指令樣板支援合併及歸零寫入遮罩二者。當合併時，向量遮罩在執行任何(由基本運算及增益運算指定)運算期間容許在目的地中的任何元件集免於更新；在另一實施例中，保存目的地之各元件的舊值，其中對應遮罩位元具有0。相反地，當歸零向量遮罩在執行任何 (由基本運算及增益運算指定)運算期間容許將目的地中的任何元件集歸零時；在一實施例中，當對應遮罩位元具有0值時，將目的地的元件設定為0。此功能的子集係控制實施中之運算的向量長度的能力(亦即，正受修改之元件的跨距，從第一者至最後一者)；然而，受修改的元件不必係連續的。因此，寫入遮罩欄位1370容許部分向量運算，包括載入、儲存、算術、邏輯等。雖然描述在其中寫入遮罩欄位1370的內容選擇包含待使用之寫入遮罩的許多寫入遮罩暫存器之一者(且因此寫入遮罩欄位1370的內容間接識別待實施的遮罩)的本發明實施例，其他實施例替代地或另外容許寫入遮罩欄位1370的內容直接指定待實施的遮罩。
立即欄位1372-其內容容許指定立即值。此欄位在其不存在於不支援立即值之通用向量指令格式的實作中及其不存在於不使用立即值之指令中的情形中係選擇性的。
類別欄位1368-其內容在不同類別的指令之間區別。參考圖13A-B，此欄位的內容在類別A及類別B指令之間選擇。在圖13A-B，使用滾邊方形指示特定值存在於欄位中(例如，在圖13A-B中分別用於類別欄位1368的類別A 1368A及類別B 1368B)。
類別A的指令樣板
在類別A之無記憶體存取指令樣板1305的情形中，將α欄位1352解譯為RS欄位1352A，其內容區別實施不 同增益運算種類之何一者(例如，分別針對無記憶體存取、捨入型運算指令樣板1310及無記憶體存取、資料轉移型運算指令樣板1315指定捨入1352A.1及資料轉移1352A.2)，而β欄位1354區別實施該指定種類的何等運算。在無記憶體存取指令樣板1305中，不存在比例欄位1360、位移欄位1362A、及位移比例欄位1362B。
無記憶體存取指令樣板-全捨入控制型運算
在無記憶體存取全捨入控制型運算指令樣板1310中，將β欄位1354解譯為捨入控制欄位1354A，其內容(等)提供靜態捨入。雖然在本發明的描述實施例中，捨入控制欄位1354A包括抑制所有浮點異常(SAE)欄位1356及捨入運算控制欄位1358，其他實施例可能支援可能將此等二觀念編碼入相同欄位中或僅具有此等觀念/欄位之一者或另一者(例如，可能僅具有捨入運算控制欄位1358)。
SAE欄位1356-其內容區別是否將異常事件回報除能；當SAE欄位1356的內容指示將抑制致能時，給定指令不回報任何種類的浮點異常旗標且不喚起任何浮點異常管理器。
捨入運算控制欄位1358-其內容區別實施捨入運算群組之何一者(例如，捨進、捨去、朝零捨入、及捨入至最近者)。因此，捨入運算控制欄位1358容許在每個指令的基礎上改變捨入模式。在本發明的一實施例中，其中處 理器包括用於指定捨入模式的控制暫存器，捨入運算控制欄位1350的內容覆寫該暫存器值。
無記憶體存取指令樣板-資料轉移型運算
在無記憶體存取資料轉移型運算指令樣板1315中，將β欄位1354解譯為資料轉移欄位1354B，其內容區別實施許多資料轉移之何一者(例如，無資料轉移，交叉混合、廣播)。
在類別A之記憶體存取指令樣板1320的情形中，將α欄位1352解譯為驅逐提示欄位1352B，其內容區別使用驅逐提示之何一者(在圖13A中，分別針對記憶體存取、時間性指令樣板1325及記憶體存取、非時間性指令樣板1330指定時間性1352B.1及非時間性1352B.2)，而將β欄位1354解譯為資料操控欄位1354C，其內容區別實施許多資料操控運算之何一者(也稱為基元)(例如，無操控；廣播；來源的昇轉換；及目的地的降轉換)。記憶體存取指令樣板1320包括比例欄位1360、並選擇性地包括位移欄位1362A及位移因子欄位1362B。
向量記憶體指令使用轉換支援實施從記憶體載入向量及將向量儲存至記憶體。當使用正常向量指令時，使用藉由選擇為寫入遮罩之向量遮罩的內容指定的實際轉移的元件，向量記憶體指令以逐資料元件方式從記憶體轉移資料/將資料轉移至記憶體。
記憶體存取指令樣板-時間性
時間性資料係可能夠快重使用以從快取獲利的資料。然而，此係提示，且不同處理器可能以不同方式實作其，包括完全忽略該提示。
記憶體存取指令樣板-非時間性
非時間性資料係不太可能夠快重使用以從第1級快取記憶體快取獲利，且應給定驅逐優先權的資料。然而，此係提示，且不同處理器可能以不同方式實作其，包括完全忽略該提示。
類別B的指令樣板
在類別B之指令樣板的情形中，將α欄位1352解譯為寫入遮罩控制(Z)欄位1352C，其內容區別由寫入遮罩欄位1370控制的寫入遮罩是否應合併或歸零。
在類別B之無記憶體存取指令樣板1305的情形中，將β欄位1354的一部分解譯為RL欄位1357A，其內容區別實施不同增益運算種類之何一者(例如，分別針對無記憶體存取、寫入遮罩控制、部分捨入控制型運算指令樣板1312及無記憶體存取、寫入遮罩控制、VSIZE型運算指令樣板1317指定捨入1357A.1及向量長度(VSIZE)1357A.2)，而β欄位1354的其餘部分區別實施指定種類之何等運算。在無記憶體存取指令樣板1305中，不存在比例欄位1360、位移欄位1362A、及位移比例欄位 1362B。
在無記憶體存取、寫入遮罩控制、部分捨入控制型運算指令樣板1310中，將β欄位1354的其餘部分解譯為捨入運算欄位1359A並將異常事件回報除能(給定指令不回報任何種類的浮點異常旗標且不喚起任何浮點異常管理器)。
捨入運算控制欄位1359A-正如同捨入運算控制欄位1358，其內容區別實施捨入運算群組之何一者(例如，捨進、捨去、朝零捨入、及捨入至最近者)。因此，捨入操作控制欄位1359A容許在每個指令的基礎上改變捨入模式。在本發明的一實施例中，其中處理器包括用於指定捨入模式的控制暫存器，捨入運算控制欄位1350的內容覆寫該暫存器值。
在無記憶體存取、寫入遮罩控制、VSIZE型運算指令樣板1317中，將β欄位1354的其餘部分解譯為向量長度欄位1359B，其內容區別於許多資料向量長度的何一長度上實施(例如，128、256、或512位元組)。
在類別B之記憶體存取指令樣板1320的情形中，將β欄位1354的一部分解譯為廣播欄位1357B，其內容區別是否實施廣播型資料操控運算，而將β欄位1354的其餘部分解譯為向量長度欄位1359B。記憶體存取指令樣板1320包括比例欄位1360、並選擇性地包括位移欄位1362A及位移因子欄位1362B。
關於通用向量親和指令格式1300，將全運算碼欄位 1374顯示成包括格式欄位1340、基本運算欄位1342、及資料元件寬度欄位1364。雖然將一實施例顯示成其中全運算碼欄位1374包括所有此等欄位，在不支援彼等全部的實施例中，全運算碼欄位1374包括比所有此等欄位少的欄位。全運算碼欄位1374提供運算碼(運算碼)。
在通用向量親和指令格式中，增益運算欄位1350、資料元件寬度欄位1364、及寫入遮罩欄位1370容許在每個指令的基礎上指定此等特性。
寫入遮罩欄位及資料元件寬度欄位的組合產生在其中彼等容許遮罩基於不同資料元件寬度施用的類型化指令。
在類別A及類別B內發現的各種指令樣板在不同情況中係有利的。在本發明的部分實施例中，不同處理器或處理器內的不同核心可能僅支援類別A、僅支援類別B、或支援二種類別。例如，意圖用於通用計算的高效能通用無序核心可能僅支援類別B，主要意圖用於圖形及/或科學(通量)計算的核心可能僅支援類別A，且意圖用於二者的核心可能支援二者(當然，具有來自二類別之部分樣板及指令而非來自二類別之所有樣板及指令的混合的核心在本發明的範圍內)。又，單處理器可能包括多個核心，彼等全部支援相同類別或在其中不同核心支援不同類別。例如，在具有分離式圖形及通用核心的處理器中，主要意圖用於圖形及/或科學計算之圖形核心的一者可能僅支援類別A，而一或多個通用核心可能係僅支援類別B之意圖用於通用計算之具有無序執行及暫存器更名的高效能通用核 心。不具有分離式圖形核心的另一處理器可能包括支援類別A及類別B二者的一或多個通用有序或無序核心。當然，在本發明的不同實施例中，也可能將來自一類別的特性實作在另一類別中。會將以高階語言撰寫的程式放入(例如，即時編譯或靜態編譯)各種不同的可執行形式中，包括：1)僅具有由用於執行之目標處理器支援的類別(等)之指令的形式；或2)具有使用所有類別的指令的不同組合撰寫的其他常式，並具有基於由目前執行該碼之處理器所支援的指令選擇執行之常式的控制流程碼的形式。
範例特定向量親和指令格式
圖14係描繪根據本發明的實施例之範例特定向量親和指令格式的方塊圖。圖14顯示在特別用於其指定欄位之位置、尺寸、解譯、及次序，以及部分此等欄位之值的情形中的特定向量親和指令格式1400。特定向量親和指令格式1400可能用於延伸x86指令集，且因此部分欄位與使用在既存x86指令集及其延伸(例如，AVX)中的欄位相似或相同。此格式仍與具有延伸之既存x86指令集的前置編碼欄位、實際運算碼位元組欄位、MOD R/M欄位、SIB欄位、位移欄位、及立即欄位保持一致。說明將來自圖14的欄位映射入來自圖13的欄位。
應理解為了說明，本發明的實施例雖然係在通用向量親和指令格式1300的上下文中參考特定向量親和指令格 式1400而描述，除非另有聲明，本發明並未受限於特定向量親和指令格式1400。例如，通用向量親和指令格式1300設想用於各種欄位的各種可能尺寸，但將特定向量親和指令格式1400顯示為具有特定尺寸的欄位。藉由特定範例，雖然在特定向量親和指令格式1400中將資料元件寬度欄位1364說明為一位元的欄位，本發明未受如此限制(亦即，通用向量親和指令格式1300設想其他尺寸的資料元件寬度欄位1364)。
通用向量親和指令格式1300包括以描繪於圖14A中的次序於下文列示的欄位。
EVEX前置碼(位元組0-3)1402-係以四位元組形式編碼。
格式欄位1340(EVEX位元組0，位元[7：0])-第一位元組(EVEX位元組0)係格式欄位1340且其包含0x62(在本發明的一實施例中該獨特值用於區別向量親和指令格式)。
第二至第四位元組(EVEX位元組1-3)包括提供特定能力的許多位元欄位。
REX欄位1405(EVEX位元組1，位元[7-5])-由EVEX.R位元欄位(EVEX位元組1，位元[7]-R)、EVEX.X位元欄位(EVEX位元組1，位元[6]-X)、及1357.BEX位元組1，位元[5]-B)組成。EVEX.R、EVEX.X、及EVEX.B位元欄位提供與對應之VEX位元欄位相同的功能，並使用1的補數形式編碼，亦即，將 ZMM0編碼為1111B，將ZMM15編碼為0000B。指令的其他欄位如本技術中已為人所知地編碼暫存器索引的較低的三個位元(rrr、xxx、及bbb)，使得Rrrr、Xxxx、及Bbbb可能藉由加入EVEX.R、EVEX.X、及EVEX.B而形成。
REX’欄位1310-此係REX’欄位1310的第一部分且係用於編碼32個延伸暫存器集之上16個或下16個之任一者的EVEX.R’位元欄位(EVEX位元組1，位元[4]-R’)。在本發明的一實施例中，此位元，連同於下文指示的其他位元，以位元反相格式儲存，以(在已為人熟知的x86 32-位元模式中)與BOUND指令區別，其實際運算碼位元組為62，但不在MOD R/M欄位(於下文描述)中接受MOD欄位中的值11；本發明的其他實施例不以反相格式儲存此及其他於下文指示的位元。將值1用於編碼較低的16個暫存器。換言之，R’Rrrr係藉由組合EVEX.R’、EVEX.R、及來自其他欄位的RRR形成。
運算碼映射欄位1415(EVEX位元組1，位元[3：0]-mmmm)-其內容編碼隱含前導運算碼位元組(0F、0F 38、或0F 3)。
資料元件寬度欄位1364(EVEX位元組2，位元[7]-W)-藉由符號EVEX.W代表。使用EVEX.W界定資料種類的粒度(尺寸)(32-位元資料元件或64-位元資料元件之其中一者)。
EVEX.vvvv 1420(EVEX位元組2、位元[6：3]-vvvv) -EVEX.vvvv的角色可能包括下列各者：1)EVEX.vvvv編碼以反相(1的補數)形式指定的第一來源暫存器運算元並對具有2或多個來源運算元的指令有效；2)EVEX.vvvv針對特定向量偏移編碼以1的補數形式指定的目的地暫存器運算元；或3)EVEX.vvvv不編碼任何運算元，該欄位保留並應包含1111b。因此，EVEX.vvvv欄位1420編碼以反相(1的補數)形式儲存之第一來源暫存器指定器的4個低階位元。依據指令，可能使用額外的不同EVEX位元欄位將指定器尺寸延伸至32個暫存器。
EVEX.U類別欄位1368(EVEX位元組2，位元[2]-U)-若EVEX.U=0，其指示類別A或EVEX.U0；若EVEX.U=1，其指示類別B或EVEX.U1。
前置編碼欄位1425(EVEX位元組2，位元[1：0]-pp)-提供用於基本運算欄位的額外位元。除了在EVEX前置碼格式中對傳統SSE指令提供支援外，此也具有壓縮SIMD前置碼的利益(而非需要位元組表示SIMD前置碼，EVEX前置碼僅需要2位元)。在一實施例中，為支援使用採用傳統格式或EVEX前置碼格式二者之SIMD前置碼(66H、F2H、F3H)的傳統SSE指令，將此等傳統SIMD前置碼編碼入SIMD前置編碼欄位中；且在執行時間在提供至解碼器的PLA之前，擴展為傳統SIMD前置碼(所以PLA可執行此等傳統指令的傳統及EVEX格式二者而不需要修改)。雖然較新的指令可將EVEX前置編碼欄位的內容直接使用為運算碼延伸，特定實施例針對一致性 以相似方式擴展，但容許藉由此等傳統SIMD前置碼指定不同意義。另一實施例可能重設計PLA以支援2位元SIMD前置編碼，且因此不需要擴展。
α欄位1352(EVEX位元組3，位元[7]-EH；也稱為EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫入遮罩控制、及EVEX.N；也使用α說明)-如先前描述的，此欄位係特殊內容。
β欄位1354(EVEX位元組3，位元[6：4]-SSS，也稱為EVEX.s2-0、EVEX.r2-0、EVEX.rr1、EVEX.LL0、EVEX.LLB；也以βββ說明)-如先前描述的，此欄位係特殊內容。
REX’欄位1310-此係REX’欄位的其餘部分且係可能用於編碼32個延伸暫存器集之上16個或下16個之任一者的EVEX.V’位元欄位(EVEX位元組3，位元[3]-V’)。此位元以位元反相格式儲存。將值1用於編碼較低的16個暫存器。換言之，V’VVVV係藉由組合EVEX.V’、EVEX.vvvv形成。
寫入遮罩欄位1370(EVEX位元組3，位元[2：0]-kkk)-如先前描述的，其內容指定暫存器在寫入遮罩暫存器中的索引。在本發明的一實施例中，特定值EVEX.kkk=000具有隱含無寫入遮罩用於特定指令的特殊行為(此可能以包括使用固線至各者的寫入遮罩或將遮罩硬體旁路之硬體的各種方式實作)。
實際運算碼欄位1430(位元組4)也稱為運算碼位元 組。將運算碼的一部分指定在此欄位中。
MOD R/M欄位1440(位元組5)包括MOD欄位1442、Reg欄位1444、及R/M欄位1446。如先前描述的，MOD欄位1442的內容在記憶體存取及無記憶體存取運算之間區別。Reg欄位1444的角色可總結成二情況：編碼目的地暫存器運算元或來源暫存器運算元的任一者，或被視為係運算碼延伸且不用於編碼任何指令運算元。R/M欄位1446的角色可能包括下列各者：編碼參考記憶體位址的指令運算元，或編碼目的地暫存器運算元或來源暫存器運算元之任一者。
比例、索引、基底(SIB)位元組(位元組6)-如先前描述的，將比例欄位1360的內容用於記憶體位址產生。SIB.xxx 1454及SIB.bbb 1456-此等欄位的內容已於先前參考至關於暫存器索引Xxxx及Bbbb。
位移欄位1362A(位元組7-10)-當MOD欄位1442包含10時，位元組7-10係位移欄位1362A，且其與傳統32-位元位移(disp32)相同地運作並以位元組粒度運作。
位移因子欄位1362B(位元組7)-當MOD欄位1442包含01時，位元組7係位移因子欄位1362B。此欄位的位置與傳統x86指令集8-位元位移(disp8)相同，其以位元組粒度運作。因為disp8係正負號延伸的，其僅可在-128及127位元組移位之間定址；依據64位元組快取線，disp8使用僅可設定成四個實際有用值-128、-64、0、及64的8位元；因為常需要較大範圍，使用disp32； 然而，disp32需要4個位元組。與disp8及disp32相反，位移因子欄位1362B係disp8的重解譯；當使用位移因子欄位1362B時，實際位移係由位移因子欄位的內容乘以記憶體運算元存取的尺寸(N)而決定。將此種位移稱為disp8＊N。此減少平均指令長度(將單一位元組用於位移，但具有更大的範圍)。此種壓縮位移係基於有效位移係記憶體存取粒度之倍數的假設，且因此，不需要將位址移位的冗餘低階位元編碼。換言之，位移因子欄位1362B取代傳統x86指令集8-位元位移。因此，除了將disp8多載為disp8＊N的例外之外，以與x86指令集8-位元位移相同的方式編碼位移因子欄位1362B(所以在ModRM/SIB編碼規則中沒有改變)。換言之，在編碼規則或編碼長度上沒有改變，但僅在藉由硬體解譯位移值上改變(其需要以記憶體運算元的尺寸將位移比例化，以得到逐位元位址移位)。
立即欄位1372如先前描述地運算。
全運算碼欄位
圖14B係描繪根據本發明的一實施例之構成全運算碼欄位1374的特定向量親和指令格式1400之欄位的方塊圖。具體地說，全運算碼欄位1374包括格式欄位1340、基本運算欄位1342、及資料元件寬度(W)欄位1364。基本運算欄位1342包括前置編碼欄位1425、運算碼映射欄位1415、及實際運算碼欄位1430。
暫存器索引欄位
圖14C係描繪根據本發明的一實施例之構成暫存器索引欄位1344的特定向量親和指令格式1400之欄位的方塊圖。具體地說，暫存器索引欄位1344包括REX欄位1405、REX’欄位1410、MODR/M.reg欄位1444、MODR/M.r/m欄位1446、VVVV欄位1420、xxx欄位1454、及bbb欄位1456。
增益運算欄位
圖14D係描繪根據本發明的一實施例之構成增益運算欄位1350的特定向量親和指令格式1400之欄位的方塊圖。當類別(U)欄位1368包含0時，其表示EVEX.U0(類別A 1368A)；當其包含1時，其表示EVEX.U1(類別B 1368B)。當U=0且MOD欄位1442包含11(表示無記憶體存取運算)時，將α欄位1352(EVEX位元組3，位元[7]-EH)解譯為rs欄位1352A。當rs欄位1352A包含1(捨入1352A.1)時，將β欄位1354(EVEX位元組3，位元組[6：4]-SSS)解譯為捨入控制欄位1354A。捨入控制欄位1354A包括一位元的SAE欄位1356及二位元的捨入運算欄位1358。當rs欄位1352A包含0(資料轉移1352A.2)時，將β欄位1354(EVEX位元組3，位元[6：4]-SSS)解譯為三位元的資料轉移欄位1354B。當U=0且MOD欄位1442包含00、01、或10(表示記憶體存取 運算)時，將α欄位1352(EVEX位元組3，位元[7]-EH)解譯為驅逐提示(EH)欄位1352B，並將β欄位1354(EVEX位元組3、位元[6：4]-SSS)解譯為三位元的資料操控欄位1354C。
當U=1時，將α欄位1352(EVEX位元組3，位元[7]-EH)解譯為寫入遮罩控制(Z)欄位1352C。當U=1且MOD欄位1442包含11(表示無記憶體操作)時，將β欄位1354的一部分(EVEX位元組3、位元[4]-S0)解譯為RL欄位1357A；當其包含1(捨入1357A.1)時，將β欄位1354的其餘部分(EVEX位元組3，位元[6-5]-S2-1)解譯為捨入操作欄位1359A，而當RL欄位1357A包含0(VSIZE 1357.A2)時，將β欄位1354的其餘部分(EVEX位元組3、位元[6-5]-S2-1)解譯為向量長度欄位1359B(EVEX位元組3，位元[6-5]-L1-0)。當U=1且MOD欄位1442包含00、01、或10(表示記憶體存取運算)時，將β欄位1354(EVEX位元組3，位元[6：4]-SSS)解譯為向量長度欄位1359B(EVEX位元組3，位元[6-5]-L1-0)及廣播欄位1357B(EVEX位元組3，位元[4]-B)。
範例暫存器架構
圖15係根據本發明的一實施例之暫存器架構1500的方塊圖。在所說明的實施例中，有32個512位元寬的向量暫存器1510；將此等暫存器稱為zmm0至zmm31。將較 低的16個zmm暫存器的低階256個位元重疊在暫存器ymm0-16上。將較低的16個zmm暫存器的低階128個位元(ymm暫存器之低階128個位元)重疊在暫存器xmm0-15上。如在下表中說明的，特定向量親和指令格式1400在此等重疊暫存器檔案上運算。
換言之，向量長度欄位1359B在最大長度及一或多個其他較短長度之間選擇，其中各個此種較短長度為先前長度的一半長度；且不具有向量長度欄位1359B的指令樣板在最大向量長度上運算。另外，在一實施例中，特定向量親和指令格式1400的類別B指令樣板在封裝或純量單/倍精準浮點資料及封裝或純量整數資料上運算。純量運算係在zmm/ymm/xmm暫存器中之最低階資料元件位置上實施的運算；依據實施例，較高階的資料元件位置保持成與在該指令之前相同或歸零。
寫入遮罩暫存器1515-在說明實施例中，有8個寫入遮罩暫存器(k0至k7)，各者的尺寸為64位元。在另一 實施例中，寫入遮罩暫存器1515的尺寸為16位元。如先前描述的，在本發明的一實施例中，向量遮罩暫存器k0不能使用為寫入遮罩；當通常會指示將k0用於寫入遮罩的編碼時，其選擇0xFFFF的硬接寫入遮罩，有效地將該指令的寫入遮罩除能。
通用暫存器1525-在說明實施例中，有連同既存之x86定址模式使用以定址記憶體運算元的十六個64位元通用暫存器。藉由名稱RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP、及R8至R15參考至此等暫存器。
純量浮點堆疊暫存器檔案(x87堆疊)1545，在其上的係化名的MMX封裝整數平坦暫存器檔案1550-在說明實施例中，x87堆疊係用於使用x87延伸指令集在32/64/80位元浮點資料上實施純量浮點運算的八元件堆疊；而將MMX暫存器用於在64位元封裝整數資料上實施運算，及針對在MMX及XMM暫存器之間實施的部分運算保持運算元。
本發明的其他實施例可能使用更寬或更窄的暫存器。此外，本發明的其他實施例可能使用更多、更少、或不同的暫存器檔案及暫存器。
範例核心架構、處理器、及電腦架構
處理器核心可能針對不同用途、及在不同處理器中以不同方式實作。例如，此種核心的實作可能包括：1)意圖用於通用計算的通用有序核心；2)意圖用於通用計算 的高效能通用無序核心；3)主要意圖用於圖形及/或科學(通量)計算的特殊用途核心。不同處理器的實作可能包括：1)包括意圖用於通用計算之一或多個通用有序核心及/或意圖用於通用計算之一或多個通用無序核心的CPU；及2)包括主要意圖用於圖形及/或科學(通量)之一或多個特殊用途核心的共處理器。此種不同處理器導致不同的電腦系統架構，彼等可能包括：1)共處理器在與CPU分離的晶片上；2)共處理器在與CPU相同之封裝中的分離晶粒上；3)共處理器與CPU在相同晶粒上(在該情形中，此種共處理器有時稱為特殊用途邏輯，諸如，整合圖形及/或科學(通量)邏輯，或稱為特殊用途核心)；及4)系統單晶片，可能在相同晶粒上包括所描述的CPU(有時稱為應用核心(等)或應用處理器(等))、上述共處理器、及額外功能。其次描述範例核心架構，之後描述範例處理器及電腦架構。
範例核心架構 有序及無序核心方塊圖
圖16A係描繪根據本發明的實施例之範例有序管線及範例暫存器更名、無序發佈/執行管線二者的方塊圖。圖16B係描繪根據本發明的實施例之包括在處理器中的有序架構核心之範例實施例及範例暫存器更名、無序發佈/執行架構核心二者的方塊圖。圖16A-B中的實線方塊描繪有序管線及有序核心，而選擇性加入的點虛線方塊描繪暫存 器更名、無序發佈/執行管線及核心。假定有序實施樣態係無序實施樣態的子集，將描述無序實施樣態。
在圖16A中，處理器管線1600包括提取級1602、長度解碼級1604、解碼級1606、配置級1608、更名級1610、排程(也稱為調度或發佈)級1612、暫存器讀取/記憶體讀取級1614、執行級1616、寫回/記憶體寫入級1618、異常管理級1622、及提交級1624。
圖16B顯示包括耦合至執行引擎單元1650之前端單元1630的處理器核心1690，且二者均耦合至記憶體單元1670。核心1690可能係精簡指令集計算(RISC)核心、複雜指令集計算(CISC)核心、極長指令(VLIW)核心、或混合或其他核心類型。作為另一選項，核心1690可能係特殊用途核心，諸如，網路或通訊核心、壓縮引擎、共處理器核心、通用計算圖形處理單元(GPGPU)核心、或圖形核心等。
前端單元1630包括耦合至指令快取單元1634的分支預測單元1632，其耦合至指令轉換後備緩衝器(TLB)1636，其耦合至指令提取單元1638，其耦合至解碼單元1640。解碼單元1640(或解碼器)可能解碼指令，並產生作為輸出之解碼自、或另外反映、或導自原始指令之一或多個微運算、微碼進入點、微指令、其他指令、或其他控制訊號。解碼單元1640可能使用各種不同的機制實作。合適機制的範例包括，但未受限於，查找表、硬體實作、可規劃閘極陣列(PLA)、微碼唯讀記憶體(ROM)等。 在一實施例中，核心1690包括微碼ROM或儲存用於特定巨集指令之微碼的其他媒體(例如，在解碼單元1640中或另外在前端單元1630內)。將解碼單元1640耦合至執行引擎單元1650中的更名/配置器單元1652。
執行引擎單元1650包括耦合至引退單元1654及一組一或多個排程器單元(等)1656的更名/配置器單元1652。排程器單元(等)1656代表任何數量的不同排程器，包括保留站、中央指令窗等。將排程器單元(等)1656耦合至實體暫存器檔案(等)單元(等)1658。實體暫存器檔案(等)單元1658各者代表一或多個實體暫存器檔案，彼等的不同者儲存一或多個不同資料型別，諸如，純量整數、純量浮點、封裝整數、封裝浮點數、向量整數、向量浮點、狀態(例如，係待執行之次一指令的位址之指令指標)等。在一實施例中，實體暫存器檔案(等)單元1658包含向量暫存器單元、寫入遮罩暫存器單元、及純量暫存器單元。此等暫存器單元可能提供架構向量暫存器、向量遮罩暫存器、及通用暫存器。實體暫存器檔案(等)單元(等)1658為引退單元1654覆蓋，以說明可能實作暫存器更名及無序執行的各種方式(例如，使用重排序緩衝器(等)及引退暫存器檔案(等)；使用未來檔案(等)、歷史緩衝器(等)、及引退暫存器檔案(等)；使用暫存器映射及暫存器池；等)。將引退單元1654及實體暫存器檔案(等)單元(等)1658耦合至執行叢集(等)1660。執行叢集(等)1660包括一組一或多 個執行單元1662及一組一或多個記憶體存取單元1664。執行單元1662可能在各種資料型別(例如，純量浮點、封裝整數、封裝浮點、向量整數、向量浮點)上實施各種運算(例如，移位、加法、減法、乘法)。雖然部分實施例可能包括專用於特定函數或函數集的許多執行單元，其他實施例可能僅包括一執行單元或全部實施所有函數的多個執行單元。將排程器單元(等)1656、實體暫存器檔案(等)單元(等)1658、及執行叢集(等)1660顯示為可能係複數個，因為特定實施例針對特定種類的資料/運算產生個別管線(例如，各者具有自有之排程器單元、實體暫存器檔案(等)單元、及/或執行叢集的純量整數管線、純量浮量/封裝整數/封裝浮點/向量整數/向量浮點管線、及/或記憶體存取管線-且在分離式記憶體存取管線的情形中，實作在其中僅有此管線的執行叢集具有記憶體存取單元(等)1664的特定實施例)。也應理解當使用分離式管線時，此等管線的一或多者可能係無序發佈/執行的而其餘係有序的。
將該組記憶體存取單元1664耦合至記憶體單元1670，其包括耦合至資料快取單元1674的資料TLB單元1672，該資料快取單元耦合至2級(L2)快取單元1676。在一範例實施例中，記憶體存取單元1664可能包括載入單元、儲存位址單元、及儲存資料單元，彼等各者耦合至記憶體單元1670中的資料TLB單元1672。將指令快取單元1634另外耦合至記憶體單元1670中的2級 (L2)快取單元1676。將L2快取單元1676耦合至一或多個其他級快取記憶體並最終耦合至主記憶體。
藉由範例，範例暫存器更名、無序發佈/執行核心架構可能將管線1600實作如下：1)指令提取1638實施提取及長度解碼級1602及1604；2)解碼單元1640實施解碼級1606；3)更名/配置器單元1652實施配置級1608及更名級1610；4)排程單元(等)1656實施排程級1612；5)實體暫存器檔案(等)單元(等)1658及記憶體單元1670實施暫存器讀取/記憶體讀取級1614；執行叢集1660執行執行級1616；6)記憶體單元1670及實體暫存器檔案(等)單元(等)1658實施寫回/記憶體寫入級1618；7)各種單元可能包含在異常管理級1622中；且8)引退單元1654及實體暫存器檔案(等)單元(等)1658實施提交級1624。
核心1690可能支援包括本文描述之指令(等)的一或多個指令集(例如，x86指令集(具有已加入較新版本的特定延伸)；加州桑尼維爾的MIPS Technologies的MIPS指令集；加州桑尼維爾的ARM Holdings的ARM指令集(具有選擇性的額外延伸，諸如NEON)。在一實施例中，核心1690包括邏輯，以支援封裝資料延伸指令集(例如，AVX1、AVX2)，因此容許使用封裝資料實施由許多多媒體應用程式使用的操作。
應理解該核心可能支援多執行緒(執行二或多個平行運算或執行緒集)，並可能以包括時間切片多執行緒、同 步多執行緒(其中同步地多執行緒的該單一實體核心對每個執行緒提供邏輯核心)、或彼等之組合(例如，下文的時間切片提取及解碼及同步多執行緒，諸如，在Intel®超執行緒技術中)的各種方式實施。
雖然暫存器更名係在無序執行的上下文中描述，應理解暫存器更名可能使用在有序架構中。雖然處理器的說明實施例也包括分離式指令及資料快取單元1634/1674及共享L2快取單元1676，其他實施例可能具有用於指令及資料二者的單一內部快取記憶體，諸如，1級(L1)內部快取記憶體、或多級內部快取記憶體。在部分實施例中，該系統可能包括內部快取記憶體及在核心及/或處理器外部之外部快取記憶體的組合。或者，所有快取記憶體可能均在核心及/或處理器外部。
具體範例有序核心架構
圖17A-B描繪更具體之範例有序核心架構的方塊圖，其核心會係晶片中的數個邏輯區塊(包括相同種類及/或不同種類的其他核心)之一者。邏輯區塊依據應用經由高帶寬互連網路(例如，環狀網路)與特定固定功能邏輯、記憶體I/O介面、及其他必要I/O邏輯通訊。
圖17A係根據本發明的實施例之單處理器核心，連同其之至晶粒上互連網路1702的連接及其之2級(L2)快取記憶體的區域子集1704的方塊圖。在一實施例中，指令解碼器1700支援具有封裝資料延伸指令集的x86指令 集。L1快取記憶體1706容許將記憶體快取入純量及向量單元的低潛伏期存取。雖然在一實施例(為簡化設計)中，純量單元1708及向量單元1710使用分離的暫存器集(分別係純量暫存器1712及向量暫存器1714)，並將在彼等之間轉移的資料寫至記憶體，然後從1級(L1)快取記憶體1706讀回，本發明的其他實施例可能使用不同方法(例如，使用單一暫存器集或包括容許資料在二暫存器檔案之間轉移而無需寫入及讀回的通訊路徑)。
L2快取記憶體區域子集1704係分割成分離區域子集的整體L2快取的一部分，每個處理器核心有一子集。各處理器核心具有至其自有之L2快取記憶體區域子集1704的直接存取路徑。將由處理器核心讀取的資料儲存在其L2快取記憶體子集1704中，並可與存取彼等自有之區域L2快取記憶體子集的其他處理器核心平行地迅速地存取。將由處理器核心寫入的資料儲存在其自有的L2快取記憶體子集1704中，且若有需要，從其他子集清除。該環狀網路確保共享資料的一致性。該環狀網路係雙向的，以容許代理器，諸如，處理器核心、L2快取記憶體、及其他邏輯區塊在晶片內彼此通訊。各環狀資料路徑在每方向上為1012-位元寬。
圖17B係根據本發明的實施例之圖17A中的處理器核心之一部分的擴大圖。圖17B包括L1快取記憶體1704的L1資料快取記憶體1706A部分，以及關於向量單元1710及向量暫存器1714的更多細節。具體地說，向量單元 1710係寬度16的向量處理單元(VPU)(見寬度16的ALU 1728)，其執行一或多個整數、單精準浮點、及倍精準浮點指令。VPU支援在記憶體輸入上使用交叉混合單元1720交叉混合暫存器輸入、使用數值轉變單元1722A-B的數值轉變、及使用複製單元1724的複製。寫入遮罩暫存器1726容許預測所產生的向量寫入。
具有積體記憶體控制器及圖型處理器的處理器
圖18係根據本發明的實施例之可能具有多於一核心、可能具有積體記憶體控制器、並可能具有積體圖形處理器之處理器1800的方塊圖。圖18中的實線方塊描繪具有單核心1802A、系統代理器1810、一組一或多個匯流排控制器單元1816的處理器1800，而點虛線描繪選擇性加入之具有多核心1802A-N、在系統代理器單元1810中的一組一或多個積體記憶體控制器單元(等)1814、及特殊用途邏輯1808的其他處理器1800。
因此，處理器1800的不同實作可能包括：1)具有係積體圖形及/或科學(通量)邏輯之特殊用途邏輯1808的CPU(其可能包括一或多個核心)，且核心1802A-N係一或多個通用核心(例如，通用有序核心、通用無序核心、該等二者的組合)；2)具有係主要意圖用於圖形及/或科學(通量)之大量特殊用途核心之核心1802A-N的共處理器；及3)具有係大量通用有序核心之核心1802A-N的共處理器。因此，處理器1800可能係通用處理器、共處理 器、或特殊用途處理器，諸如，網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU(通用圖形處理單元)、高通量多積體核心(MIC)共處理器(包括30或更多核心)、或嵌入式處理器等。該處理器可能實作在一或多個晶片上。處理器1800可能係使用數種處理技術之任一種，例如，BiCMOS、CMOS、或NMOS，之一或多個基材的一部分及/或實作在該等基材上。
記憶體階層包括在核心內的一或多級快取記憶體、一組或一或多個共享快取記憶體單元1806、及耦合至該組積體記憶體控制器單元1814的外部記憶體(未圖示)。該組共享快取記憶體單元1806可能包括一或多個中級快取記憶體，諸如，2級(L2)、3級(L3)、4級(L4)、或其他級快取記憶體、末級快取記憶體(LLC)、及/或彼等的組合。雖然在一實施例中，環形為基的互連單元1812互連積體圖形邏輯1808、該組共享快取記憶體單元1806、及系統代理器單元1810/積體記憶體控制器單元(等)1814，其他實施例可能使用用於互連此種單元之任何的數種已為人熟知的技術。在一實施例中，在一或多個快取記憶體單元1806及核心1802A-N之間維持一致性。
在部分實施例中，一或多個核心1802A-N有多執行緒的能力。系統代理器1810包括協調及運算核心1802A-N的此等組件。系統代理器單元1810可能包括，例如，電源控制單元(PCU)及顯示單元。PCU可能係或包括調節核心1802A-N及積體圖型邏輯1808之電源狀態所需要的 邏輯及組件。顯示單元用於驅動一或多個外部連接的顯示器。
核心1802A-N可能依據架構指令集係同質或異質的；亦即，二或多個核心1802A-N可能能執行相同指令集，而其他可能僅能執行該指令集的子集或不同指令集。
範例電腦架構
圖19-22係範例電腦架構的方塊圖。在本技術中為人所知之用於膝上型電腦、桌上型電腦、手持PC、個人數位代理器、工程工作站、伺服器、網路裝置、網路集線器、交換器、嵌入式處理器、數位訊號處理器(DSP)、圖形裝置、視訊遊戲裝置、機上盒、微控制器、行動電話、可攜式媒體播放器、手持裝置、及各種其他電子裝置的其他系統設計及組態也係合適的。通常，能合併如本文揭示之處理器及/或其他執行邏輯之種類繁多的系統或電子裝置通常係合適的。
現在參考至圖19，顯示係根據本發明的一實施例之系統1900的方塊圖。系統1900可能包括一或多個處理器1910、1915，彼等耦合至控制器集線器1920。在一實施例中，控制器集線器1920包括圖形記憶體控制器集線器(GMCH)1990及輸入/輸出集線器(IOH)1950(彼等可能在不同晶片上)；GMCH 1990包括將記憶體1940及共處理器1945耦合至其的記憶體及圖形控制器；IOH 1950將輸入/輸出(I/O)裝置1960耦合至GMCH 1990。或 者，將記憶體及圖形控制器之一或二者積體在處理器內(如本文描述的)、將記憶體1940及共處理器1945直接耦合至處理器1910、且控制器集線器1920在具有IOH 1950的單一晶片中。
在圖19中以虛線標示額外處理器1915的選擇性性質。各處理器1910、1915可能包括本文描述的一或多個處理核心並可能係處理器1800的特定版本。
記憶體1940可能係，例如，動態隨機存取記憶體(DRAM)、相變記憶體(PCM)、或二者的組合。針對至少一實施例，控制器集線器1920經由多分支匯流排，諸如，前側匯流排(FSB)，點對點介面，諸如，快速通道互連(QPI)或相似連接1995與處理器(等)1910、1915通訊。
在一實施例中，共處理器1945係特殊用途處理器，例如，高通量MIC處理器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、或嵌入式處理器等。在一實施例中，控制器集線器1920可能包括積體圖形加速器。
依據包括架構、微架構、熱、及電力消耗特徵等之優點的度量頻譜，在實體資源1910、1915之間可有多種不同。
在一實施例中，處理器1910執行控制一般種類的資料處理運算的指令。嵌入於該等指令內的可能係共處理器指令。處理器1910將此等共處理器指令識別為應由附接之共處理器1945執行的種類。因此，處理器1910在共處 理器匯流排或至共處理器1945的其他互連上發佈此等共處理器指令(或代表共處理器指令的控制訊號)。共處理器(等)1945接受並執行已接收的共處理器指令。
現在參考至圖20，顯示根據本發明的實施例之第一更具體模範系統2000的方塊圖。如圖20所示，多處理器系統2000係點-對-點互連系統，並包括經由點-對-點互連2050耦合的第一處理器2070及第二處理器2080。各處理器2070及2080可能係處理器1800的特定版本。在本發明的一實施例中，處理器2070及2080分別係處理器1910及1915，而共處理器2038係共處理器1945。在另一實施例中，處理器2070及2080分別係處理器1910及共處理器1945。
將處理器2070及2080顯示成分別包括積體記憶體控制器(IMC)單元2072及2082。處理器2070也包括作為其匯流排控制器單元的一部分的點對點(P-P)介面2076及2078；相似地，第二處理器2080包括P-P介面2086及2088。處理器2070、2080可能經由使用P-P介面電路2078、2088的點對點(P-P)介面2050交換資訊。如圖20所示，IMC 2072及2082將處理器耦合至個別記憶體，亦即，記憶體2032及2034，彼等可能係區域地附接至個別處理器之主記憶體的部分。
處理器2070、2080各者可能經由使用點對點介面電路2076、2094、2086、2098的個別P-P介面2052、2054與晶片組2090交換資訊。晶片組2090可能選擇性地經由 高效能介面2039與共處理器2038交換資訊。在一實施例中，共處理器2038係特殊用途處理器，例如，高通量MIC處理器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、或嵌入式處理器等。
可能將共享快取記憶體(未圖示)包括在處理器中或二處理器外側，仍經由P-P互連與處理器連接，使得若處理器置於低電源模式中，可能將任一或二處理器的區域快取資訊儲存在共享快取記憶體中。
可能經由介面2096將晶片組2090耦合至第一匯流排2016。雖然本發明的範圍未受如此限制，在一實施例中，第一匯流排2016可能係週邊組件互連(PCI)匯流排、或係諸如PCI快速匯流排或其他第三代I/O互連匯流排的匯流排。
如圖20所示，可能連同將第一匯流排2016耦合至第二匯流排2020的匯流排橋接器2018，將各種I/O裝置2014耦合至第一匯流排2016。在一實施例中，將一或多個額外處理器(等)2015，諸如，共處理器、高通量MIC處理器、GPGPU的加速器(諸如，圖形加速器或數位訊號處理器(DSP)單元)、場效可規劃閘極陣列、或任何其他處理器，耦合至第一匯流排2016。在一實施例中，第二匯流排2020可能係低插腳數(LPC)匯流排。在一實施例中，可能將各種裝置耦合至第二匯流排2020，包括，例如，鍵盤及/或滑鼠2022、通訊裝置2027、以及儲存單元2028，諸如，硬碟驅動器，或可能包括指令/碼及資料 2030的其他大量儲存裝置。另外，可能將音訊I/O 2024耦合至第二匯流排2020。須注意其他架構也係可能的。例如，取代圖20的點對點架構，系統可能實作多分支匯流排或其他此種架構。
現在參考至圖21，顯示根據本發明的實施例之第二更具體模範系統2100的方塊圖。圖20及21中的相似元件有相似參考數字，且圖20的特定實施樣態已從圖21省略，以避免混淆圖21的其他實施樣態。
圖21描繪處理器2070、2080可能分別包括積體記憶體及I/O控制邏輯(「CL」)2072及2082。因此，CL 2072、2082包括積體記憶體控制器單元並包括I/O控制邏輯。圖21描繪不僅將記憶體2032、2034耦合至CL 2072、2082，也將I/O裝置2114耦合至控制邏輯2072、2082。將傳統I/O裝置2115耦合至晶片組2090。
現在參考至圖22，顯示係根據本發明的實施例之SoC 2200的方塊圖。圖18中的相似元件有相似的參考數字。又，虛線方塊係在更先進SoC上的選擇性特性。在圖22中，將互連單元(等)2202耦合至：應用處理器2210，其包括一組一或多個核心202A-N及共享快取記憶體單元(等)1806；系統代理器單元1810；匯流排控制器單元(等)1816；積體記憶體控制器單元(等)1814；一組一或多個共處理器2220，彼等可能包括積體圖形邏輯、影像處理器、音訊處理器、及視訊處理器；靜態隨機存取記憶體(SRAM)單元2230；直接記憶體存取(DMA)單元 2232；用於耦合至一或多個外部顯示器的顯示單元2240。在一實施例中，共處理器(等)2220包括特殊用途處理器，諸如，網路或通訊處理器、壓縮引擎、GPGPU、高通量MIC處理器、或嵌入式處理器等。
本文揭示之機制的實施例可能以硬體、軟體、韌體、或此種實作方式的組合實作。本發明的實施例可能實作為在可程式化系統上執行的電腦程式或程式碼，該系統包含至少一處理器、儲存系統(包括揮發性及非揮發性記憶體及/或儲存元件)、至少一輸入裝置、及至少一輸出裝置。
可能將程式碼，諸如描繪於圖20中的碼2030，施用至輸入指令，以實施本文描述的功能並產生輸出資訊。可能以已知方式將輸出資訊施用至一或多個輸出裝置。針對此申請案的用途，處理系統包括具有處理器，諸如；數位訊號處理器(DSP)、微控制器、特定應用積體電路(ASIC)、或微處理器，的任何系統。
程式碼可能以高階程序或物件導向程式語言實作，以與處理系統通訊。若有需要，程式碼也可能以組合或機器語言實作。實際上，本文描述的機制並未受限在任何特定程式語言範圍中。在任何情形中，語言可能係編譯或解譯語言。
至少一實施例的一或多個實施樣態可能藉由儲存在機器可讀媒體上之代表處理器內的各種邏輯的代表性指令實作，當其由機器讀取時，導致機器製造邏輯以實施本文描 述的技術。可能將稱為「IP核心」的此種代表性儲存在實體機器可讀媒體中，並供應至各種客戶或製造設施，以載入至實際產生邏輯或處理器的製造機器中。
此種機器可讀儲存媒體可能不受限制地包括藉由機器或裝置製造或形成的非暫時實體製品配置，包括儲存媒體，諸如，硬碟、任何其他種類的碟片，包括軟碟、光碟、光碟唯讀記憶體(CD-ROM)、可重寫光碟(CD-RW)、以及磁光碟、半導體裝置，諸如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)，諸如，動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可程式化唯讀記憶體(EPROM)、快閃記憶體、電子可抹除可程式化唯讀記憶體(EEPROM)、相變記憶體(PCM)、磁或光學卡、或適合儲存電子指令之任何其他種類的媒體。
因此，本發明的實施例也包括包含指令或包含設計資料，諸如，硬體描述語言(HDL)，其界定本文描述之結構、電路、設備、處理器、及/或系統特性的非暫時實體機器可讀媒體。此種實施例也可能稱為程式產品。
模仿(包括二進位轉換、碼變形等)
在部分情形中，指令變換器可能用於將指令從來源指令集變換為目的地指令集。例如，指令變換器可能將指令轉換(例如，使用靜態二進位轉換、包括動態編譯的動態二進位轉換)、變形、模仿、或另外變換為由核心處理的 一或多個其他指令。指令變換器可能實作成軟體、硬體、韌體、或彼等之組合。指令變換器可能在處理器上、在處理器外、或部分在處理器上且部分在處理器外。
圖23係根據本發明的實施例之使用軟體指令變換器將來源指令集中的二進位指令變換為目的地指令集中之二進位指令的對照方塊圖。在說明實施例中，指令變換器係軟體指令變換器，雖然指令變換器可能替代地以軟體、韌體、硬體、或彼等的各種組合實作。圖23顯示可能使用x86編譯器2304編譯以高階語言2302撰寫的程式，以產生可能由具有至少一x86指令集核心的處理器2316原生地執行的x86二進位碼2306。具有至少一x86指令集核心的處理器2316代表可藉由相容地執行或另外處理(1)Intel x86指令集核心的實質指令集部分，或(2)目的地為在具有至少一x86指令集核心的Intel處理器上運行之應用程式或其他軟體的目的碼版本，實施與具有至少一x86指令集核心之Intel處理器實質相同之功能的任何處理器，以實現與具有至少一x86指令集核心之Intel處理器實質相同的結果。x86編譯器2304代表可運算以使用或不使用額外聯結處理以產生可在具有至少一x86指令集核心的處理器2316上執行的x86二進位碼2306(例如，目的碼)的編譯器。相似地，圖23顯示可能使用替代指令集編譯器2308編譯以高階語言2302撰寫的程式，以產生可能為不具有至少一x86指令集核心的處理器2314(例如，具有執行加州桑尼維爾的MIPS Technologies的MIPS 指令集及/或加州桑尼維爾的ARM Holdings的ARM指令集之核心的處理器)原生地執行的替代指令集二進位碼2310。指令變換器2312用於將x86二進位碼2306變換為可能為不具有x86指令集核心的處理器2314原生地執行的碼。此已變換碼不太可能與替代指令集二進位碼2310相同，因為難以產生能作到如此的指令變換器；然而，已變換碼將完成由來自將替代指令集的指令構成的一般運算。因此，指令變換器2312代表經由模仿、模擬、或任何其他處理容許不具有x86指令集處理器或核心的處理器或其他電子裝置執行x86二進位碼2306的軟體、韌體、硬體、或彼等的組合。
在該描述及申請專利範圍中，已使用該等術語「耦合」及/或「連接」及彼等之衍生術語。應理解未將此等術語視為係彼此的同義辭。在特定實施例中，可能寧可將「連接」用於指示二或多個元件彼此直接實體接觸或電性接觸。「耦合」可能意謂著二或多個元件直接實體接觸或電性接觸。然而，「耦合」也可能意謂著二或多個元件不彼此直接接觸，但仍彼此合作或互動。例如，執行單元可能經由一或多個中間組件與暫存器或解碼器耦合。在該等圖式中，使用箭號以顯示耦合及/或連接。
術語「邏輯」可能已使用在本描述及申請專利範圍中。如本文所使用的，術語邏輯可能包括硬體、韌體、軟體、或彼等的各種組合。邏輯的範例包括積體電路、特定應用積體電路、類比電路、數位電路、程式化邏輯裝置、 包括指令的記憶體裝置等。在部分實施例中，邏輯可能包括潛在地伴隨其他電路組件的電晶體及/或閘。
在以上描述中，已陳述具體細節以提供對實施例的徹底理解。然而，其他實施例可能不需要部分此等特定細節而實踐。本發明的範例並未由上文提供的該等具體範例所決定，而僅由以下的申請專利範圍決定。所有與圖式中描繪及在本說明書中描述的內容等效的關係包括在實施例中。在其他情形中，已將為人所熟知之電路、結構、裝置、以及操作以方塊圖或不含細節的形式顯示，以避免模糊對本描述的理解。其中已顯示及描述多個組件，在部分情形中，此等多個組件可能合併入一組件中。其中已顯示及描述單一組件，在部分情形中，此單一組件可能分割成二或多個組件。
已用基本形式顯示及描述本文揭示的特定方法，雖然可能選擇性地將操作加至該等方法及/或自彼等移除。此外，已顯示及/或描述運算的特定次序，雖然其他實施例可能以不同次序實施特定運算、組合特定運算、重疊特定運算等。
特定運算可能由硬體組件實施及/或可能嵌入在可能用於導致以該指令程式化的硬體組件(例如，處理器、處理器的一部分、電路等)實施該等運算的機器可執行或電路可執行指令中。硬體組件可能包括通用或特殊用途硬體組件。該等操作可能藉由硬體、軟體、及/或韌體的組合實施。硬體組件可能包括回應於該指令(例如，回應於導 自該指令的一或多個微指令或其他控制訊號)可操作以執行及/或處理指令並儲存結果的特殊或特定邏輯(例如，潛在地與軟體及/或韌體組合的電路)。
於此說明書各處提及之，例如，「一實施例」、「實施例」、「一或多個實施例」、「部分實施例」指示可能將特定特性包括在本發明的實踐中，但不必然需要包括。相似地，為使本揭示合理化並協助瞭解各種發明實施樣態的目的，本描述中的各種特性有時可能聚集在單一實施例、圖式、或其之描述中。然而，並未將所揭示的此方法解釋為反映本發明需要比明確敘述在申請專利範圍各項中之特性更多的特性之企圖。更確切地說，如以下申請專利範圍所反映的，發明實施樣態在比單一揭示實施例之所有特性更少的範圍。因此，將實施方式之後的申請專利範圍明確地併入此實施方式中，將各獨立申請專利範圍作為本發明之個別實施例。
100‧‧‧處理器
101‧‧‧指令集架構(ISA)
102‧‧‧指令集
103‧‧‧遮罩封裝資料指令
104、204、1204‧‧‧唯一封裝資料元件識別指令
105、418A、418B‧‧‧單來源內唯一封裝資料元件識別指令
106‧‧‧二來源間唯一封裝資料元件識別指令
107‧‧‧架構可見暫存器
108‧‧‧封裝資料暫存器
109、209、1009、1116‧‧‧封裝資料運算遮罩暫存器
110、210‧‧‧執行邏輯
200‧‧‧指令處理設備
208‧‧‧封裝資料暫存器
211‧‧‧解碼器
212‧‧‧來源封裝資料暫存器
213、413A、413B‧‧‧來源封裝資料
216‧‧‧目的地儲存位置
217、417A、417B、741A、741B‧‧‧唯一封裝資料元件識別結果
318、530、638‧‧‧方法
738A、738B‧‧‧二來源唯一封裝資料元件中識別運算
739A、739B‧‧‧第一來源封裝資料
740A、740B‧‧‧第二來源封裝資料
842-1、842-2、842-3‧‧‧256-位元封裝字組格式
908‧‧‧封裝資料暫存器集
1244‧‧‧製品
1245‧‧‧機器可讀儲存媒體
1300‧‧‧通用向量親和指令格式
1305‧‧‧無記憶體存取指令樣板
1310‧‧‧無記憶體存取、全捨入控制型運算指令樣板
1312‧‧‧無記憶體存取、寫入遮罩控制、部分捨入控制型運算指令樣板
1315‧‧‧無記憶體存取、資料轉移型運算指令樣板
1317‧‧‧無記憶體存取、寫入遮罩控制、vsize型運算指令樣板
1320‧‧‧記憶體存取指令樣板
1325‧‧‧記憶體存取、時間性指令樣板
1327‧‧‧記憶體存取、寫入遮罩控制指令樣板
1330‧‧‧記憶體存取、非時間性指令樣板
1340‧‧‧格式欄位
1342‧‧‧基本運算欄位
1344‧‧‧暫存器索引欄位
1346‧‧‧修飾欄位
1350‧‧‧增益運算欄位
1352‧‧‧α欄位
1352A‧‧‧RS欄位
1352A.1、1357A.1‧‧‧捨入
1352A.2‧‧‧資料轉移
1352B‧‧‧驅逐提示欄位
1352B.1‧‧‧時間性
1352B.2‧‧‧非時間性
1352C‧‧‧寫入遮罩控制(Z)欄位
1354‧‧‧β欄位
1354A‧‧‧捨入控制欄位
1354B‧‧‧資料轉移欄位
1354C‧‧‧資料操控欄位
1356‧‧‧抑制所有浮點異常(SAE)欄位
1357A‧‧‧RL欄位
1357A.2‧‧‧向量長度(VSIZE)
1357B‧‧‧廣播欄位
1358‧‧‧捨入運算控制欄位
1359A‧‧‧捨入運算欄位
1359B‧‧‧向量長度欄位
1360‧‧‧比例欄位
1362A‧‧‧位移欄位
1362B‧‧‧位移因子欄位
1364‧‧‧資料元件寬度欄位
1368‧‧‧類別欄位
1368A‧‧‧類別A
1368B‧‧‧類別B
1370‧‧‧寫入遮罩欄位
1372‧‧‧立即欄位
1374‧‧‧全運算碼欄位
1400‧‧‧特定向量親和指令格式
1402‧‧‧EVEX前置碼
1405‧‧‧REX欄位
1410‧‧‧REX’欄位
1415‧‧‧運算碼映射欄位
1420‧‧‧EVEX.vvvv
1425‧‧‧前置編碼欄位
1430‧‧‧實際運算碼欄位
1440‧‧‧MOD R/M欄位
1442‧‧‧MOD欄位
1444‧‧‧Reg欄位
1446‧‧‧R/M欄位
1454‧‧‧SIB.xxx
1456‧‧‧SIB.bbb
1500‧‧‧暫存器架構
1510‧‧‧向量暫存器
1515、1726‧‧‧寫入遮罩暫存器
1525‧‧‧通用暫存器
1545‧‧‧純量浮點堆疊暫存器檔案(x87堆疊)
1550‧‧‧MMX封裝整數平坦暫存器檔案
1600‧‧‧處理器管線
1602‧‧‧提取級
1604‧‧‧長度解碼級
1606‧‧‧解碼級
1608‧‧‧配置級
1610‧‧‧更名級
1612‧‧‧排程級
1614‧‧‧暫存器讀取/記憶體讀取級
1616‧‧‧執行級
1618‧‧‧寫回/記憶體寫入級
1622‧‧‧異常管理級
1624‧‧‧提交級
1630‧‧‧前端單元
1632‧‧‧分支預測單元
1634‧‧‧指令快取單元
1636‧‧‧指令轉換後備緩衝器(TLB)
1638‧‧‧指令提取單元
1640‧‧‧解碼單元
1650‧‧‧執行引擎單元
1652‧‧‧更名/配置器單元
1654‧‧‧引退單元
1656‧‧‧排程器單元
1658‧‧‧實體暫存器檔案(等)單元
1660‧‧‧執行叢集
1662‧‧‧執行單元
1664‧‧‧記憶體存取單元
1670‧‧‧記憶體單元
1672‧‧‧資料TLB單元
1674‧‧‧資料快取單元
1676‧‧‧2級(L2)快取記憶體單元
1700‧‧‧指令解碼器
1702‧‧‧晶粒上互連網路
1704‧‧‧2級(L2)快取記憶體區域子集
1706‧‧‧L1快取記憶體
1706A‧‧‧L1資料快取記憶體
1708‧‧‧純量單元
1710‧‧‧向量單元
1712‧‧‧純量暫存器
1714‧‧‧向量暫存器
1720‧‧‧交叉混合單元
1722A-B‧‧‧數值轉變單元
1724‧‧‧複製單元
1728‧‧‧ALU
1800、1910、1915、2015‧‧‧處理器
1802A、1802N‧‧‧核心
1806‧‧‧共享快取記憶體單元
1808‧‧‧特殊用途邏輯
1810‧‧‧系統代理器單元
1812‧‧‧環形為基的互連單元
1814、2072、2082‧‧‧積體記憶體控制器單元
1816‧‧‧匯流排控制器單元
1900、2000、2100‧‧‧系統
1920‧‧‧控制器集線器
1945、2038、2220‧‧‧共處理器
1950‧‧‧輸入/輸出集線器(IOH)
1960‧‧‧輸入/輸出(I/O)裝置
1990‧‧‧圖形記憶體控制器集線器(GMCH)
1995‧‧‧連接
2014、2114‧‧‧I/O裝置
2016‧‧‧第一匯流排
2018‧‧‧匯流排橋接器
2020‧‧‧第二匯流排
2022‧‧‧鍵盤及/或滑鼠
2024‧‧‧音訊I/O
2027‧‧‧通訊裝置
2028‧‧‧儲存單元
2030‧‧‧指令/碼及資料
2039‧‧‧高效能介面
2050‧‧‧點-對-點互連
2052、2054‧‧‧P-P介面
2070‧‧‧第一處理器
2072、2082‧‧‧積體記憶體及I/O控制邏輯(「CL」)
2076、2078、2086、2088‧‧‧點對點(P-P)介面
2080‧‧‧第二處理器
2090‧‧‧晶片組
2094、2098‧‧‧點對點介面電路
2096‧‧‧介面
2115‧‧‧傳統I/O裝置
2200‧‧‧SoC
2202‧‧‧互連單元
2210‧‧‧應用處理器
2230‧‧‧靜態隨機存取記憶體(SRAM)單元
2232‧‧‧直接記憶體存取(DMA)單元
2240‧‧‧顯示單元
2302‧‧‧高階語言
2304‧‧‧x86編譯器
2306‧‧‧x86二進位碼
2308‧‧‧替代指令集編譯器
2310‧‧‧替代指令集二進位碼
2312‧‧‧指令變換器
2314‧‧‧不具有至少一個x86指令集核心的處理器
2316‧‧‧具有至少一個x86指令集核心的處理器
A0、A1、AN、B0、BN‧‧‧封裝資料元件
k0、k1、k2、k3、k7、xmm0-15、ymm0-15、zmm0、zmm31‧‧‧暫存器
本發明可能最好藉由參考至用於說明實施例的以下描述及隨附圖式而理解。在該等圖式中：圖1係具有包括一或多個唯一封裝資料元件識別指令之指令集的處理器之範例實施例的方塊圖。
圖2係具有可操作以執行包括唯一封裝資料元件識別指令之範例實施例的指令之執行單元的指令處理設備之範例實施例的方塊圖。
圖3係處理唯一封裝資料元件識別指令之範例實施例的方法之範例實施例的方塊流程圖。
圖4A係描繪單來源內唯一封裝資料元件識別運算之實施例的方塊圖。
圖4B係描繪單來源內唯一封裝資料元件識別運算之說明範例實施例的方塊圖。
圖5係使用唯一封裝資料元件識別結果的方法之實施例的方塊流程圖。
圖6係處理二來源間唯一封裝資料元件識別指令之範例實施例的方法之範例實施例的方塊流程圖。
圖7A係描繪二來源間唯一封裝資料元件識別運算之實施例的方塊圖。
圖7B係描繪二來源間唯一封裝資料元件識別運算之說明範例實施例的方塊圖。
圖8係描繪合適的封裝資料格式之數個範例實施例的方塊圖。
圖9係一組合適的封裝資料暫存器之範例實施例的方塊圖。
圖10係一組合適的封裝資料運算遮罩暫存器之範例實施例的方塊圖。
圖11係描繪封裝資料運算遮罩暫存器之範例實施例並顯示可能依據封裝資料寬度及資料元件長度使用之位元數的圖。
圖12係包括儲存一或多個唯一封裝資料元件識別指 令的機器可讀儲存媒體之製品的方塊圖。
圖13A係描繪根據本發明的實施例之通用向量親和指令格式及其類別A指令樣板的方塊圖。
圖13B係描繪根據本發明的實施例之通用向量親和指令格式及其類別B指令樣板的方塊圖。
圖14係描繪根據本發明的實施例之範例特定向量親和指令格式的方塊圖。
圖15係根據本發明的一實施例之暫存器架構的方塊圖。
圖16A係描繪根據本發明的實施例之範例有序管線及範例暫存器更名、無序發佈/執行管線二者的方塊圖。
圖16B係描繪根據本發明的實施例之包括在處理器中的有序架構核心之範例實施例及範例暫存器更名、無序發佈/執行架構核心二者的方塊圖。
圖17A係根據本發明的實施例之單處理器核心，連同其之至晶粒上互連網路的連接及其之2級(L2)快取記憶體區域子集的方塊圖。
圖17B係根據本發明的實施例之圖17A中的處理器核心之一部分的擴大圖。
圖18係根據本發明的實施例之可能具有多於一核心、可能具有積體記憶體控制器、並可能具有積體圖形處理器之處理器的方塊圖。
圖19顯示根據本發明的一實施例之系統的方塊圖。
圖20顯示根據本發明的實施例之第一更具體範例系 統的方塊圖。
圖21顯示根據本發明的實施例之第二更具體範例系統的方塊圖。
圖22顯示根據本發明的實施例之SoC的方塊圖。
圖23係根據本發明的實施例之使用軟體指令變換器 將來源指令集中的二進位指令變換為目的地指令集中之二 進位指令的對照方塊圖。
418A‧‧‧單來源內唯一封裝資料元件識別指令
413A‧‧‧來源封裝資料
417A‧‧‧唯一封裝資料元件識別結果

Claims (30)

  1. 一種方法，包含：接收唯一封裝資料元件識別指令，該唯一封裝資料元件識別指令指示具有複數個封裝資料元件的來源封裝資料並指定目標儲存位置；且回應於該唯一封裝資料元件識別指令，將唯一封裝資料元件識別結果儲存在該目標儲存位置中，該唯一封裝資料元件識別結果指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的。
  2. 如申請專利範圍第1項的方法，其中儲存包含針對該來源封裝資料的各對應資料元件將單一位元儲存在該結果中，且其中各單一位元具有下列一者：(1)第一二進位值，以指示該對應資料元件在該來源封裝資料中係單一的；及(2)第二二進位值，以指示該對應資料元件在該來源封裝資料中不係唯一的。
  3. 如申請專利範圍第1項的方法，其中儲存包含將該結果儲存在封裝資料運算遮罩暫存器中。
  4. 如申請專利範圍第1項的方法，更包含在該來源封裝資料的資料元件子集上實施遮罩封裝資料運算，其中該子集包括該來源封裝資料之在該結果中指示為唯一的所有資料元件。
  5. 如申請專利範圍第4項的方法，其中實施該遮罩封裝資料運算包含將該結果使用為封裝資料運算遮罩。
  6. 如申請專利範圍第4項的方法，其中實施該遮罩封 裝資料運算包含使用導自該結果的封裝資料運算遮罩。
  7. 如申請專利範圍第6項的方法，更包含藉由反轉該結果的位元，從該結果導出該封裝資料運算遮罩。
  8. 如申請專利範圍第1項的方法，更包含該來源封裝資料之該等資料元件各者與該來源封裝資料的所有其他資料元件的比較。
  9. 如申請專利範圍第1項的方法，其中儲存包含儲存未指示該等非唯一資料元件各者等於該等資料元件之何者的結果。
  10. 如申請專利範圍第1項的方法，其中接收包含接收指示具有至少十六個封裝資料元件之該來源封裝資料的該指令，且其中儲存包含儲存指示該等十六個資料元件的何者在該來源封裝資料中係唯一的該結果。
  11. 如申請專利範圍第1項的方法，更包含至少部分基於該結果，有條件地移至碼中的位置。
  12. 一種設備，包含：封裝資料暫存器；及執行單元，與該封裝資料暫存器耦合，回應於唯一封裝資料元件識別指令，可操作該執行單元以指示具有包括複數個封裝資料元件之來源封裝資料的該封裝資料暫存器，並指示目標儲存位置，以將唯一封裝資料元件識別結果儲存在該目標儲存位置中，該唯一封裝資料元件識別結果指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的。
  13. 如申請專利範圍第12項的設備，其中回應於該指令，該執行單元針對該來源封裝資料的各對應資料元件將單一位元儲存在該結果中，且其中各單一位元具有下列一者：(1)第一二進位值，以指示該對應資料元件在該來源封裝資料中係單一的；及(2)第二二進位值，以指示該對應資料元件在該來源封裝資料中不係唯一的。
  14. 如申請專利範圍第12項的設備，其中回應於該指令，該執行單元將該結果儲存在封裝資料運算遮罩暫存器中。
  15. 如申請專利範圍第12項的設備，更包含邏輯，以在該來源封裝資料的資料元件子集上實施遮罩封裝資料運算，其中該子集包括該來源封裝資料之在該結果中指示為唯一的所有資料元件。
  16. 如申請專利範圍第15項的設備，其中該邏輯實施該遮罩封裝資料運算係將該結果使用為封裝資料運算遮罩。
  17. 如申請專利範圍第15項的設備，其中該邏輯實施該遮罩封裝資料運算係使用導自該結果的封裝資料運算遮罩。
  18. 如申請專利範圍第12項的設備，其中回應於該指令，該執行單元比較該來源封裝資料之該等資料元件各者與該來源封裝資料的所有其他資料元件。
  19. 如申請專利範圍第12項的設備，其中回應於該指令，該執行單元儲存未指示該等非唯一資料元件各者等於 該等資料元件之何者的結果。
  20. 如申請專利範圍第12項的設備，其中該指令指示包含至少256-位元及至少八個資料元件的來源封裝資料。
  21. 如申請專利範圍第20項的設備，其中接收包含接收指示包含至少512-位元及至少十六個資料元件之來源封裝資料的該指令。
  22. 一種系統，包含：互連；處理器，與該互連耦合，回應於指示包括複數個封裝資料元件之來源封裝資料並指示目標的唯一封裝資料元件識別指令，可操作該處理器以將唯一封裝資料元件識別結果儲存在該目標中，該唯一封裝資料元件識別結果指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的；及動態隨機存取記憶體(DRAM)，與該互連耦合。
  23. 如申請專利範圍第22項的系統，其中回應於該指令，該處理器將該結果儲存在封裝資料運算遮罩暫存器中。
  24. 如申請專利範圍第22項的系統，其中回應於該指令，該處理器針對該來源封裝資料的各對應資料元件將單一位元儲存在該結果中。
  25. 一種製品，包含：機器可讀儲存媒體，包括一或多個固態資料儲存材料，該機器可讀儲存媒體儲存唯一封裝資料元件識別指 令，該唯一封裝資料元件識別指令指示具有複數個封裝資料元件的來源封裝資料並指定目標儲存位置，且該指令若藉由可操作機器執行，導致該機器實施包含下列運算的操作：將唯一封裝資料元件識別結果儲存在該目標儲存位置中，該唯一封裝資料元件識別結果指示該等複數個封裝資料元件的何者在該來源封裝資料中係唯一的。
  26. 如申請專利範圍第25項的製品，其中該指令導致該機器針對該來源封裝資料的各對應資料元件將單一位元儲存在該結果中。
  27. 如申請專利範圍第25項的製品，其中該指令導致該機器將該結果儲存在封裝資料運算遮罩暫存器中，且其中該機器可讀媒體更儲存若受執行，導致該機器使用作為封裝資料運算遮罩之該結果或導自該結果的封裝資料運算遮罩之一者，在該來源封裝資料的該資料元件子集上實施遮罩封裝資料運算的指令，其中該子集包括該來源封裝資料之在該結果中指示為唯一的所有資料元件。
  28. 一種設備，包含：第一封裝資料暫存器；第二封裝資料暫存器；及執行單元，與該等第一及第二封裝資料暫存器耦合，該執行單元接收二來源間唯一封裝資料元件識別指令，該指令指示該第一封裝資料暫存器、該第二封裝資料暫存 器、及目標儲存位置，該第一封裝資料暫存器具有包括第一複數個封裝資料元件的第一來源封裝資料，該第二封裝資料暫存器具有包括第二複數個封裝資料元件的第二來源封裝資料，回應於該指令，可操作該執行單元以將唯一封裝資料元件識別結果儲存在該目標儲存位置中，該唯一封裝資料元件識別結果指示該第一來源封裝資料之該第一複數個封裝資料元件的何者在該第二來源封裝資料之該第二複數個封裝資料元件中係唯一的。
  29. 如申請專利範圍第28項的設備，其中回應於該指令，該執行單元將該結果儲存在封裝資料運算遮罩暫存器中。
  30. 如申請專利範圍第28項的設備，其中回應於該指令，該執行單元針對該第一來源封裝資料的各對應封裝資料元件將單一位元儲存在該結果中。
TW101148750A 2011-12-30 2012-12-20 唯一封裝資料元件識別處理器，方法，系統，及指令 TWI455024B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068251 WO2013101234A1 (en) 2011-12-30 2011-12-30 Unique packed data element identification processors, methods, systems, and instructions

Publications (2)

Publication Number Publication Date
TW201344571A true TW201344571A (zh) 2013-11-01
TWI455024B TWI455024B (zh) 2014-10-01

Family

ID=48698466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148750A TWI455024B (zh) 2011-12-30 2012-12-20 唯一封裝資料元件識別處理器，方法，系統，及指令

Country Status (5)

Country Link
US (1) US20140351567A1 (zh)
EP (1) EP2798465B1 (zh)
CN (1) CN104025029A (zh)
TW (1) TWI455024B (zh)
WO (1) WO2013101234A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842046B2 (en) * 2012-09-28 2017-12-12 Intel Corporation Processing memory access instructions that have duplicate memory indices
US10545757B2 (en) * 2012-12-28 2020-01-28 Intel Corporation Instruction for determining equality of all packed data elements in a source operand
US9513907B2 (en) * 2013-08-06 2016-12-06 Intel Corporation Methods, apparatus, instructions and logic to provide vector population count functionality
US9495155B2 (en) 2013-08-06 2016-11-15 Intel Corporation Methods, apparatus, instructions and logic to provide population count functionality for genome sequencing and alignment
US10423411B2 (en) 2015-09-26 2019-09-24 Intel Corporation Data element comparison processors, methods, systems, and instructions
US10289416B2 (en) * 2015-12-30 2019-05-14 Intel Corporation Systems, apparatuses, and methods for lane-based strided gather
US9921841B2 (en) * 2016-02-24 2018-03-20 Intel Corporation System and method for executing an instruction to permute a mask
US11204764B2 (en) * 2016-03-31 2021-12-21 Intel Corporation Processors, methods, systems, and instructions to Partition a source packed data into lanes
US20190265973A1 (en) * 2018-02-23 2019-08-29 Intel Corporation Fusion of SIMD Processing Units
CN110874308B (zh) * 2018-08-31 2024-02-06 北京京东尚科信息技术有限公司 一种生成唯一值的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070237A (en) * 1996-03-04 2000-05-30 Intel Corporation Method for performing population counts on packed data types
US7752181B2 (en) * 2004-11-08 2010-07-06 Oracle International Corporation System and method for performing a data uniqueness check in a sorted data set
US7480787B1 (en) * 2006-01-27 2009-01-20 Sun Microsystems, Inc. Method and structure for pipelining of SIMD conditional moves
US9069547B2 (en) * 2006-09-22 2015-06-30 Intel Corporation Instruction and logic for processing text strings
US7991987B2 (en) * 2007-05-10 2011-08-02 Intel Corporation Comparing text strings
US9513905B2 (en) * 2008-03-28 2016-12-06 Intel Corporation Vector instructions to enable efficient synchronization and parallel reduction operations
US8504806B2 (en) * 2008-08-15 2013-08-06 Apple Inc. Instruction for comparing active vector elements to preceding active elements to determine value differences

Also Published As

Publication number Publication date
EP2798465B1 (en) 2018-11-14
EP2798465A4 (en) 2016-07-06
TWI455024B (zh) 2014-10-01
CN104025029A (zh) 2014-09-03
US20140351567A1 (en) 2014-11-27
EP2798465A1 (en) 2014-11-05
WO2013101234A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US10372449B2 (en) Packed data operation mask concatenation processors, methods, systems, and instructions
TWI455024B (zh) 唯一封裝資料元件識別處理器，方法，系統，及指令
JP6699845B2 (ja) 方法及びプロセッサ
JP6371855B2 (ja) プロセッサ、方法、システム、プログラム、及び非一時的機械可読記憶媒体
JP6238497B2 (ja) プロセッサ、方法、及びシステム
KR101599604B1 (ko) 제한 범위 벡터 메모리 액세스 인스트럭션들, 프로세서들, 방법들 및 시스템들
US9442733B2 (en) Packed data operation mask comparison processors, methods, systems, and instructions
TWI517042B (zh) 用以將萬國碼字元之可變長度編碼點轉碼之處理器、方法、系統及製品
JP6526175B2 (ja) ビットシャッフルプロセッサ、方法、システム、および命令
TWI715618B (zh) 資料元件比較處理器、方法、系統及指令
TWI706322B (zh) 資料元件重新安排、處理器、方法、系統以及指令
TWI502494B (zh) 用以執行絕對差之雙塊總數之方法，製品及裝置
TW201346731A (zh) 多暫存器散布指令
JP2018506096A (ja) ベクトルビットシャッフルを実行するための方法および装置
TW201738733A (zh) 執行指令以排列遮罩的系統及方法
TWI526930B (zh) 用以複製及遮蔽資料結構之設備及方法
CN108292228B (zh) 用于基于通道的步进收集的***、设备和方法
TW201810029A (zh) 用於跨步載入的系統、設備及方法
TW201643698A (zh) 用於執行衝突檢測的方法及裝置
TWI733718B (zh) 用於獲得偶數和奇數資料元素的系統、裝置及方法
US20140189294A1 (en) Systems, apparatuses, and methods for determining data element equality or sequentiality
TW201810020A (zh) 用於累乘的系統、設備及方法
JP2018500666A (ja) ベクトルビットギャザーを実行するための方法および装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees