TW201306473A - 放大器與相關的接收器 - Google Patents

放大器與相關的接收器 Download PDF

Info

Publication number
TW201306473A
TW201306473A TW101124797A TW101124797A TW201306473A TW 201306473 A TW201306473 A TW 201306473A TW 101124797 A TW101124797 A TW 101124797A TW 101124797 A TW101124797 A TW 101124797A TW 201306473 A TW201306473 A TW 201306473A
Authority
TW
Taiwan
Prior art keywords
amplifier
coupled
circuit
output
feedback
Prior art date
Application number
TW101124797A
Other languages
English (en)
Inventor
Fei Song
Chun-Geik Tan
Original Assignee
Mediatek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Singapore Pte Ltd filed Critical Mediatek Singapore Pte Ltd
Publication of TW201306473A publication Critical patent/TW201306473A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一放大器，於一輸入端接收一輸入訊號並據以提供一輸出訊號，包括一主分支電路與一輔分支電路。輔分支電路耦接於輸入端與一分支端之間，用以於輸入端達成輸入匹配。主分支電路亦耦接於分支端，並具有一電流模式的輸出端，以於輸出端輸出該輸出訊號。相關的接收器亦一併揭露。

Description

放大器與相關的接收器
本發明係關於一種放大器與相關的接收器，且特別是關於一種以電流模式介面實現射頻無線接收前端(front-end)的放大器與相關的接收器。
在現代資訊社會，無線網路與系統，諸如無線通訊、廣播與衛星定位系統，已被廣泛運用。接收器是實現無線系統時不可或缺的一環，用以接收與處理無線訊號。接收器包括射頻前端的電路，作為網路實體層的一部分。射頻前端將無線訊號接收為電子(如電流及/或電壓)的類比射頻訊號，將射頻訊號放大，並將放大的射頻訊號下變頻(down-convert)為中頻(IF，intermediate frequency)及/或基頻訊號以待後續處理，例如低通濾波、類比至數位轉換、解碼、解混碼(de-scrambling)、解調變及/或逆星座圖映射(inverse constellation mapping)等等。如此，攜載於無線訊號中的資訊、訊息、資料與指令就可被恢復。
本發明的一實施例係提供一放大器，接收一輸入訊號並據以提供一輸出訊號；放大器包括一增益級、一主分支電路、一輔分支電路與一回授電路。增益級包括一輸入端與一分支端，輸入端耦接輸入訊號。主分支電路包含一第 一端與一電流模式的輸出端，第一端耦接分支端，而該主分支電路係用以於該輸出端輸出該輸出訊號。輔分支電路包括一第二端與一回授端，第二端耦接分支端。回授電路耦接於回授端與輸入端之間。
一實施例中，輸出端的電壓擺幅遠小於回授端的電壓擺幅，以輸入端至輸出端間的較低電壓增益實現一高線性的電流模式介面。另一方面，輔分支電路在輸入端至回授端間提供一相對較高的電壓增益，以利用回授電路實現輸入端的阻抗匹配。
一實施例中，為在放大器與次級電路(如下變頻用的混波器)間實現一電流模式介面，主分支電路於輸出端提供一輸出阻抗，並傳導一電流至次級電路的一負載阻抗，其中，輸出阻抗大於負載阻抗。
本發明放大器具備一雜訊抵消功能。輔分支電路會依據流向分支端的一第一電流變動而在輸入端提供一電壓變動，增益級則會依據電壓變動而向分支端驅動一第二電流變動；其中，第二電流變動與第一電流變動異相(out-of-phase)。
一實施例中，放大器更包括一橋接電路，耦接於輸出端與回授端之間，用以將回授端的交流訊號阻擋於輸出端之外，並將回授端的一直流偏壓耦接至輸出端。橋接電路於回授端與輸出端間提供一第一阻值，回授電路在輸入端與回授端間提供一第二阻值，且第一阻值大於第二阻值。如此，回授端的高電壓擺幅會被大幅衰減為輸出端的較低電壓擺幅，以使主分支電路的線性度幾乎不會劣化。
一實施例中，增益級包括一第一電晶體，具有一第一閘極、一第一汲極與一第一源極，分別耦接該輸入端、該分支端與一供應電壓。輔分支電路包括一第二電晶體，具有一第二閘極、一第二汲極與一第二源極，分別耦接一第二偏壓電壓、該回授端與該第二端。主分支電路包括一第三電晶體，具有一第三閘極、一第三汲極與一第三源極，分別耦接一第一偏壓電壓、該輸出端與該分支端。一實施例中，第三電晶體的寬長比(如溝道寬度與溝道長度之比例)大於第二電晶體的寬長比。
一實施例中，第一偏壓電壓與第二偏壓電壓關聯於一溫度相依的電流，例如一正比於絕對溫度(PTAT，proportional to absolute temperature)的電流，其電流值與絕對溫度成比例。
一實施例中，放大器亦包括第一預設數目個調節分支電路。各調節分支電路具有一第三端與一電流模式的調節輸出端。各調節分支電路的第三端共同耦接至該分支端，且各調節分支電路可選擇性地被致能，以依據輸入訊號而於對應調節輸出端提供一調節輸出訊號。一實施例中，放大器亦包括第二預設數目個調節橋接電路，各調節橋接電路耦接於兩對應調節分支電路的兩調節輸出端之間。一實施例中，回授電路於該回授端與該輸入端間提供一阻值，且該阻值應根據被致能的調節分支電路的個數而變化。
本發明的另一實施例係提供一接收器，包括一放大器、一混波器與一次級放大器。放大器用以於一輸入端接收一輸入訊號，並據以提供一輸出訊號。放大器包括一主 分支電路與一輔分支電路。主分支電路具有一電流模式的輸出端，並於該輸出端輸出該輸出訊號。輔分支電路耦接於該輸入端，以於該輸入端達成阻抗匹配；其中，主分支電路與輔分支電路更共同耦接至一分支端。混波器耦接放大器，用以將輸出訊號與一載波訊號混合，以提供一混合訊號。次級放大器經由一電流模式介面耦接至混波器，用以依據混合訊號提供一對應的內部訊號。
一實施例中，放大器更包括一增益級與一回授電路。增益級包括一第一電晶體，具有一第一閘極、一第一汲極與一第一源極，分別耦接該輸入端、該分支端與一供應電壓。回授電路耦接於輔分支電路與該輸入端之間。
一實施例中，主分支電路與輔分支電路分別依據一第一偏壓電壓與一第二偏壓電壓而運作，接收器更包括一偏壓電路，用以依據一溫度相依的電流提供第一偏壓電壓與第二偏壓電壓。
一實施例中，放大器更包括第一預設數目個調節分支電路。各調節分支電路具有一第三端與一電流模式的調節輸出端，第三端耦接該分支端，且各調節分支電路可被選則性地致能，以依據輸入訊號而於對應的調節輸出端提供一調節輸出訊號。混波器用以將調節分支電路其中之一的調節輸出訊號與載波訊號混合，以提供混合訊號。一實施例中，放大器更包括第二預設數目個調節橋接電路，各調節橋接電路耦接於兩對應調節分支電路的兩調節輸出端之間。一實施例中，回授電路可於該回授端與該輸入端間提供一阻值，且該阻值應根據被致能調節分支電路的個數 而變化。
一實施例中，接收器包括複數個放大器。諸放大器的輸入端共同耦接為一，諸放大器的輸出端亦共同耦接為一；各放大器可被選擇性地致能與失能。一實施例中，各放大器的回授電路用以於對應回授端與輸入端間提供一阻值，且該阻值應根據被致能放大器的個數而變化。
一實施例中，次級放大器包括一可變電阻，耦接於電流模式介面的節點與提供內部訊號的節點之間，用以調整輸入訊號至內部訊號間的增益。
上述放大器以及接收器採用了電流模式介面，以實現一電流模式的高線性度的射頻鏈路。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參考第1圖，其所示意的是依據本發明一實施例的接收器10與其他共同運作的週邊電路。接收器10包括一放大器20、兩混波器14I與14Q以及兩次級放大器16I與16Q，以實現一射頻前端。一實施例中，接收器10係整合於一晶片中，而晶片外用於接收的其他週邊電路，例如用以接收無線訊號的天線、用以傳輸(relay)接收訊號的傳輸線、外部電感、外部表面波(SAW，Surface Acoustic Wave)元件及/或外部放大器等等，則可以一電阻Rext、一電感Lext與一電容Cext代表。電阻Rext、電感Lext與電容Cext經由一保護電路12(例如靜電放電(Electro-Static Discharge，ESD)保護電路，包括兩二極體D1與D2)而耦接節點A。節點A的訊號會被饋入接收器10，作為一輸入訊號Si；而由節點A向外的阻抗可用一電阻Rs代表。
在接收器10中，放大器20的作用是一低雜訊放大器(LNA，Low-Noise Amplifier)，於節點A接收輸入訊號Si，並據以在節點C提供一輸出訊號Sop。為在放大器20與混波器14I及14Q之間支援一電流模式介面，放大器20於節點C提供一電流模式的輸出端。混波器14I與14Q於節點C耦接放大器20，將輸出訊號Sop分別與兩載波訊號ScI與ScQ進行混合，以提供兩混合訊號SmI與SmQ。一實施例中，載波訊號ScI與ScQ的頻率相同，兩者間有90度的相位差，以將輸出訊號Sop下變頻為中頻或基頻的混合訊號SmI與SmQ。
對應混合訊號SmI與SmQ的頻帶，次級放大器16I與16Q為中頻或基頻的放大器。次級放大器16I包括一放大器核心40I、兩電阻Rtz與兩電容Ctz。放大器核心40I於節點nI1與nI3設有一輸入埠，於節點nI2與nI4設有一輸出埠。兩對電阻Rtz/電容Ctz的其中一對耦接於節點nI1與nI2之間，另一對耦接於節點nI3與nI4之間。類似地，次級放大器16Q包括一放大器核心40Q、兩電阻Rtz與兩電容Ctz。放大器核心40Q於節點nQ1與nQ3設有一輸入埠，於節點nQ2與nQ4設有一輸出埠。兩對電阻Rtz/電容Ctz的其中一對耦接於節點nQ1與nQ2之間，另一對耦接於節點nQ3與nQ4之間。
次級放大器16I與16Q分別經由節點nI1、nI3、nQ1 與nQ3的電流模式介面耦接至混波器14I與14Q，用以放大混合訊號SmI與SmQ，據以由放大器核心40I與40Q的兩輸出埠提供兩內部訊號SoI與SoQ。對內部訊號SoI與SoQ進行後續處理，就能恢復訊號Si中攜載的資訊。
由於放大器20與混波器14I/14Q間採用了電流模式介面，混波器14I/14Q與次級放大器16I/16Q也採用了電流模式介面，接收器10實現了一電流模式的射頻鏈路(RF chain)。一般而言，當某一第一電路經由一電流模式介面耦接另一第二電路，第一電路可視為一高輸出阻抗的電流源，第二電路則有一相對較低的輸入阻抗，並聯於第一電路的輸出阻抗，以使第二電路能由第一電路汲取大部分的電流。舉例而言，為支持放大器20與混波器14I/14Q間的電流模式介面，放大器20會在節點C提供一較大的輸出阻抗Rop，並且傳導訊號Sop的電流於混波器14I與14Q的較低負載阻抗Rmixer。
作為射頻鏈路的起點，放大器20要在節點A建立輸入匹配，以匹配電阻Rs，還要在節點C支援電流模式介面。請參考第2圖，其所示意的即是放大器20於本發明一實施例中的功能方塊圖，以及相關的支援週邊電路。放大器20包括一增益級22、一主分支電路24、一輔分支電路26與一回授電路30。主分支電路24用以支持電流模式介面，以將輸出訊號Sop輸出；輔分支電路26則與回授電路30協同達成輸入匹配，以接收輸入訊號Si。主分支電路24與輔分支電路26在一分支端的節點n0共同耦接於增益級22；其中，增益級22用以提供一增益(如一跨導增益 (trans-conductance gain))，以響應輸入訊號Si而在節點n0驅動一電流；對應地，主分支電路24便能傳導訊號Sop的電流。
一偏壓電路32耦接於主分支電路24與輔分支電路26，以提供必要的偏壓。若放大器20(與接收器10)的設計支持可變的增益，可將一選擇性設置的增益控制器38包括為週邊電路之一，用以控制輸入訊號Si至輸出訊號Sop間的增益。
請參考第3圖，其所示意的是依據本發明一實施例的電路架構，用以實現第2圖的放大器20。第3圖中的放大器20運作於兩供應電壓Vdd_LNA與G(如地端)之間，接收輸入訊號Si並據以提供輸出訊號Sop。放大器20包括增益級22a與22b、一主分支電路24、一輔分支電路26、一橋接電路28與一回授電路30。節點A為增益級22a與22b的共用輸入端，增益級22a與22b的兩節點n1與n1p則分別為兩分支端。主分支電路24耦接於節點n1與n1p，用以在節點C的電流模式輸出端將輸出訊號Sop輸出。輔分支電路26亦耦接於節點n1與n1p之間，另有一節點B為一回授端。回授電路30耦接於節點A與B之間。橋接電路28則耦接於節點C與B之間。
如第3圖實施例所示，節點A係經由兩交流耦合(AC coupling)的電容Ca與Cb而分別耦接至節點n2與n3。增益級22a包括一電晶體M1，其閘極、汲極與源極分別耦接節點n2、n1與供應電壓G；一偏壓電壓VBN，例如一直流偏壓電壓，亦經由一電阻Rdc而耦接至節點n2，以建立 節點n2的直流偏壓。增益級22b包括一電晶體M1p，其閘極、汲極與源極分別耦接節點n3、節點n1p與供應電壓Vdd_LNA。電晶體M1可以是一n溝道金氧半場效電晶體(Metal-Oxide-Semiconductor Field Effect Transistor)，電晶體M1p則可以是一互補的p溝道金氧半場效電晶體。
輔分支電路26包括一電晶體M2(例如一n溝道金氧半場效電晶體)與一電晶體M2p(例如一互補的p溝道金氧半場效電晶體)。電晶體M2具有一閘極、一汲極與一源極，分別耦接一偏壓電壓VBM2、節點B與節點n1；電晶體M2p亦具有一閘極、一汲極與一源極，分別耦接於一偏壓電壓VBM2p、節點B與節點n1p。主分支電路24包括一電晶體M3(例如一n溝道金氧半場效電晶體)與一互補電晶體M3p(例如一p溝道金氧半場效電晶體)。電晶體M3具有一閘極、一汲極與一源極，分別耦接一偏壓電壓VBM3、節點C與節點n1；電晶體M3p的閘極、汲極與源極則分別耦接一偏壓電壓VBM3p、節點C與節點n1p。電晶體M2p與M3p的寬長比相比較，兩者的比例可表示為(1：Np)；電晶體M2與M3的寬長比相比較，兩者的比例則可表示為(1：Nn)。其中，數值Np與Nn可以相同或不同；一實施例中，兩者皆大於1。在數值Np與Nn皆大於1的情形下，由電晶體M1與M1p所傳導的電流大部分會流經電晶體M3與M3p的源極-汲極溝道，只有一小部份會流經電晶體M2與M2p的源極-汲極溝道。
橋接電路28在節點B與C之間以一電阻Rb提供一第 一阻值，回授電路30則在節點n3與B之間以一電阻Rf提供一第二阻值。
利用電晶體M1p、M3p、M3與M1，放大器20使用一推挽式串接拓樸(push-pull cascode topology)以將輸入訊號Si放大為輸出訊號Sop。經由交流耦合的電容Ca與Cb，輸入訊號Si的電壓由節點A傳輸至增益級22a與22b的節點n2與n3，使電晶體M1與M1p可響應輸入訊號Si而分別在節點n1與n1p驅動對應的電流。電晶體M3與M3p響應節點n1與n1p的電流而在節點C導通對應的電流，使輸出訊號Sop的電流可由節點C輸出。
經由適當的電路設計，電晶體M1p、M3p、M3與M1的拓樸可在輸入訊號Si至輸出訊號Sop間提供較低的電壓增益(例如近於0的電壓增益)，以在節點C獲得具有高(電流)線性度的電流模式介面。在第3圖所示的放大器20中，由輸入訊號Si的電壓至輸出訊號Sop的電流間的總跨導(trans-conductance)增益Gm可用2*gm3*(gm1p+gm1)/(gm2+2*gm3)近似，其中，數值gm1p、gm1、gm2與gm3分別為電晶體M1p、M1、M2與M3的(小訊號)跨導。
相對於電晶體M1p、M3p、M3與M1的電路拓樸用以在節點C支援電流模式介面，由電晶體M1p、M2p、M2與M1形成的另一拓樸則係用以在節點A達成輸入匹配，使節點A的阻抗Rin與電阻Rs匹配。電晶體M1p、M2p、M2與M1的拓樸設計可在節點A至節點B間提供一相對較大的電壓增益，使節點A的阻抗Rin可由電阻Rf主導，而輸入匹 配也就能由電阻Rf控制。亦即，節點C的電壓擺幅會遠小於節點B的電壓擺幅，使主分支電路24與輔分支電路26可分別滿足「提供高線性度輸出跨導」與「提供高電壓增益以達成輸入匹配」這兩種相互衝突的需求。在第3圖的放大器20中，阻抗Rin可用Rf/((gm2p+gm2)*ro)近似，其中，數值gm2p為電晶體M2p的(小訊號)跨導，數值ro為節點B的等效輸出阻值。
橋接電路28的電阻Rb用以將節點B的交流訊號阻擋於節點C之外，並將節點B的直流偏壓耦合至節點C。由於節點B的電壓擺幅Vb_swing反映到節點C的電壓擺幅為Vb_swing*Rmixer/(Rmixer+Rb)，電阻Rb的阻值可以設定成遠大於負載阻抗Rmixer。藉此，節點B上因於高電壓增益的高電壓擺幅就形同被隔離在節點C之外，不會影響節點C的電壓擺幅，但節點B的直流偏壓仍能用來輔助節點C的直流偏壓。一實施例中，電阻Rb的阻值更進一步被設計成遠大於電阻Rf。一實施例中，橋接電路28可被省略，使節點B與C之間開路絕緣。電阻Rf的高阻值亦有助於降低射頻鏈路的雜訊。
由於電晶體M1p、M3p、M3與M1形成的拓樸與電晶體M1p、M2p、M2與M1形成的拓樸共用電晶體M1p與M1，放大器20具有電流復用(reuse)的優點。再者，共用的電晶體M1p與M1更可實現一內嵌的雜訊抵消效果，請參考第4圖，其所示意的即是放大器20的雜訊抵消機制。如第4圖所示，電晶體M1導致的雜訊可用一雜訊電流源代表，其會提供一電流變動Ins注入至節點n1，電流變動 Ins的一部分會形成電流變動InA，流向電晶體M2。電流變動InA的一部分會流經電阻Rf，於節點A導致一電壓變動VnF。等效而言，協同回授電路30，輔分支電路26會響應節點n1的電流變動Ins而於節點A提供電壓變動VnF；連帶地，增益級22a會響應電壓變動VnF而向節點n1驅動一電流變動InB，其中，電流變動InB與Ins會互成異相(反相)。
舉例而言，若注入至節點n1的電流變動Ins具有正幅度而使流向節點n1的電流增加，節點B的電壓變動會以正幅度上升，使電壓變動VnF也以正幅度上升。隨著電壓變動VnF耦接至電晶體M1的閘極，電晶體M1會由節點n1汲取更多電流；對流向節點n1的電流而言，其電流增加的趨勢就會被抵消。亦即，升高的電壓變動VnF會使流出節點n1的電流變動以正幅度增加，等效上就是使流向節點n1的電流變動InB具有一負幅度，使電流變動Ins於節點n1造成的電流升高趨勢得以被減抑。既然節點n1的雜訊電流變動可被抑制，代表電晶體M3所傳導的訊號電流不會對電晶體M1的雜訊過於敏感。
請參考第5圖，其所示意的是偏壓電路32於本發明一實施例下的電路架構。偏壓電路32用以為第3圖中的放大器20提供偏壓電壓VBN、VBM2、VBM3、VBM2p與VBM3p。偏壓電路32運作於供應電壓Vdd_LNA與G之間，並包括電晶體(例如n溝道金氧半場效電晶體)T1a、T1b、T1c、T2a、T2b與T2c，電晶體(例如p溝道金氧半場效電晶體)T3a與T3b，以及兩電流源34與36。
在偏壓電路32中，電晶體T1a、T2a、T2b與T2c的閘極與電晶體T2a的汲極共同耦接於一節點na，電晶體T1b與T1c的閘極與電晶體T2b的汲極耦接於一節點nb，而電晶體T3a與T3b的閘極則與電晶體T2c與T3b的汲極共同耦接於一節點nc。電晶體T3a的源極與汲極分別耦接供應電壓Vdd_LNA與一節點nd，電晶體T3b的源極亦耦接節點nd。電晶體T1a的汲極與源極分別耦接一節點ne1與供應電壓G，電晶體T2a的源極亦耦接節點ne1。電晶體T1b的汲極與源極分別耦接一節點ne2與供應電壓G，電晶體T2b的源極則耦接節點ne2。電晶體T1c的汲極與源極分別耦接一節點ne3與供應電壓G，電晶體T2c的源極則耦接節點ne3。
電流源34耦接於供應電壓Vdd_LNA與節點na之間，提供一電流Ia至節點na。電流源36則耦接於供應電壓Vdd_LNA與節點nb之間，提供一電流Ib至節點nb。一實施例中，偏壓電壓VBM2與VBM3與節點na提供的電壓VBNCAS相同，偏壓電壓VBM2p與VBM3p則等於節點nc提供的電壓VBPCAS。偏壓電壓VBN由節點nb提供。
由於第3圖放大器20的阻抗Rin可用Rf/((gm2p+gm2)*ro)近似，節點A的輸入匹配是強健(robust)的，可抵抗製程變異，如極端的製程變異發生時的製程導角。舉例而言，在最大導角(FF corner)，跨導gm2(與gm2p)會變大，但電阻ro的阻值會降低。在最小導角(SS corner)，跨導gm2(與gm2p)會變小，但電阻ro的阻值則會增加。因此，相對於製程變異的程度， 乘積(gm2p+gm2)*ro的變異會比較小，並且放大器20的輸入匹配變得強健。
針對溫度變異，電流Ia與Ib可以是正比於絕對溫度(PTAT)的電流，以補償跨導gm2(與gm2p)，使其得以抵抗溫度變異。舉例而言，當溫度升高時，電晶體的載波移動率(carrier mobility)會降低，並且跨導也降低。然而，若電流Ia與Ib隨溫度增加，偏壓電壓VBM2與VBM3也會升高，為跨導提供一增加的趨勢；如此，相對於溫度變異，跨導就能維持一定。電流Ia與Ib可由一帶隙電路(bandgap circuit，未繪示)鏡像而得；帶隙電路可通過產生一正比於絕對溫度(PTAT)的電壓跨於一電阻，以提供一正比於絕對溫度的電流。
請參考第6圖，其所示意的是依據本發明一實施例的接收器10a。接收器10a的架構類似於第1圖所示的接收器10，但接收器10a可在輸入訊號Si至內部訊號SoI與SoQ之間提供一可調整的增益。類似於第1圖中的接收器10，第6圖中的接收器10a包括有一放大器20、兩混波器14I與14Q，以及兩次級放大器16I與16Q。為了實現可調的增益，次級放大器16I中採用了可變電阻Rtz；因此，輸入訊號Si至內部訊號SoI間的增益可藉由電阻Rtz的阻值改變而調整。類似地，次級放大器16Q中，在節點nQ1與nQ2之間、節點nQ3與nQ4之間亦使用了可變電阻Rtz，以藉由電阻Rtz的改變來設定輸入訊號Si至內部訊號SoQ間的增益。電阻Rtz的阻值可由增益控制器38(第2圖)加以控制。
請參考第7圖與第8圖。第7圖示意的是依據本發明一實施例的放大器20a，其可於輸入訊號Si與輸出訊號Sop間提供可調整的增益。放大器20a可於第1圖實施例中取代放大器20。類似於第3圖所示的放大器20，放大器20a包括增益級22a與22b、主分支電路24、輔分支電路26與橋接電路30。增益級22a與22b於節點A耦接輸入訊號Si，主分支電路24於節點n1與n1p分別耦接增益級22a與22b，輔分支電路26亦分別於節點n1與n1p耦接增益級22a與22b。回授電路30耦接於節點A與輔分支電路26的節點B之間。除了增益級22a與22b、主分支電路24、輔分支電路26與橋接電路30，放大器20a更包括有K個調節分支電路(tuning branches)TB[1]至TB[K]，以及相同數目個對應的調節橋接電路U[1]至U[K]。數目K可以大於或等於1。
調節分支電路TB[1]至TB[K]的電路架構相同，第k個調節分支電路TB[k](對k=1至K)的本發明一實施例示於第8圖。如第8圖所示，第k個調節分支電路TB[k]包括兩個互補電晶體Mp[k](例如p溝道金氧半場效電晶體)與Mn[k](例如n溝道金氧半場效電晶體)，以及四個開關sa[k]、sb[k]、sc[k]與sd[k]。電晶體Mn[k]的汲極、源極與閘極分別耦接一節點C[k]、節點n1(分支端)與一節點nv[k]。電晶體Mp[k]的汲極、源極與閘極則分別耦接節點C[k]、節點n1p與一節點nu[k]。節點C[k]可視為調節分支電路TB[k]的調節輸出端。
一實施例中，對k=2至K，調節橋接電路U[k]以一 電阻Rb[k]而在節點C[k-1]與C[k]間提供一阻值，而調節橋接電路U[1]則在節點C與C[1](第7圖)間以一電阻Rb[1]提供一阻值。一實施例中，各電晶體Mp[1]至Mp[K]為電晶體M3p的複製(duplicate)，以及/或者，各電晶體Mn[1]至Mn[K]為電晶體M3的複製。
在調節分支電路TB[k]中，開關sa[k]耦接於供應電壓Vdd_LNA與節點nu[k]之間，用以依據一失能(disable)訊號Sgb[k]而選擇性地將供應電壓Vdd_LNA導通至節點nu[k]。開關sb[k]亦耦接節點nu[k]，以在一致能(enable)訊號Sg[k]的控制下選擇性地將一偏壓電壓VBp[k]導通至節點nu[k]；其中，致能訊號Sg[k]與失能訊號Sgb[k]互為反相。類似地，開關sc[k]與sd[k]分別依據致能訊號Sg[k]與失能訊號Sgb[k]而選擇性地將節點nv[k]導通至一偏壓電壓VBn[k]與供應電壓G。一實施例中，偏壓電壓VBn[k]與VBp[k]分別等於偏壓電壓VBM3與VBM3p，對k=1至K。
如第8圖所示，對k=2至K，調節橋接電路U[k]耦接於節點C[k-1]與C[k]之間，而調節分支電路TB[k-1]的調節輸出訊號Sop[k-1]即可經由調節橋接電路U[k]傳輸而成為調節分支電路TB[k]的調節輸出訊號Sop[k]。對k=1，第一個調節橋接電路U[1]耦接於節點C與C[1](第7圖)之間；對k=K，節點C[K]的調節輸出訊號Sop[K]即被輸出為輸出訊號Sop。亦即，混波器14I與14Q(第1圖)用以將調節分支電路TB[K]的調節輸出訊號Sop[K]分別與載波訊號ScI與ScQ混合，以提供混合訊號SmI與SmQ。
經由致能訊號Sg[k]與失能訊號Sgb[k]的控制，對應的調節分支電路TB[k]可被選擇性地致能，以響應輸入訊號Si而在節點C[k]提供調節輸出訊號Sop[k]。亦即，當致能訊號Sg[k]使開關sb[k]與sc[k]導通，開關sa[k]與sd[k]會失能而停止導通，故節點nu[k]與nv[k]會分別被引導至適當的偏壓電壓VBp[k]與VBn[k]，而調節分支電路TB[k]就會被致能而提供調節輸出訊號Sop[k]。當調節分支電路TB[k]被致能時，互補的電晶體Mp[k]與Mn[k]會響應輸入訊號Si而向節點C[k]供應電流，而此電流最終會貢獻至末端節點C[K]的輸出訊號Sop，使輸入訊號Si至輸出訊號Sop間的總跨導被增強。
另一方面，當失能訊號Sgb[k]使開關sa[k]與sd[k]導通，開關sb[k]與sc[k]會停止導通，兩電晶體Mp[k]與Mn[k]皆關閉，使調節分支電路TB[k]失能，而電晶體Mp[k]與Mn[k]也就不會響應輸入訊號Si而貢獻電流至節點C[k]。致能訊號Sg[1]至Sg[K]，以及失能訊號Sgb[1]至Sgb[K]，皆可由增益控制器38a(第7圖)提供。
為調節輸入訊號Si至輸出訊號Sop間的增益，可改變被致能的調節分支電路的數目。要提供最高的增益，可以致能所有的調節分支電路。若要使增益較低，可使某些調節分支電路失能；越多調節分支電路被失能，增益就越低。當調節分支電路TB[1]至TB[K]被選擇性地致能，為維持節點A的輸入匹配，可在回授電路30中安排一可變電阻Rf以提供一可變阻值。當致能的調節分支電路的數目改變時，增益控制器38a相應的調整電阻Rf的阻值， 使節點A的輸入匹配不受影響。舉例而言，當有較多的調節分支電路被致能時，電阻Rf的阻值可隨之調高。
請參考第9圖與第10圖；第9圖示意的是依據本發明一實施例的接收器10b。接收器10b與一增益控制器38b協同運作，並包括K個放大器LNA[1]至LNA[K]、混波器14I與14Q，以及次級放大器16I與16Q。其中，數目K可以大於1。放大器LNA[1]至LNA[K]的輸入端共同耦接至節點A，而放大器LNA[1]至LNA[K]的輸出端則共同耦接至節點C。放大器LNA[1]至LNA[K]的其中每一個皆能被選擇性地致能與失能；被致能的放大器可以響應輸入訊號Si而提供電流至節點C的訊號Sop，因此，改變被致能放大器LNA[k]的個數，就能調整輸入訊號Si的電壓至輸出訊號Sop的電流間的總跨導。增益控制器38b即是用以為放大器LNA[1]至LNA[K]分別提供致能訊號Sg[1]至Sg[K]。
類似於第1圖實施例，第9圖實施例中，混波器14I與14Q耦接於節點C，也就是各放大器LNA[k]與混波器14I/14Q之間的電流模式介面。次級放大器16I與16Q則經由節點nI1、nI3、nQ1與nQ3的電流模式介面而分別耦接混波器14I與14Q，將混合訊號SmI與SmQ放大，以於放大器核心40I與40Q的輸出埠提供內部訊號SoI與SoQ。如此，內部訊號SoI與SoQ就可被進一步處理以恢復輸入訊號Si中攜載的資訊。
一實施例中，放大器LNA[1]至LNA[K]中的每一個皆具有相同的電路架構，第k個放大器LNA[k]的實施例即示於第10圖。類似於第3圖中的放大器20，第10圖中的放 大器LNA[k]包括兩個電容Ca[k]與Cb[k]、兩增益級B22[k]a與B22[k]b、一主分支電路B24[k]、一輔分支電路B26[k]、一橋接電路B28[k]與一回授電路B30[k]，分別類似於第3圖中的電容Ca與Cb、增益級22a與22b、主分支電路24、輔分支電路26、橋接電路28與回授電路30。增益級B22[k]a與B22[k]b分別經由電容Ca[k]與Cb[k]而於節點n2[k]與n3[k]接收節點A(共用輸入端)的輸入訊號Si。主分支電路B24[k]耦接於節點n1[k]p與n1[k]之間，並包括一對互補電晶體M3[k]與M3[k]p。橋接電路B28[k]耦接於節點C(共用輸出端)與放大器LNA[k]的內部節點B[k]之間，以一電阻Rb提供阻值。輔分支電路26[k]耦接於節點n1[k]與n1[k]p之間，包括一對互補電晶體M2[k]與M2[k]p。回授電路B30[k]則耦接於節點B[k]與A之間，以一可變電阻Rf[k]提供一可變的阻值。
再者，放大器LNA[k]更包括有兩個開關se[k]與sf[k]，以及一電阻Rdc。開關se[k]耦接於節點nf[k]與偏壓電壓VBN之間，受控於致能訊號Sg[k]；開關sf[k]則耦接於節點nf[k]與供應電壓G之間，受控於失能訊號Sgb[k]，其係與致能訊號Sg[k]互補。對兩個不同的放大器LNA[k1]與LNA[k2](k1與k2不相等)，節點n2[k1]與n2[k2]是相互絕緣的，節點n3[k1]與n3[k2]是相互絕緣的，節點n1[k1]與n1[k2]是相互絕緣的，而節點n1[k1]p與節點n1[k2]p、節點B[k1]與B[k2]、節點nf[k1]與nf[k2]也都相互絕緣。
欲致能放大器LNA[k]，開關se[k]會在致能訊號Sg[k] 的控制下致能，將節點nf[k]導通至偏壓電壓VBN，開關sf[k]則不導通，在節點nf[k]與供應電壓G之間開路。如此，在功能與操作上與第3圖之放大器20相似，放大器LNA[k]就可獲得適當的偏壓，以響應輸入訊號Si而貢獻電流至節點C的輸出訊號Sop。另一方面，當放大器LNA[k]失能時，開關se[k]會在致能訊號Sg[k]的控制下停止導通，開關sf[k]則被失能訊號Sgb[k]致能，將節點nf[k]與供應電壓G導通。藉此，放大器LNA[k]中的電晶體M1[k]就會關閉，使放大器LNA[k]不會響應輸入訊號Si而貢獻電流至節點C的輸出訊號Sop。
在放大器LNA[1]至LNA[K]中，有越多放大器被致能，輸入訊號Si之電壓至輸出訊號Sop之電流間的總跨導就會越高。回授電路B30[k]提供的阻值則可隨致能放大器LNA[k]的數目而調整，以維持節點A的輸入匹配。
總結來說，本發明實施例中的放大器與接收器可用低電壓增益的主分支電路提供電流模式介面，並以回授電路與高電壓增益之輔分支電路共同提供適當的輸入匹配。雖然源極退化電感(source degenerate inductor)常用於輸入匹配，但源極退化電感會佔據較大佈局面積，也會有磁場耦合(magnetic coupling)的雜訊。相較之下，本發明的放大器與接收器就不需使用源極退化電感。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。
10、10a、10b‧‧‧接收器
12‧‧‧保護電路
14I-14Q‧‧‧混波器
16I-16Q‧‧‧次級放大器
20、20a、LNA[.]‧‧‧放大器
22、22a-22b、B22[.]a、B22[.]b‧‧‧增益級
24、B24[.]‧‧‧主分支電路
26、B26[.]‧‧‧輔分支電路
28、B28[.]‧‧‧橋接電路
30、B30[.]‧‧‧回授電路
32‧‧‧偏壓電路
34、36‧‧‧電流源
38、38a、38b‧‧‧增益控制器
40I-40Q‧‧‧放大器核心
TB[.]‧‧‧調節分支電路
U[.]‧‧‧調節橋接電路
M1-M3、M1p-M3p、T1a-T1c、T2a-T2c、T3a-T3b、Mp[.]、Mn[.]、M1[.]-M3[.]、M1[.]p-M3[.]p‧‧‧電晶體
sa[.]-sf[.]‧‧‧開關
Rext、Rs、Rtz、Rb、Rf、Rb[.]、Rf[.]、Rdc‧‧‧電阻
Lext‧‧‧電感
Cext、Ctz、Ca、Cb、Ca[.]、Cb[.]‧‧‧電容
D1-D2‧‧‧二極體
A-C、nI1-nI4、nQ1-nQ4、n0-n3、n1p、na-nd、ne1-ne3、C[.]、nv[.]、nu[.]、n1[.]-n3[.]、n1[.]p、B[.]、nf[.]‧‧‧節點
Si‧‧‧輸入訊號
Sop‧‧‧輸出訊號
SmI-SmQ‧‧‧混合訊號
ScI-ScQ‧‧‧載波訊號
SoI-SoQ‧‧‧內部訊號
Sgb[.]‧‧‧失能訊號
Sg[.]‧‧‧致能訊號
Sop[.]‧‧‧調節輸出訊號
Rop‧‧‧輸出阻抗
Rmixer‧‧‧負載阻抗
Rin‧‧‧阻抗
VBN、VBM2-VBM2p、VBM3-VBM3p、VBp[.]、VBn[.]‧‧‧偏壓電壓
Ins、InA、InB‧‧‧電流變動
VnF‧‧‧電壓變動
Vdd_LNA、G‧‧‧供應電壓
Ia、Ib‧‧‧電流
VBNCAS、VBPCAS‧‧‧電壓
第1圖示意的是依據本發明一實施例的接收器與相關的週邊電路。
第2圖示意的是第1圖放大器的功能方塊實施例。
第3圖示意的是第1圖放大器的電路架構實施例。
第4圖示意的第3圖放大器達成雜訊抵消的實施例。
第5圖示意的是第2圖偏壓電路的電路架構實施例。
第6圖示意的是依據本發明一實施例的接收器。
第7圖示意的是依據本發明一實施例的放大器。
第8圖示意的是第7圖中調節分支電路的電路架構實施例。
第9圖示意的是依據本發明一實施例的接收器。
第10圖示意的是第9圖中放大器的電路架構實施例。
20‧‧‧放大器
22‧‧‧增益級
24‧‧‧主分支電路
26‧‧‧輔分支電路
30‧‧‧回授電路
32‧‧‧偏壓電路
38‧‧‧增益控制器
Si‧‧‧輸入訊號
Sop‧‧‧輸出訊號
n0‧‧‧節點

Claims (22)

  1. 一放大器，接收一輸入訊號並據以提供一輸出訊號，包含：一增益級，包含一輸入端與一分支端，該輸入端耦接該輸入訊號；一主分支電路，包含一第一端與一電流模式的輸出端，該第一端耦接該分支端，該主分支電路用以於該輸出端輸出該輸出訊號；一輔分支電路，包含一第二端與一回授端，該第二端耦接該分支端；以及一回授電路，耦接於該回授端與該輸入端之間。
  2. 如申請專利範圍第1項所述的放大器，其中該輸出端的電壓擺幅小於該回授端的電壓擺幅。
  3. 如申請專利範圍第1項所述的放大器，其中該主分支電路係用以在該輸出端提供一輸出阻抗，並傳導一電流至一負載阻抗，其中該輸出阻抗大於該負載阻抗。
  4. 如申請專利範圍第1項所述的放大器，其中，該輸入端至該輸出端的電壓增益小於該輸入端至該回授端的電壓增益。
  5. 如申請專利範圍第1項所述的放大器，其中，該輔分支電路依據流向該分支端的一第一電流變動而於該輸入 端提供一電壓變動，該增益級依據該電壓變動而向該分支端驅動一第二電流變動，該第二電流變動係與該第一電流變動異相。
  6. 如申請專利範圍第1項所述的放大器更包含：一橋接電路，耦接於該輸出端與該回授端之間，用以將該回授端的交流訊號阻擋於該輸出端之外，並將該回授端的一直流偏壓耦接至該輸出端。
  7. 如申請專利範圍第6項所述的放大器，其中該橋接電路用以於該回授端與該輸出端間提供一第一阻值，該回授電路用以於該輸入端與該回授端間提供一第二阻值，且該第一阻值係大於該第二阻值。
  8. 如申請專利範圍第1項所述的放大器，其中該增益級包含一第一電晶體，具有一第一閘極、一第一汲極與一第一源極，分別耦接該輸入端、該分支端與一供應電壓；該輔分支電路包含一第二電晶體，具有一第二閘極、一第二汲極與一第二源極，分別耦接一第二偏壓電壓、該回授端與該第二端；該主分支電路包含一第三電晶體，具有一第三閘極、一第三汲極與一第三源極，分別耦接一第一偏壓電壓、該輸出端與該分支端。
  9. 如申請專利範圍第8項所述的放大器，其中該第三電晶體的寬長比大於該第二電晶體的寬長比。
  10. 如申請專利範圍第8項所述的放大器，其中該第一偏壓電壓與該第二偏壓電壓係關聯於一溫度相依的電流。
  11. 如申請專利範圍第1項所述的放大器，更包含：第一預設數目個調節分支電路，各該調節分支電路包含一第三端與一電流模式的調節輸出端，該第三端耦接該分支端，且各該調節分支電路係選擇性地致能以依據該輸入訊號而於對應的該調節輸出端提供一調節輸出訊號。
  12. 如申請專利範圍第11項的放大器，更包含：一第二預設數目個調節橋接電路，各該調節橋接電路耦接於兩對應的該調節分支電路的該調節輸出端之間。
  13. 如申請專利範圍第11項的放大器，其中該回授電路用以於該回授端與該輸入端間提供一阻值，且該阻值係根據致能的該調節分支電路的數目而變動。
  14. 一接收器，包含：一放大器，用以於一輸入端接收一輸入訊號並據以提供一輸出訊號，並包含：一主分支電路，包含一電流模式的輸出端，用以於該輸出端輸出該輸出訊號；以及一輔分支電路，耦接該輸入端，用於該輸入端之輸入匹配；其中該主分支電路與該輔分支電路進一步耦接到一分支端；以及 一混波器，耦接該放大器，用以將一載波訊號與該輸出訊號混合以提供一混合訊號；以及一次級放大器，經由一電流模式介面耦接該混波器，用以依據該混合訊號提供一內部訊號。
  15. 如申請專利範圍第14項所述的接收器，其中該輔分支電路包含一回授端，且該放大器更包含：一增益級，包含一第一電晶體，具有一第一閘極、一第一汲極與一第一源極，分別耦接該輸入端、該分支端與一供應電壓；以及一回授電路，耦接於該回授端與該輸入端之間。
  16. 如申請專利範圍第14項所述的接收器，其中該主分支電路與該輔分支電路係分別依據一第一偏壓電壓與一第二偏壓電壓而運作，且該接收器更包含：一偏壓電路，用以依據一溫度相依的電流提供該第一偏壓電壓與該第二偏壓電壓。
  17. 如申請專利範圍第14項所述的接收器，其中該放大器更包含：第一預設數目個調節分支電路，各該調節分支電路包含一第三端與一電流模式的調節輸出端，各該調節分支電路的該第三端耦接於該分支端，且各該調節分支電路係選擇性地被致能以依據該輸入訊號而於對應的該調節輸出端提供一調節輸出訊號； 其中，該混波器係將該些調節分支電路其中之一的該調節輸出訊號與該載波訊號混合以提供該混合訊號。
  18. 如申請專利範圍第17項所述的接收器，其中該放大器更包含：第二預設數目個調節橋接電路，各該調節橋接電路耦接於兩對應的該調節分支電路的該調節輸出端之間。
  19. 如申請專利範圍第17項所述的接收器，其中，該輔分支電路包含一回授端，且該放大器更包含：一回授電路，耦接於該回授端與該輸入端之間；該回授電路用以於該回授端與該輸入端間提供一阻值，且該阻值係根據被致能的該調節分支電路的數目而變動。
  20. 如申請專利範圍第14項所述的接收器包含複數個放大器，該些放大器的該輸入端共同耦接在一起，該些放大器的該輸出端共同耦接在一起；其中，各該放大器可被選擇性地致能與失能。
  21. 如申請專利範圍第20項所述的接收器，其中，該輔分支電路包含一回授端，且各該放大器更包含：一回授電路，耦接於該回授端與該輸入端之間；各該放大器的該回授電路係用以於該回授端與該輸入端間提供一阻值，且該阻值係根據被致能的該放大器的數目而變動。
  22. 如申請專利範圍第14項所述的接收器，其中該次級放大器包含一可變電阻，耦接於該電流模式介面的一節點與提供該內部訊號的一節點之間，用以調整該混合訊號與該內部訊號間的增益。
TW101124797A 2011-07-29 2012-07-10 放大器與相關的接收器 TW201306473A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161513134P 2011-07-29 2011-07-29
US13/289,510 US8503960B2 (en) 2011-07-29 2011-11-04 Amplifier and associated receiver

Publications (1)

Publication Number Publication Date
TW201306473A true TW201306473A (zh) 2013-02-01

Family

ID=47597594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124797A TW201306473A (zh) 2011-07-29 2012-07-10 放大器與相關的接收器

Country Status (3)

Country Link
US (1) US8503960B2 (zh)
CN (1) CN102904531B (zh)
TW (1) TW201306473A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10193508B2 (en) 2014-04-17 2019-01-29 Texas Instruments Incorporated Multi-branch outphasing system and method
CN105356928B (zh) * 2015-09-28 2019-01-22 四川九洲电器集团有限责任公司 一种Ku频段卫星通信变频终端设备
GB2545487A (en) * 2015-12-18 2017-06-21 Nordic Semiconductor Asa Radio frequency receiver

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB765398A (en) 1954-02-23 1957-01-09 Philips Electrical Ind Ltd Improvements in or relating to transistor circuits having variable amplification
KR19990053981A (ko) * 1997-12-24 1999-07-15 정선종 저잡음 증폭기의 이득 제어 회로
US6545534B1 (en) 2001-02-13 2003-04-08 Analog Devices, Inc. Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic
US6801089B2 (en) * 2001-05-04 2004-10-05 Sequoia Communications Continuous variable-gain low-noise amplifier
US7579912B2 (en) * 2001-08-15 2009-08-25 Broadcom Corporation Method and system for multiple tuner application using a low noise broadband distribution amplifier
US6724251B1 (en) 2002-09-12 2004-04-20 National Semiconductor Corp. Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier
US7622845B2 (en) 2003-03-31 2009-11-24 Suren Systems, Ltd. Piezoelectric transducer signal processing circuit
TWI345369B (en) 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
US7657191B2 (en) 2004-08-25 2010-02-02 Vitesse Semiconductor Corporation Variable bandwidth transimpedance amplifier with one-wire interface
US7301394B2 (en) 2004-12-13 2007-11-27 Broadcom Corporation Impedance matched variable gain low noise amplifier using shunt feed-back
US7495514B2 (en) * 2005-02-18 2009-02-24 Himax Technologies Limited Low noise amplifier
KR100856131B1 (ko) * 2006-01-18 2008-09-03 삼성전자주식회사 가변 게인 저잡음 증폭기 회로 및 이를 구비하는 무선 통신수신기
US7710179B2 (en) 2006-01-30 2010-05-04 Broadcom Corporation Programmable gain attenuator for track and hold amplifiers
US7539471B2 (en) * 2006-03-30 2009-05-26 Intel Corporation Method and apparatus to provide variable gain in a radio receiver front end
JP2008098771A (ja) 2006-10-06 2008-04-24 Niigata Seimitsu Kk 低雑音増幅器
US7825871B2 (en) 2007-03-19 2010-11-02 Broadcom Corporation Method and system for equalizing antenna circuit matching variations
US7471148B2 (en) * 2007-05-21 2008-12-30 Sekio Epson Corporation Differential low noise amplifier (LNA) with common mode feedback and gain control
US7692486B2 (en) 2007-10-05 2010-04-06 Qualcomm, Incorporated Configurable feedback for an amplifier
JP2009100337A (ja) * 2007-10-18 2009-05-07 Renesas Technology Corp 可変利得増幅器を内蔵する半導体集積回路
US8045943B2 (en) * 2008-01-29 2011-10-25 Freescale Semiconductor, Inc. High performance CMOS radio frequency receiver
US7671774B2 (en) 2008-05-08 2010-03-02 Freescale Semiconductor, Inc. Analog-to-digital converter with integrator circuit for overload recovery
US8149955B2 (en) * 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
KR101266918B1 (ko) * 2009-09-14 2013-05-24 한국전자통신연구원 가변이득 광대역 피드백 저 잡음 증폭기
CN101895192A (zh) * 2010-07-30 2010-11-24 苏州科山微电子科技有限公司 一种可解决电荷分配和电流失配问题的电荷泵
US8441318B2 (en) * 2010-12-15 2013-05-14 Mediatek Inc. Push-pull low noise amplifier with variable gain, push-pull low noise amplifier with common gate bias circuit and amplifier with auxiliary matching
US8514021B2 (en) * 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit

Also Published As

Publication number Publication date
US20130029627A1 (en) 2013-01-31
CN102904531B (zh) 2015-06-03
CN102904531A (zh) 2013-01-30
US8503960B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
US5392003A (en) Wide tuning range operational transconductance amplifiers
US7109801B2 (en) Low gate oxide stress power amplifier
KR101125500B1 (ko) 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ
US6392487B1 (en) Variable gain amplifier
US7432763B2 (en) Gain boosting for tuned differential LC circuits
US8958575B2 (en) Amplifier with configurable DC-coupled or AC-coupled output
US7786803B2 (en) Operational transconductance amplifier (OTA)
US9553548B2 (en) Low drop out voltage regulator and method therefor
WO2014172505A1 (en) Apparatus and method for transimpedance amplifiers with wide input current ranges
US8963612B1 (en) Multiple mode RF circuit
US20090072861A1 (en) Wireline transmission circuit
CN107408927B (zh) 适用于噪声抑制的放大器
US8711831B2 (en) Front end for RF transmitting-receiving systems with implicit directional control and time-multiplexing method in submicron technology
US20130033324A1 (en) Amplifier and associated receiver
US20100244961A1 (en) Differential amplifier
TW201306473A (zh) 放大器與相關的接收器
US7224189B1 (en) AC/DC coupling input network with low-power common-mode correction for current-mode-logic drivers
US9935597B2 (en) Circuit for and method of receiving an input signal
JP2007243777A (ja) 半導体集積回路
US20160268977A1 (en) Active load circuit and semiconductor integrated circuit
US6686794B1 (en) Differential charge pump
KR102056546B1 (ko) 주파수 혼합기
JP5139963B2 (ja) 差動増幅器
CN111917382A (zh) 一种基于具有噪声消除的有源电感的低噪声放大器
CN110661494A (zh) 高频放大电路及半导体设备