TW201304147A - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TW201304147A TW201304147A TW100124801A TW100124801A TW201304147A TW 201304147 A TW201304147 A TW 201304147A TW 100124801 A TW100124801 A TW 100124801A TW 100124801 A TW100124801 A TW 100124801A TW 201304147 A TW201304147 A TW 201304147A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- region
- photoresist
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical group O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
提供一種薄膜電晶體及其製造方法。其中，藉由兩道灰階光罩製程與剝離法來製作頂閘極型之薄膜電晶體。因此，相較於傳統的薄膜電晶體製程，此方法可節省光罩及製程的成本。
Description
本發明是有關於一種薄膜電晶體及其製造方法，且特別是一種應用於液晶顯示器之薄膜電晶體及其製造方法。
液晶顯示器主要包含有薄膜電晶體、彩色濾光片以及液晶等元件，其中薄膜電晶體主要由閘極、閘介電層、源極與汲極所組成。而依照閘極的位置可分為頂閘極型或底閘極型。另外有透明之畫素電極與汲極相連接，由薄膜電晶體控制其開關。
然而，包含畫素電極之薄膜電晶體的製造方法一般需要至少四道以上的光罩才能完成。而使用的光罩數目越多，則花費的成本就越高，所需製造時間也就越長。
因此，本發明之一態樣是在提供一種藉由兩道灰階光罩製程與剝離法來製作薄膜電晶體的方法。因此，相較於傳統的薄膜電晶體製程，此方法可節省光罩及製程的成本。
本發明之一態樣是在提供一種薄膜電晶體的製造方法，步驟包括如下。在基板上依序形成透明導電層、通道層、歐姆接觸層及第一導電層。使用第一灰階光罩以在第一導電層上形成圖案化的第一光阻層，其中第一光阻層具有第一區、第二區及第三區，且第三區之厚度大於第二區，第二區之厚度大於第一區。移除暴露之第一導電層、第一導電層下方之通道層、歐姆接觸層及透明導電層。移除第一區之第一光阻層。移除暴露之第一導電層及其下方之歐姆接觸層及通道層，以暴露透明導電層，其中透明導電層做為畫素電極。移除第二區之第一光阻層。移除暴露之第一導電層及其下方之歐姆接觸層以暴露出通道層，且通道層兩側留下之第一導電層分別做為源極及汲極。移除第三區之第一光阻層。在源極、汲極、通道層及透明導電層上形成絕緣層。使用第二灰階光罩，以在絕緣層上形成圖案化之第二光阻層，其中第二光阻層具有第四區及第五區，第四區位於暴露出之通道層的上方，第四區之厚度小於第五區。移除暴露之部分絕緣層以形成接觸窗，以暴露出汲極與透明導電層的一部分。移除第四區之第二光阻層，以暴露出位於源極與汲極間之絕緣層。在第二光阻層、絕緣層及接觸窗上形成第二導電層。移除第二光阻層及位於其上之第二導電層，以留下電性連接汲極與畫素電極之第二導電層做為橋接導電層，以及位於源極與汲極間之絕緣層上方之第二導電層做為閘極。
依據本發明另一實施例，第一光阻層為正型光阻。
依據本發明又一實施例，第二光阻層為正型光阻。
依據本發明一實施例，移除第二光阻層及位於其上之第二導電層之方法為使用剝離法。
依據本發明另一實施例，剝離法為使用溶液來溶解第二光阻層，並同時移除位於第二光阻層上之第二導電層。
依據本發明又一實施例，第二光阻層厚度為1.5-2.0 μm。
依據本發明一實施例，絕緣層為氧化矽層或氮化矽層。
依據本發明另一實施例，通道層的材料為未摻雜之半導體材料。
依據本發明又一實施例，歐姆接觸層的材料為摻雜之半導體材料。
本發明之另一態樣是在提供一種薄膜電晶體結構，包含有基板、設置於基板上之用以作為畫素電極的透明導電層、設置於部份透明導電層上的通道層、設置於通道層之一側上的源極、設置於通道層之另一側上的汲極、設置於源極、汲極、通道層及畫素電極上之具有接觸窗的絕緣層、設置於源極與汲極間之絕緣層上的閘極，以及設置於接觸窗中用以電性連接汲極與畫素電極的橋接導電層。
上述發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的，以及本發明所採用之技術手段與實施態樣。
依據上述，提供一種藉由兩道光罩製程與剝離法來製作薄膜電晶體的方法及其結構。在下面的敘述中，將會介紹上述薄膜電晶體的例示製造方法及其例示結構。為了容易瞭解所述實施例之故，下面將會提供不少技術細節。當然，並不是所有的實施例皆需要這些技術細節。同時，一些廣為人知之結構或元件，僅會以示意的方式在圖式中繪出，以適當地簡化圖式內容。
請參照第1A-1H圖，其繪示依照本發明一實施方式的一種薄膜電晶體之製造流程剖面結構示意圖。在第1A-1D圖中，係繪示使用第一灰階光罩之製造流程剖面結構示意圖。在第1E-1H圖中，係繪示使用第二灰階光罩與剝離法之製造流程剖面結構示意圖。
如第1A圖所示，先在基板100上依序形成透明導電層110、通道層120、歐姆接觸層122及第一導電層130。然後，使用第一灰階光罩來形成位於畫素區上的圖案化第一光阻層142。上述透明導電層110的材料可為任何之透明導電材料，例如銦錫氧化物。通道層120與歐姆接觸層122的材料可分別為未摻雜之半導體材料與摻雜之半導體材料，例如非晶矽與摻雜非晶矽。
上述第一光阻層142中有三種不同的厚度，依照厚度由薄至厚排列，依序為第一區142a、第二區142b及第三區142c。利用第一灰階光罩中不同的位置具有不同的光穿透率，使曝光顯影後的光阻層具有不同的厚度。上述光阻層可為正型光阻。舉例來說，第一灰階光罩在第三區142c可為不透光的區域。而在第一區與第二區可為半透光的區域，而第一區142a的光穿透率大於第二區142b。
如第1B圖所示，根據第一光阻層142來移除露出的第一導電層130及其下方的歐姆接觸層122、通道層120與透明導電層110，定義出畫素區域。然後，移除位於第一區142a上的第一光阻層142。移除第一導電層130及透明導電層110的方法可為濕蝕刻法。移除歐姆接觸層122與通道層120的方法可為乾蝕刻法。移除位於第一區142a上之第一光阻層142的方法可使用氧氣電漿來乾式去除一定厚度的光阻。因此，位於第一區142a上的光阻可以被完全去除，以暴露出欲蝕刻的表面。
如第1C圖所示，根據在第二區142b與第三區142c上剩下的第一光阻層142，來移除露出的第一導電層130及其下方的歐姆接觸層122與通道層120，以暴露可做為畫素電極的透明導電層110。然後，移除位於第二區142b上之第一光阻層142，以露出第一導電層130。移除第一導電層130、歐姆接觸層122及位於第二區142b上之第一光阻層142的方法可參考上述方法，之後不再贅述。
如第1D圖所示，根據在第三區142c上剩下的第一光阻層142，來移除露出的第一導電層130及其下方的歐姆接觸層122，以形成開口124，暴露出通道層120。留下的第一導電層130做為源極130a及汲極130b之用。然後，移除第三區142c的光阻。
由此可知，上述之第一光阻層142中的第二區142b係對應開口124的位置，而第三區142c對應源極130a與汲極130b的位置。
如第1E圖所示，先在源極130a、汲極130b、通道層120及透明導電層110上形成絕緣層150。然後，使用第二灰階光罩來形成圖案化的第二光阻層144，並露出部分絕緣層150。上述絕緣層150可為氧化矽或氮化矽。上述第二光阻層144在第四區144a與第五區144b上有兩種不同的厚度。而第四區144a之厚度小於第五區144b。其中第四區144a係位於開口124之上方，亦即位於源極130a與汲極130b間之絕緣層150的上方，且對應欲設置閘極的位置。第二光阻層144也可為正型光阻。舉例來說，第二灰階光罩在第四區144a可為半透光的區域，而在第五區144b為不透光的區域。
如第1F圖所示，根據第二光阻層144來移除露出的部分絕緣層150以形成接觸窗152。上述接觸窗152係暴露出部分汲極130b與部分透明導電層110。然後，移除位於第四區144a上之第二光阻層144，並薄化第五區144b之第二光阻層144。移除絕緣層150的方法可為乾蝕刻法。
如第1G圖所示，在剩餘的第二光阻層144、露出的絕緣層及透明導電層110上形成第二導電層160。其中第二光阻層144的厚度可為1.5-2.0 μm。
如第1H圖所示，藉由剝離法來移除第二光阻層144及位於第二光阻層144上的第二導電層160，讓在接觸窗152中的第二導電層160做為橋接導電層160b，在開口124上方的第二導電層160則做為閘極160a。
上述剝離法是利用溶液來溶解光阻144，連帶的將其上方的第二導電層160剝離，以留下部分第二導電層160來做為閘極160a及橋接導電層160b。由於第二導電層160在垂直方向所沉積的厚度較薄而可能暴露出局部的第二光阻層144，使得溶液可以攻擊到第二光阻層144，然後再溶解掉第二光阻層144。上述橋接導電層160b係用以電性連接汲極130b與畫素電極。上述溶液可為任何可溶解光阻的溶液，例如無機鹼溶液或有機鹼溶液。
如第1H圖所示，其繪示依照本發明一實施方式的一種薄膜電晶體之剖面結構示意圖。此頂閘極型的薄膜電晶體可依序包括：基板100、透明導電層110、通道層120、歐姆接觸層122、源極130a與汲極130b、絕緣層150、閘極160a以及橋接導電層160b。
在基板100上設置作為畫素電極的透明導電層110。基板100可為玻璃基板或石英基板。透明導電層110的材料可為任何之透明導電材料，例如銦錫氧化物。
在透明導電層110上依序設置通道層120與歐姆接觸層122。然後，在歐姆接觸層122上設置源極130a與汲極130b。通道層120與歐姆接觸層122的材料可分別為未摻雜之半導體材料與摻雜之半導體材料，例如非晶矽與摻雜非晶矽。源極130a與汲極130b的材料可為鋁、銅或其他適合的導電材料。
然後，在源極130a、汲極130b、歐姆接觸層122及透明導電層110上設置絕緣層150，而絕緣層150中具有接觸窗152。絕緣層150的材料可為氧化矽或氮化矽。上述接觸窗152係暴露出部分汲極130b與部分透明導電層110。
在開口124上方的絕緣層150上設置閘極160a。閘極160a的材料可為鋁、銅或其他適合的導電材料。
在接觸窗152中設置橋接導電層160b，用以電性連接汲極130b及畫素區。而閘極160a與橋接導電層160b可為同種導電材料。
根據上述，提供一種藉由兩道灰階光罩製程與剝離法來製作薄膜電晶體的方法。其中，藉由第一灰階光罩製程讓基板上形成畫素區、開口、源極及汲極。接著，藉由第二灰階光罩製程與剝離法讓基板上同時形成閘極及橋接導電層。因此，相較於傳統的薄膜電晶體製程，此方法可大幅省下光罩及製程的成本。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
110．．．透明導電層
120．．．通道層
122．．．歐姆接觸層
124．．．開口
130．．．第一導電層
130a．．．源極
130b．．．汲極
142．．．第一光阻層
142a．．．第一區
142b．．．第二區
142c．．．第三區
144．．．第二光阻層
144a．．．第四區
144b．．．第五區
150．．．絕緣層
152．．．接觸窗
160．．．第二導電層
160a．．．閘極
160b．．．橋接導電層
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1A-1H圖係繪示依照本發明一實施方式的薄膜電晶體之製造流程剖面結構示意圖。
100．．．基板
110．．．透明導電層
120．．．通道層
122．．．歐姆接觸層
124．．．開口
130a．．．源極
130b．．．汲極
150．．．絕緣層
152．．．接觸窗
160a．．．閘極
160b．．．橋接導電層
Claims (10)
- 一種薄膜電晶體之製造方法，包含：依序形成一透明導電層、一通道層、一歐姆接觸層及一第一導電層於一基板上；使用一第一灰階光罩，形成圖案化之一第一光阻層於該第一導電層上，其中該第一光阻層中具有一第一區、一第二區及一第三區，該第三區之厚度大於該第二區，該第二區之厚度大於該第一區；移除暴露之該第一導電層及其下方之該通道層、該歐姆接觸層與該透明導電層；移除該第一區之該第一光阻層；移除暴露之該第一導電層及其下方之該歐姆接觸層與通道層，以暴露該透明導電層做為畫素電極之用；移除該第二區之該第一光阻層；移除暴露之該第一導電層及其下方之該歐姆接觸層，以暴露出該通道層，該通道層兩側留下之該第一導電層分別做為源極及汲極之用；移除該第三區之該第一光阻層；形成一絕緣層於該源極、該汲極、該通道層及該透明導電層上；使用一第二灰階光罩，形成圖案化之一第二光阻層於該絕緣層上，其中該第二光阻層具有一第四區及一第五區，該第四區位於暴露出之該通道層的上方，該第四區之厚度小於該第五區；移除暴露之該部分絕緣層以形成一接觸窗，以暴露出該汲極與該透明導電層的一部分；移除該第四區之該第二光阻層，以暴露出位於該源極與該汲極間之該絕緣層；形成一第二導電層於該第二光阻層、該絕緣層及該接觸窗上；以及移除該第二光阻層及位於其上之該第二導電層，留下電性連接該汲極與該畫素電極之該第二導電層做為橋接導電層，以及位於該源極與該汲極間之該絕緣層上方之該第二導電層做為閘極。
- 如請求項1所述之製造方法，其中該第一光阻層為正型光阻。
- 如請求項1所述之製造方法，其中該第二光阻層為正型光阻。
- 如請求項1所述之製造方法，移除該第二光阻層及位於其上之該第二導電層之方法為使用一剝離法。
- 如請求項4所述之製造方法，其中該剝離法為使用一溶液以溶解該第二光阻層，並同時移除位於該第二光阻層上之該第二導電層。
- 如請求項1所述之製造方法，其中該第二光阻層厚度為1.5-2.0 μm。
- 如請求項1所述之製造方法，其中該絕緣層為氧化矽層或氮化矽層。
- 如請求項1所述之製造方法，其中該通道層的材料為未摻雜之半導體材料。
- 如請求項1所述之製造方法，其中該歐姆接觸層的材料為摻雜之半導體材料。
- 一種薄膜電晶體，包含：一基板；一透明導電層，設置於該基板上，用以作為畫素電極；一通道層，設置於部分該透明導電層上；一源極，設置於該通道層之一側上；一汲極，設置於該通道層之另一側上；一絕緣層，設置於該源極、該汲極、該通道層及該畫素電極上，其中該絕緣層具有一接觸窗；一閘極，設置於該源極與該汲極間之該絕緣層上；以及一橋接導電層，設置於該接觸窗中，用以電性連接該汲極及該畫素電極。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100124801A TW201304147A (zh) | 2011-07-13 | 2011-07-13 | 薄膜電晶體及其製造方法 |
| US13/315,430 US8541268B2 (en) | 2011-07-13 | 2011-12-09 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100124801A TW201304147A (zh) | 2011-07-13 | 2011-07-13 | 薄膜電晶體及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201304147A true TW201304147A (zh) | 2013-01-16 |
Family
ID=47518437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100124801A TW201304147A (zh) | 2011-07-13 | 2011-07-13 | 薄膜電晶體及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8541268B2 (zh) |
| TW (1) | TW201304147A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160020879A1 (en) * | 2013-03-13 | 2016-01-21 | Sharp Kabushiki Kaisha | Terminal, base station, communication system, communication method, and integrated circuit |
| CN104103696B (zh) * | 2013-04-15 | 2018-02-27 | 清华大学 | 双极性薄膜晶体管 |
| WO2018072103A1 (zh) | 2016-10-18 | 2018-04-26 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
| CN106549020B (zh) * | 2016-10-18 | 2018-09-18 | 广东东邦科技有限公司 | 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| TW582062B (en) | 2001-09-14 | 2004-04-01 | Sony Corp | Laser irradiation apparatus and method of treating semiconductor thin film |
| TW579604B (en) | 2002-12-17 | 2004-03-11 | Ind Tech Res Inst | Method of forming a top-gate type thin film transistor device |
| JP4586334B2 (ja) | 2003-05-07 | 2010-11-24 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US7344928B2 (en) | 2005-07-28 | 2008-03-18 | Palo Alto Research Center Incorporated | Patterned-print thin-film transistors with top gate geometry |
| TWI356499B (en) * | 2007-12-10 | 2012-01-11 | Au Optronics Corp | Method for fabricating pixel structure |
| TWI397130B (zh) * | 2008-06-10 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法以及畫素結構 |
-
2011
- 2011-07-13 TW TW100124801A patent/TW201304147A/zh unknown
- 2011-12-09 US US13/315,430 patent/US8541268B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8541268B2 (en) | 2013-09-24 |
| US20130015445A1 (en) | 2013-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US8017459B2 (en) | Method of fabricating a thin film transistor array substrate | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| JP4519759B2 (ja) | Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法 | |
| WO2012023226A1 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
| WO2013000199A1 (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| KR20090044119A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| JP2015108732A5 (zh) | ||
| TWI333279B (en) | Method for manufacturing an array substrate | |
| WO2016015415A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JP2006030319A (ja) | グレートーンマスク及びグレートーンマスクの製造方法 | |
| TW201304147A (zh) | 薄膜電晶體及其製造方法 | |
| TWI412856B (zh) | 液晶顯示面板之薄膜電晶體基板與其製作方法 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| TWI417966B (zh) | 畫素結構的製作方法 | |
| WO2015096287A1 (zh) | 薄膜晶体管、阵列基板和显示装置 | |
| KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 |