TW201303983A - 半導體製程中的清洗方法 - Google Patents

半導體製程中的清洗方法 Download PDF

Info

Publication number
TW201303983A
TW201303983A TW100124799A TW100124799A TW201303983A TW 201303983 A TW201303983 A TW 201303983A TW 100124799 A TW100124799 A TW 100124799A TW 100124799 A TW100124799 A TW 100124799A TW 201303983 A TW201303983 A TW 201303983A
Authority
TW
Taiwan
Prior art keywords
cleaning method
cleaning
semiconductor process
layer
sidewall
Prior art date
Application number
TW100124799A
Other languages
English (en)
Other versions
TWI564945B (zh
Inventor
Yi-Wei Chen
Teng-Chun Tsai
Kuo-Chih Lai
Shu-Min Huang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW100124799A priority Critical patent/TWI564945B/zh
Publication of TW201303983A publication Critical patent/TW201303983A/zh
Application granted granted Critical
Publication of TWI564945B publication Critical patent/TWI564945B/zh

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導體製程中的清潔方法，應用於半導體基板，半導體基板中具有複數種材料層，該等材料層中有開口，而開口中暴露出側壁，側壁至少包含第一材料層與第二材料層，清潔方法包含下列步驟，對側壁進行第一清潔步驟，直到此些材料層損失程度相等時停止，清除第一清潔步驟於側壁上所產生之副產物。

Description

半導體製程中的清洗方法
本發明是有關於一種清潔方法，且特別是有關於一種避免接觸透孔內壁呈現凹凸不平之現象的清潔方法。
在積體電路的製作過程中，常因製程需要而進行元件表面之清潔。在常見的乾式清洗技術(dry clean)中，例如物理性離子轟擊(physical bombardment)，多使用氬氣游離成之氬離子來去除半導體元件表面之氧化物。但隨著半導體元件和其上透孔的尺寸逐漸縮小，使用物理性離子轟擊，會造成副產物再次沉積在透孔內使得透孔變小，以及若透孔底部為矽，則有因離子轟擊造成透孔底部不平整有漏電和電阻值升高等問題。
有鑑於此，本發明的目的就是提供一種半導體製程中的清潔方法，其可避免接觸透孔內壁呈現凹凸不平之現象。
本發明提出一種半導體製程中的清潔方法，應用於半導體基板，半導體基板中具有複數種材料層，該等材料層中有一開口，而該開口暴露出一側壁，該側壁至少包含第一材料層與第二材料層，清潔方法包含下列步驟，進行第一清潔步驟，直到那些材料層損失程度相等時停止，清除第一清潔步驟於側壁上所產生之副產物。
在本發明之一實施例中，上述側壁為接觸透孔之側壁，第一材料層與第二材料層分別為氧化矽層與氮化矽層。
在本發明之一實施例中，上述清潔方法更包括於清除副產物後，進行第二清潔步驟，直到該等材料層損失程度相等時停止。
在本發明之一實施例中，上述第一清潔步驟、清除副產物步驟、第二清潔步驟皆係於同一機台中完成。
在本發明之一實施例中，上述第二清潔步驟為化學式清洗法。上述第一清潔步驟為化學式清洗法，用以清洗接觸透孔底部之氧化矽。
在本發明之一實施例中，上述清潔方法在進行第一清潔步驟之前更包括進行物理式清潔方法，其包含通入第一反應氣體，以清除部分氧化矽，其中第一反應氣體包含氬氣。
在本發明之一實施例中，上述化學式清洗法可為以氟為基礎的化學式清洗法。
在本發明之一實施例中，上述以氟為基礎的化學式清洗法之第二反應氣體包含有氨氣和三氟化氮，溫度低於50℃，且氨氣和三氟化氮流量分別為5立方公分/分和20立方公分/分，在小於17秒時，對氧化矽層之蝕刻厚度大於對氮化矽層之蝕刻厚度，並於進行17秒後趨近相等。
在本發明之一實施例中，上述副產物係為(NH4)2SiF6，而清除副產物之方法可為對半導體基板進行熱製程。
在本發明之一實施例中，上述熱製程包含下列步驟，提供溫度為180℃之熱源，將半導體基板接近熱源，使副產物到達其昇華溫度而完成清除。
在本發明之一實施例中，於進行該第一清潔步驟之前更包括進行加熱除氣步驟。
本發明之清潔方法包含至少一個清潔步驟，每個清潔步驟，都以側壁各材料層損失程度相等時間當做終止點。如此可避免至少包含第一材料層與第二材料層的側壁，因被蝕刻厚度的不同而呈現凹凸不平整之問題。
在本發明之一實施例中，上述半導體製程中的清潔方法，更包含進行複數個清潔步驟，各清潔步驟直到各材料層損失程度相等時停止，清除複數個清潔步驟於側壁上所產生之副產物。
本發明再提出一種半導體製程中的清潔方法，應用於具有透孔之半導體基板，其包含先進行物理式清潔方法，移除透孔底部於半導體製程中產生之部分氧化物，進行化學式清潔方法，直到移除透孔中之剩餘氧化物時停止。
在本發明之一實施例中，上述物理式清潔方法，其包含先通入第一反應氣體，清除部分氧化物，其中第一反應氣體包含氬氣。
在本發明之一實施例中，上述透孔具有側壁，側壁至少包含第一材料層與第二材料層，第一材料層與第二材料層分別為氧化矽層與氮化矽層。
在本發明之一實施例中，上述化學式清潔方法，其包含先進行第一清潔步驟，直到第一材料層與第二材料層損失程度相等時停止，以及清除第一清潔步驟於側壁上所產生之副產物。
在本發明之一實施例中，上述化學式清潔方法，其包含進行複數個清潔步驟，各清潔步驟直到各材料層損失程度相等時停止，以及清除複數個清潔步驟於側壁上所產生之副產物。
在本發明之一實施例中，上述化學式清洗法可為以氟為基礎的化學式清洗法。
在本發明之一實施例中，上述以氟為基礎的化學式清洗法之第二反應氣體包含氨氣和三氟化氮，溫度低於50℃，且氨氣和三氟化氮流量分別為5立方公分/分和100立方公分/分，在小於17秒時，對氧化矽層之蝕刻厚度大於對氮化矽層之蝕刻厚度，並於進行17秒後趨近相等。
在本發明之一實施例中，上述副產物可為(NH4)2SiF6，而清除副產物之方法可為對半導體基板進行熱製程。
在本發明之一實施例中，上述熱製程包含下列步驟，先提供溫度為180℃之熱源，將半導體基板接近熱源，使副產物到達其昇華溫度而完成清除。
在本發明之一實施例中，上述半導體製程中的清潔方法，在進行第一清潔方法之前更包括進行加熱除氣步驟。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
為能改善副產物沉積在透孔內和電阻值升高的問題，申請人便採用以氟為基礎的化學清洗來取代以氬離子進行轟擊的物理性清洗，如此便可有效改善副產物沉積在透孔內和以及若透孔底部因氬離子轟擊而凹凸不平，造成電阻值升高的問題。然而，使用化學清洗會因等向性蝕刻使透孔擴大，因此本發明提出一種半導體製程中的清潔方法，可應用於半導體基板，降低透孔電阻值和減輕擴孔現象。本發明之方法的應用範圍很廣，例如可應用在多晶矽閘極之電晶體製程或是金屬閘極之電晶體製程。以下為方便闡述，本實施例皆以半導體元件中常見的多晶矽閘極金氧半電晶體為例進行說明。圖1為本發明方法可運用其上之金氧半電晶體的剖面示意圖。金氧半電晶體100主要具有通道區域110、源/汲極結構101、閘極結構102、金屬矽化物層106、間隙壁結構105、接觸蝕刻中止層103(Contact Etch Stop Layer，簡稱CESL)以及內層介電層104(Inter layer dielectric，簡稱ILD)等結構，內層介電層104通常是一複合材料層，其可包含低介電常數材料或硼磷玻璃(BPSG)、未摻雜矽玻璃(USG)或四乙基正矽酸鹽之氧化矽(TEOS oxide)或氮碳化矽(SiCN)或碳化矽(SiC)或上述的任意組合。為能和外部電路完成電性連接，可形成接觸透孔107從金氧半電晶體100表面穿過內層介電層104以及接觸蝕刻中止層103連通到源/汲極101表面之金屬矽化物層106，並於接觸透孔107內形成導體和外界電路完成電性連接。
但於蝕刻形成接觸透孔107後，接觸透孔107底部的金屬矽化物層106表面容易堆積副產物而影響導電性。在本實施例中，可將蝕刻後形成之接觸透孔107先進行加熱除氣處理，以清除蝕刻製程所殘留的蝕刻液和高分子化合物等，接著進行物理性清潔方法，清除半導體製程中所產生之氧化物等副產物，氧化物可能為氧化矽等。物理性清潔方法可以是以氬離子進行轟擊的物理性清洗，其包含通入第一反應氣體，第一反應氣體可為氬氣，而此物理性清洗只移除部分氧化矽後就停止，因此氬離子並無直接轟擊接觸透孔107底部的矽，亦不會造成接觸透孔107底部不平整，避免將來完成之金屬接觸結構因表面不平而導致漏電和電阻值升高的問題。
然後，再進行化學式清潔方法，直到移除側壁上和接觸透孔107底部之剩餘氧化矽。化學式清洗方法可為以氟為基礎的化學式清洗法，於溫度低於50℃，通入之第二反應氣體可包含有氨氣和三氟化氮，並再清除第二反應氣體和氧化物作用後產生之副產物，例如是(NH4)2SiF6。當然，本發明在此不做任何限定，化學式清潔方法可為任何移除剩餘氧化物之方法。
另一方面，請參照圖1，由於接觸透孔107貫穿內層介電層104以及接觸蝕刻中止層103等複數個材料層，內層介電層104通常為氧化矽，而接觸蝕刻中止層103可為氮化矽。在使用上述以氟為基礎的化學式清洗法，卻又存在側壁因複數種材料的蝕刻選擇率不同，而呈現接觸透孔107側壁凹凸不平整之問題。為了清潔在形成接觸透孔107製程中，接觸透孔107底部產生的氧化矽，且避免接觸透孔107側壁108因為第一材料層104與第二材料層103，於蝕刻時因蝕刻選擇率的不同而呈現凹凸不平整情形，造成接觸透孔107內填入材料時之困難度，因此，本發明提出一種清潔方法，可改善上述問題。首先，可將蝕刻後形成之接觸透孔107進行加熱除氣處理，以清除蝕刻製程所殘留的蝕刻液等。但由於稍後移除副產物時也需進行退火製程，故此處除氣處理僅為一選擇性步驟，也可合併至後面之熱製程中一起完成。
接著，對接觸透孔107進行第一清潔步驟，清除其底部表面上之氧化矽，直到第一材料層104與第二材料層103損失程度相等時停止。在本實施例中，為達成第一清潔步驟，可將金氧半電晶體100送入反應機台，反應機台可使用美商應用材料(Applied Materials)所推出之“Siconi Preclean chamber”設備，其和氬電漿離子轟擊不同，本案進行一種以氟為基礎的化學清洗，而且金氧半電晶體100進行清洗後，於本案之反應機台中一直處於高真空環境下，可避免接觸透孔107表面再度被氧化。為清除接觸透孔107底部表面上之氧化矽，於本案之反應機台通入第二反應氣體，其包含氨氣和三氟化氮，藉由氨氣和三氟化氮之蝕刻，可清除接觸透孔107底部的氧化矽，圖2為本發明之一實施例中蝕刻第一材料層與第二材料層之厚度和蝕刻時間之對應關係圖，由圖2可知，一開始，當第一清潔步驟溫度低於50度，且氨氣和三氟化氮流量比為5立方公分/分(sccm)：100立方公分/分(sccm)時，氨氣和三氟化氮對內層介電層104(氧化矽層)之蝕刻厚度大於對接觸蝕刻中止層103(氮化矽層)之蝕刻厚度，但於進行17秒後，第二反應氣體對上述兩者的蝕刻厚度逐漸趨近相等，此時停止第一清潔步驟。第一清潔步驟其反應式如下：
NF 3 +NH 3 →NH 4 F+NH 4 F ‧ HF
N H 4 F+NH 4 F ‧ HF+SiO 2 →(NH 4 ) 2 SiF 6(S) +H 2 O
當第一清潔步驟於接觸透孔107中產生副產物(NH4) 2 SiF 6 後，可繼續進行熱製程清除副產物。提供溫度為180℃之熱源，將金氧半電晶體100接近熱源，使接觸透孔107中之副產物到達其昇華溫度(約為1200)而被昇華以完成清除。清除副產物其反應式如下：
(NH4) 2 SiF 6(S) →SiF 4(g) +NH 3(g)
若尚未達到預定清潔效果(未完全清除接觸透孔107底部之氧化矽)，可繼續對具有複數材料層之接觸透孔107底部進行第二清潔步驟，第二清潔步驟可重覆上述第一清潔步驟，以清除接觸透孔107中之氧化矽，並直到複數種材料層損失程度相等時停止，其中，上述第一清潔步驟、清除副產物、第二清潔步驟皆可於同一機台中完成。
值得一提的是，本發明若無法於第一清潔步驟徹底清除接觸透孔107中氧化矽，則可將氧化物的清除分成多個步驟，藉由控制第二反應氣體的流量，以複數種材料層消失程度相等之時間當作各個清潔步驟的停止點，以避免側壁108呈現凹凸不平整狀，並藉此以多步驟達到預定清潔效果。此外，要注意的是，本發明並不限定第一清潔步驟和第二清潔步驟要完全相同，第二清潔步驟也可選用其他反應條件，例如不同的溫度或是不同的第二反應氣體流量比。
另外，圖1中之金屬矽化物層106，除了可於接觸透孔107蝕刻形成前就已完成之外，也可於接觸透孔107完成後再完成。請參閱圖3，接觸透孔307形成於接觸蝕刻中止層103以及內層介電層104中，因此接觸透孔307完成時之底部便是露出源/汲極301，而源/汲極301表面容易形成氧化物(氧化矽)而影響導電性，導致於其上所形成金屬矽化物，會有表面不平導致漏電和電阻值升高的問題。因此，同樣可於接觸透孔307完成後，馬上再運用上述方法來進行接觸透孔之清洗，然後再完成金屬矽化物，如此便可避免上述表面不平導致漏電和電阻值升高的問題。
至於金屬閘極電晶體製程中之金屬矽化物也是同樣會有於接觸透孔完成前已完成，或是於接觸透孔完成完成後才完成的不同實施例，但本案方法都可適用，同樣可以解決習用手段之缺失。請參閱圖4，具有閘極結構(例如金屬閘極)402之電晶體400，其接觸透孔407形成於接觸蝕刻中止層403以及內層介電層404中。當接觸透孔407完成後才完成金屬矽化物時，因接觸透孔307完成時之底部便是露出源/汲極401，而源/汲極401表面容易形成氧化物(氧化矽)而影響導電性，導致於其上所形成金屬矽化物，會有表面不平導致漏電和電阻值升高的問題。同樣地，本發明之清潔方法可用於來清洗接觸透孔407以及由接觸透孔407露出的源/汲極401表面。
綜上所述，本發明以物理式清潔方法(氬離子進行轟擊)清除部分氧化物，再搭配化學式清潔方法(以氟為基礎的化學清洗)清除剩餘氧化物，可同時改善只使用氬離子進行轟擊清洗透孔造成之電阻值升高，和只使用以氟為基礎的化學清洗時之擴孔現象。而以氟為基礎的化學清洗方法包含至少一個清潔步驟，在每個清除氧化物的清潔步驟，都以側壁各材料層損失程度相等時間當做終止點。如此可避免至少包含第一材料層與第二材料層的側壁，因蝕刻選擇率不同造成對第一材料層與第二材料層蝕刻厚度的不同而呈現之凹凸不平整，亦可以分段、多步驟達成清除氧化物之目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、400．．．金氧半電晶體
110．．．通道區域
101、301、401．．．源/汲極結構
102、402．．．閘極結構
103、303、403．．．接觸蝕刻中止層
104、304、404．．．內層介電層
105．．．間隙壁結構
107、307、407．．．接觸透孔
108．．．側壁
圖1為本發明之一實施例之金氧半電晶體之剖面示意圖。
圖2為本發明之一實施例中蝕刻第一材料層與第二材料層之厚度和蝕刻時間之對應關係圖。
圖3為本發明之另一實施例之金氧半電晶體之剖面示意圖。
圖4為本發明之另一實施例之金氧半電晶體之剖面示意圖。
100．．．金氧半電晶體
110．．．通道區域
101．．．源/汲極結構
102．．．閘極結構
103．．．接觸蝕刻中止層
104．．．內層介電層
105．．．間隙壁結構
106．．．金屬矽化物層
107．．．接觸透孔
108．．．側壁

Claims (23)

  1. 一種半導體製程中的清潔方法，應用於一半導體基板，該半導體基板上形成有複數種材料層，該等材料層中有一開口，而該開口中暴露出一側壁，該側壁至少包含一第一材料層與一第二材料層，該清潔方法包含下列步驟：進行一第一清潔步驟，直到該等材料層損失程度相等時停止；以及清除該第一清潔步驟於該側壁上所產生之一副產物。
  2. 如申請專利範圍第1項所述之半導體製程中的清潔方法，其中該側壁為一接觸透孔之側壁，該第一材料層與該第二材料層分別為一氧化矽層與一氮化矽層。
  3. 如申請專利範圍第1項所述之半導體製程中的清潔方法，更包括於清除該副產物後，進行一第二清潔步驟，直到該等材料層損失程度相等時停止。
  4. 如申請專利範圍第3項所述之半導體製程中的清潔方法，其中該第一清潔步驟、清除該副產物、該第二清潔步驟皆係於同一機台中完成。
  5. 如申請專利範圍第3項所述之半導體製程中的清潔方法，該第二清潔步驟為一化學式清洗法。
  6. 如申請專利範圍第3項所述之半導體製程中的清潔方法，該第一清潔步驟為一化學式清洗法，用以清洗該接觸透孔底部之一氧化矽。
  7. 如申請專利範圍第6項所述之半導體製程中的清潔方法，其中在進行該第一清潔步驟之前更包括進行一物理式清潔方法，其包含：通入一第一反應氣體，清除部分該氧化矽，其中該第一反應氣體包含氬氣。
  8. 如申請專利範圍第6項所述之半導體製程中的清潔方法，其中該化學式清洗法係為一以氟為基礎的化學式清洗法。
  9. 如申請專利範圍第8項所述之半導體製程中的清潔方法，其中該以氟為基礎的化學式清洗法之第二反應氣體包含有氨氣和三氟化氮，溫度低於50℃，且氨氣和三氟化氮流量分別為5立方公分/分和100立方公分/分，在小於17秒時，對該氧化矽層之蝕刻厚度大於對該氮化矽層之蝕刻厚度，並於進行17秒後趨近相等。
  10. 如申請專利範圍1項所述之半導體製程中的清潔方法，其中該副產物係為(NH4)2SiF6，而清除該副產物之方法係為對該半導體基板進行一熱製程。
  11. 如申請專利範圍第10項所述之半導體製程中的清潔方法，其中該熱製程包含下列步驟：提供溫度為180℃之一熱源；以及將該半導體基板接近該熱源，使該副產物到達其昇華溫度而完成清除。
  12. 如申請專利範圍第1項所述之半導體製程中的清潔方法，其中在進行該第一清潔步驟之前更包括進行一加熱除氣步驟。
  13. 如申請專利範圍第1項所述之半導體製程中的清潔方法，更包含：進行複數個清潔步驟，各該清潔步驟直到該等材料層損失程度相等時停止；以及清除該複數個清潔步驟於該側壁上所產生之一副產物。
  14. 一種半導體製程中的清潔方法，應用於一半導體基板，該半導體基板中具有一透孔，其包含：進行一物理式清潔方法，移除該透孔底部於該半導體製程中產生之部分氧化物；以及進行一化學式清潔方法，直到移除該透孔中之剩餘氧化物時停止。
  15. 如申請專利範圍第14項所述之半導體製程中的清潔方法，其中該物理式清潔方法，其包含：通入一第一反應氣體，清除部分該氧化物，其中該第一反應氣體包含氬氣。
  16. 如申請專利範圍第14項所述之半導體製程中的清潔方法，其中該透孔具有一側壁，該側壁至少包含一第一材料層與一第二材料層，該第一材料層與該第二材料層分別為一氧化矽層與一氮化矽層。
  17. 如申請專利範圍第16項所述之半導體製程中的清潔方法，其中該化學式清潔方法，其包含：進行一第一清潔步驟，直到該第一材料層與該第二材料層損失程度相等時停止；以及清除該第一清潔步驟於該側壁上所產生之一副產物。
  18. 如申請專利範圍第17項所述之半導體製程中的清潔方法，其中該化學式清潔方法，其包含：進行複數個清潔步驟，各該清潔步驟直到該等材料層損失程度相等時停止；以及清除該複數個清潔步驟於該側壁上所產生之該副產物。
  19. 如申請專利範圍第18項所述之半導體製程中的清潔方法，其中該化學式清洗法係為一以氟為基礎的化學式清洗法。
  20. 如申請專利範圍第19項所述之半導體製程中的清潔方法，其中該以氟為基礎的化學式清洗法之一第二反應氣體包含氨氣和三氟化氮，溫度低於50℃，且氨氣和三氟化氮流量分別為5立方公分/分和100立方公分/分，在小於17秒時，對該氧化矽層之蝕刻厚度大於對該氮化矽層之蝕刻厚度，並於進行17秒後趨近相等。
  21. 如申請專利範圍項所述之半導體製程中的清潔方法，其中該副產物係為(NH4)2SiF6，而清除該副產物之方法係為對該半導體基板進行一熱製程。
  22. 如申請專利範圍第21項所述之半導體製程中的清潔方法，其中該熱製程包含下列步驟：提供溫度為180℃之一熱源；以及將該半導體基板接近該熱源，使該副產物到達其昇華溫度而完成清除。
  23. 如申請專利範圍第14項所述之半導體製程中的清潔方法，其中在進行該第一清潔方法之前更包括進行一加熱除氣步驟。
TW100124799A 2011-07-13 2011-07-13 半導體製程中的清洗方法 TWI564945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100124799A TWI564945B (zh) 2011-07-13 2011-07-13 半導體製程中的清洗方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100124799A TWI564945B (zh) 2011-07-13 2011-07-13 半導體製程中的清洗方法

Publications (2)

Publication Number Publication Date
TW201303983A true TW201303983A (zh) 2013-01-16
TWI564945B TWI564945B (zh) 2017-01-01

Family

ID=48138176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124799A TWI564945B (zh) 2011-07-13 2011-07-13 半導體製程中的清洗方法

Country Status (1)

Country Link
TW (1) TWI564945B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662924A (zh) * 2022-12-12 2023-01-31 广州湾区半导体产业集团有限公司 半导体基板的洁净控制***及方法、洁净设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615486B2 (en) * 2007-04-17 2009-11-10 Lam Research Corporation Apparatus and method for integrated surface treatment and deposition for copper interconnect
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
US8883650B2 (en) * 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
US8642477B2 (en) * 2008-05-30 2014-02-04 United Microelectronics Corp. Method for clearing native oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662924A (zh) * 2022-12-12 2023-01-31 广州湾区半导体产业集团有限公司 半导体基板的洁净控制***及方法、洁净设备

Also Published As

Publication number Publication date
TWI564945B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
TWI511234B (zh) 半導體結構及用於在鰭狀場效電晶體裝置之鰭狀結構間形成隔離的方法
TWI571918B (zh) 半導體結構及其形成方法
US9431304B2 (en) Method and structure for metal gates
US8440568B2 (en) Substrate etching method and system
TWI685895B (zh) 半導體裝置及其製造方法
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
CN106653675B (zh) 浅沟槽隔离结构的形成方法
US9837304B2 (en) Sidewall protection scheme for contact formation
JP2006303063A (ja) 半導体装置の製造方法
TW201905987A (zh) 半導體裝置與其形成方法
TW201626563A (zh) 半導體結構及其製造方法
US8641828B2 (en) Cleaning method of semiconductor manufacturing process
CN101980358B (zh) 隔离结构的制法
US7119023B2 (en) Process integration of SOI FETs with active layer spacer
JP2007123548A (ja) 半導体装置の製造方法
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
TWI564945B (zh) 半導體製程中的清洗方法
CN105826364A (zh) 晶体管及其形成方法
JP2010056574A (ja) 半導体装置の製造方法
TW201816896A (zh) 製造用於n7/n5及超出的鰭式電晶體之空氣空隙間隔壁的方法
KR101536174B1 (ko) 산소 확산을 억제할 수 있는 반도체 소자 제조 방법
CN103390547A (zh) 具有金属栅电极层的半导体结构形成方法
CN109841512B (zh) 半导体装置的制造方法
KR100713315B1 (ko) 반도체 소자 제조 공정 시 논-살리사이드 형성 방법