CN109841512B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109841512B
CN109841512B CN201811425883.5A CN201811425883A CN109841512B CN 109841512 B CN109841512 B CN 109841512B CN 201811425883 A CN201811425883 A CN 201811425883A CN 109841512 B CN109841512 B CN 109841512B
Authority
CN
China
Prior art keywords
dielectric layer
interlayer dielectric
layer
gate stack
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811425883.5A
Other languages
English (en)
Other versions
CN109841512A (zh
Inventor
詹易叡
陈怡伦
李芳苇
林含谕
林立德
林斌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109841512A publication Critical patent/CN109841512A/zh
Application granted granted Critical
Publication of CN109841512B publication Critical patent/CN109841512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在一些实施例中，提供一种半导体装置的制造方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。

Description

半导体装置的制造方法
技术领域
本揭露的一些实施例提供一种蚀刻方法，且特别是提供一种用于层间介电层回蚀的蚀刻方法。
背景技术
半导体集成电路(integrated circuit；IC)工业历经指数型成长。在IC材料和设计上的科技进步，制造出多个世代的IC，其中每个世代相较于前一个世代，具有更小且更复杂的电路。在IC进化的过程中，装置密度(即每个芯片面积的所内连接的装置数量)逐渐增加，而几何尺寸(即可使用制程创造的最小元件(或线))逐渐变小。一般而言，此尺寸缩减的过程提供增加的生产效率和较低的相关成本等优点。然而，此缩减过程也增加了加工和制造IC的复杂度，故为了实现这些进步，需在IC加工和制造上有相应的发展。
在半导体制程中，常进行层间介电层的回蚀操作。然而，随着半导体装置的尺寸变小，相邻二个金属栅极堆叠之间的空隙也变得更小(即高深宽比)。为了在不损害金属栅极堆叠的情况下，移除层间介电层，需要在层间介电层和金属栅极堆叠之间具有足够选择性的蚀刻操作。
发明内容
在一些实施例中，提供一种方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。
在一些实施例中，提供一种方法。虚设栅极堆叠形成于半导体基材上方。层间介电层形成于虚设栅极堆叠上方。将位于虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在虚设栅极堆叠周围。以金属栅极堆叠取代虚设栅极堆叠。施予水蒸气至层间介电层，以形成水层；以及在形成水层后，将中性NF3自由基注入水层，以蚀刻层间介电层。
在一些实施例中，提供一种方法。虚设栅极堆叠形成于半导体基材上方。虚设栅极堆叠形成于半导体基材上方。间隙壁层形成于虚设栅极堆叠的侧壁上方。层间介电层形成于虚设栅极堆叠和间隙壁层上方。研磨层间介电层至虚设栅极堆叠的顶表面暴露出来。以金属栅极堆叠取代虚设栅极堆叠。使用水和中性NF3自由基蚀刻层间介电层，其中蚀刻层间介电层的操作对层间介电层具有第一蚀刻速率，对间隙壁层具有第二蚀刻速率，且层间介电层的第一蚀刻速率和间隙壁层的第二蚀刻速率的比值实质为大于30。
附图说明
通过以下详细说明并配合附图阅读，可更容易理解本揭露。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明之用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。
图1为根据本揭露的一些实施例所述的半导体装置的形成方法的流程图；
图2为根据本揭露的一些实施例所述的蚀刻层间介电层的中间制程阶段的流程图；
图3A至图3P为根据本揭露的一些实施例所述的半导体装置的形成方法的各个中间制程阶段的示意剖面图；
图4A至图4E为根据本揭露的一些其他实施例绘示形成半导体装置的中间制程阶段的示意剖面图；
图5绘示SiOCN的碳浓度与SiOCN对SiN的蚀刻选择性之间关系的分布图；
图6绘示SiOCN的碳浓度与SiOCN对SiCN的蚀刻选择性之间关系的分布图。
具体实施方式
下面的揭露提供了许多不同的实施例或例示，用于实现本揭露的不同特征。部件和安排的具体实例描述如下，以简化本揭露的揭露。当然，这些是仅仅是例示并且不意在进行限制。例如，在接着的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以形成第一特征的形成第一和第二特征之间的实施例，从而使得第一和第二特征可以不直接接触。此外，本揭露可以在各种例示重复元件符号和/或字母。这种重复是为了简化和清楚的目的，并不在本身决定所讨论的各种实施例和/或配置之间的关系。
此外，空间相对术语，如“之下”、“下方”、“低于”、“上方”、“高于”等，在本文中可以用于简单说明如图中所示元件或特征对另一元件(多个)或特征(多个特征)的关系。除了在附图中描述的位向，空间相对术语意欲包含元件使用或步骤时的不同位向。元件可以其他方式定位(旋转90度或者在其它方位)，并且本文中所使用的相对的空间描述，同样可以相应地进行解释。
在相邻的金属栅极堆叠之间形成层间介电层(interlayer dielectric；ILD)，可提供相邻的金属栅极堆叠之间的电性绝缘。可使用沉积操作形成此层间介电层，并接着使用蚀刻操作移除过多的层间介电层。在所述蚀刻操作期间，当通过蚀刻剂移除层间介电层的一部分时，也可能形成固态的副产物(例如氟硅酸铵(ammonium fluorosilicate；AFS))于剩余的层间介电层的表面上，这些固态副产物因而抑制了对层间介电层的进一步蚀刻。为了继续移除此层间介电层，至此层间介电层的预定移除部分，需进行蒸发操作(或副产物移除操作)，以移除此固态副产物。因此，整体的蚀刻操作被中断，从而致使蚀刻操作的效率不佳。然而，随着科技节点的进步，二相邻栅极之间的空隙(或间隔)宽度(即关键尺寸)变窄，其造成更大的深宽比。此深宽比导致蚀刻操作的固态副产物更难被移除。当此固态副产物累积在相邻的金属栅极堆叠之间的空隙时，包括此金属栅极堆叠的半导体装置的效能可能显著地受影响。
此外，蚀刻操作中使用氟化物做为蚀刻剂，造成层间介电层和间隙壁结构(其是由氮化硅、碳化硅、碳氮氧化硅(SiOCN)、其类似物或上述的组合所形成)之间的选择性不佳。在蚀刻操作中，不佳的选择性导致非预定地移除间隙壁结构的一部分(例如间隙壁结构的高度减少)。再者，栅极高度损失也可能伴随不佳的选择性而发生。
本揭露的实施例旨在于提供位于二个金属栅极堆叠之间的层间介电层的蚀刻方法，以及半导体装置的形成方法，其中间隙壁结构环绕包围此二个金属栅极堆叠的每一者。特别是，此方法包括使用由水和中性NF3自由基(radical)形成的蚀刻剂的蚀刻操作，以在层间介电层中形成凹陷。在一些实施例中，水是以水层的形式，提供于金属栅极堆叠、间隙壁结构和层间介电层的顶表面上，以保护金属栅极堆叠和间隙壁结构。然后，将中性NF3自由基注入此水层，以形成蚀刻剂(即HF2 -离子)。此蚀刻剂移除层间介电层的一部分，并在蚀刻操作的过程成形成气态副产物。在此蚀刻操作中，实现层间介电层的于金属栅极堆叠和间隙壁结构的足够选择性，因而减少此蚀刻操作对间隙壁结构和金属栅极堆叠的损害。此外，气态副产物不会累积在相邻金属栅极堆叠间、具有较高深宽比的空隙里，且可在蚀刻操作结束时移除此气态副产物，而不中断此蚀刻操作。
图1为根据本揭露的一些实施例所述的半导体装置的形成方法100的流程图。图3A至图3P为根据本揭露的一些实施例所述的半导体装置的形成方法的各个中间制程阶段。请参考图1。在操作110中，虚设栅极堆叠形成于半导体基材上方。请参考图3A。提供半导体基材310。在一些实施例中，半导体基材310包括大块硅基材。半导体基材310可包括晶体结构的硅。在一些其他实施例中，半导体基材310可包括如锗的其他适合半导体，或包括如碳化硅、砷化镓、砷化铟、磷化铟或上述的组合的化合物半导体。在又一些其他实施例中，半导体基材310包括绝缘层上覆硅。可分别使用氧植入隔离操作、晶圆接合及/或其他适合的方法，制造绝缘层上覆硅基材。
请参考图3B。二个虚设栅极堆叠321形成于半导体基材310上方。在一些实施例中，可通过依序地形成界面层323、虚设栅极材料层325和罩幕层327，并接着图案化罩幕层327、虚设栅极材料层325和界面层323，而形成虚设栅极堆叠321。在一些实施例中，界面层323包括氧化硅、氮化硅、氮氧化硅、其他适合的材料或上述的组合。在一些实施例中，虚设栅极材料层325包括多晶硅、其他适合的材料或其组合。在一些实施例中，罩幕层327包括氧化硅、氮化硅、氮氧化硅、其他适合的材料或上述的组合。在一些实施例中，界面层323、虚设栅极材料层325和罩幕层327的形成可包括一或多个沉积制程，如化学气相沉积(chemicalvapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、溅镀沉积、其他适合的技术或上述的组合。
请再参考图1。在操作120中，间隙壁结构形成于虚设栅极堆叠的侧壁上方。间隙壁结构330(图3E)的形成可包括下述操作。请参考图3C和图3D。首先，共形沉积垫层332于虚设栅极堆叠321和半导体基材310上方。然后，沉积间隙壁层334于垫层332上方，接着进行非等向性蚀刻制程，以移除间隙壁层334和垫层332的一部分(图3D)。在一些实施例中，可通过电浆加强化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)、低压化学气相沉积(low-pressure chemical vapor deposition；LPCVD)、次大气压化学气相沉积(sub-atmospheric chemical vapor deposition；SACVD)或其类似制程，以沉积垫层332和间隙壁层334。在一些实施例中，通过干式蚀刻操作进行非等向性蚀刻制程。
请参考图3E。将接触蚀刻停止层(contact etch stop layer；CESL)336共形沉积于蚀刻后的间隙壁层334、蚀刻后的垫层332、虚设栅极堆叠321和半导体基材310上方，以形成间隙壁结构330。在接下来的操作中，可移除接触蚀刻停止层336的顶部分。在一些实施例中，间隙壁结构330的垫层332、间隙壁层334和接触蚀刻停止层336可包括氮化硅、碳化硅、碳氮化硅、具有高碳浓度的碳氮氧化硅(SiOCN，碳浓度大于约2at.％)、其他适合的材料或上述的组合。在一些实施例中，垫层332的碳浓度比间隙壁层334的碳浓度高，且间隙壁层334的碳浓度比接触蚀刻停止层336的碳浓度高。间隙壁结构330的配置可根据半导体装置的需求和设计而调整，此处所绘示的例子仅为清楚了解本揭露的一些实施例。
请再参考图1。在操作130中，层间介电层形成于虚设栅极堆叠上方。请参考图3F，在沉积接触蚀刻停止层336后，形成层间介电层340，以覆盖位于虚设栅极堆叠321上方的接触蚀刻停止层336。在一些实施例中，可例如通过原子层沉积(atomic layer deposition；ALD)、化学气相沉积、旋涂式玻璃、其他适合的技术或上述的组合，形成层间介电层340。在一些实施例中，层间介电层340可包括氧化硅、具有低碳浓度的碳氮氧化硅(SiOCN，碳浓度小于或等于约2at.％)、其他适合的材料或上述的组合。
在一些实施例中，间隙壁结构330(包括垫层332、间隙壁层334及/或接触蚀刻停止层336)以及层间介电层340可包括具有不同碳浓度的SiOCN。在一些实施例中，层间介电层340的碳浓度低于垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的碳浓度。在一些实施例中，层间介电层340的碳浓度可实质为大于0at.％至小于或等于约2at.％。另一方面，垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的碳浓度可大于约2at.％。
在一些实施例中，层间介电层340的氧浓度高于垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的氧浓度。在一些实施例中，层间介电层340的氧浓度可为大于或等于约30at.％。在一些实施例中，层间介电层340的氧浓度可为约50at.％至约60at.％。在一些实施例中，层间介电层340的氧浓度和垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的氧浓度之间的差异为大于或等于约3at.％。当层间介电层340的碳浓度大于约2at.％，垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的碳浓度小于或等于约2at.％，层间介电层340的氧浓度小于约30at.％，或层间介电层340的氧浓度和垫层332、间隙壁层334和接触蚀刻停止层336的一者或每一者的氧浓度之间的差异少于约3at.％时，蚀刻层间介电层340的蚀刻操作(详细如后述)所具有的层间介电层340的于间隙壁结构330的选择性可能不足，致使在此蚀刻操作中，间隙壁结构330可能受到损害。
请再参考图1。在操作140中，移除位于虚设栅极堆叠的顶表面的层间介电层的一部分。请参考图3G，可进行化学机械研磨制程，以移除罩幕层327和位于虚设栅极堆叠321的顶表面上方的一部分的接触蚀刻停止层336和层间介电层340，从而暴露出虚设栅极堆叠321的顶表面。
请参考图1。在操作150中，以金属栅极堆叠取代虚设栅极堆叠。请参考图3G和图3H。可以金属栅极堆叠320取代虚设栅极堆叠321，其中金属栅极堆叠320具有金属栅极层322、功函数金属层324和围绕金属栅极层322的栅极介电层326。在一些实施例中，通过进行第一蚀刻制程，并于第一蚀刻操作后进行第二蚀刻制程，以移除虚设栅极堆叠321。在一些实施例中，虚设栅极材料层325主要是通过第一蚀刻制程来移除，而界面层323主要是通过第二蚀刻制程来移除。在一些实施例中，第一蚀刻制程为干式蚀刻制程，而第二蚀刻至成为湿式蚀刻制程。在一些实施例中，干式蚀刻制程包括使用如CF4、Ar、NF3、Cl2、He、HBr、O2、N2、CH3F、CH4、CH2F2或其组合的蚀刻气体。在一些实施例中，于约20℃至约80℃的温度下，进行干式蚀刻制程。在一些实施例中，于约1mtorr至约100mtorr的气压下，进行第一蚀刻制程。在一些实施例中，在约50W至约1500W的功率下，进行第一蚀刻制程。在一些实施例中，不进行第二蚀刻制程，因此在移除虚设栅极堆叠321后，界面层323保留于半导体基材310上方。
在移除虚设栅极堆叠321以形成栅极沟渠(未绘示)后，栅极介电层326可共形沉积至栅极沟渠中。在一些实施例中，栅极介电层326可由下述材料所形成，包括：氧化铪(hafnium oxide，HfO2)、硅酸铪(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化镧(lanthanum oxide，La2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化钇(yttrium oxide，Y2O3)、氧化锆(zirconium oxide，ZrO2)、锶酸钛氧化合物(strontium titanate oxide，SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪氧化合物(hafniumzirconium oxide，HfZrO4)、钽酸锶铋(strontium bismuth tantalate，SrBi2Ta2O9，SBT)、锆钛酸铅(lead zirconate titanate，PbZrxTi1-xO3，PZT)、锶钛酸钡(barium strontiumtitanate，BaxSr1-xTiO3，BST)，其中x介于0至1之间、其他适合的材料或其组合。通过如原子层沉积制程、化学气相沉积制程、物理气相沉积制程、溅镀沉积制程、其他适合的制程或上述的组合，形成栅极介电层326。
在沉积栅极介电层326后，共形沉积功函数金属层324于栅极介电层326上方。在一些实施例中，功函数金属层324可包括形成在半导体基材310上的n型晶体管的一或多个n型功函数金属(N-金属)。n型功函数金属可例如包括但不限于钛铝(TiAl)、氮化钛铝(TiAlN)、碳氮化钽(TaCN)、铪、锆、钛、钽、铝、金属碳化物(例如碳化铪(HfC)、碳化锆(ZrC)、碳化钛(TiC)、碳化铝(AlC))、铝化物、其他适合的材料或上述的组合。在其他实施例中，功函数金属层324可包括形成于半导体基材310上的p型晶体管的一或多个p型功函数金属层(P-金属)。p型功函数金属层可例如包括但不限于氮化钛(TiN)、氮化钨(WN)、钨、钌、钯、铂、钴、镍、导电金属氧化物、其他适合的材料或上述的组合。
然后，形成金属栅极层322于功函数金属层324上方。在一些实施例中，金属栅极层322可包括Al、W、Co、Cu、其他适合的材料或上述的组合，且可通过物理气相沉积、化学气相沉积、其他适合的制程或其组合来形成金属栅极层322。之后，可进行化学机械研磨制程，以移除在栅极沟渠外的金属栅极层322、功函数金属层324和栅极介电层326的过多材料。
请参考图3I。回蚀金属栅极层322、功函数金属层324和栅极介电层326，以在金属栅极堆叠320中定义凹陷329。在一些实施例中，金属栅极堆叠320的回蚀操作为湿式蚀刻制程。
请参考图3J。硬式罩幕层328形成于层间介电层340上方，并填入金属栅极堆叠320的凹陷329(图3I)中。硬式罩幕层328可包括具有约30at.％至约40at.％的氮浓度的SiOCN，使得在后续的层间介电层蚀刻操作中，硬式罩幕层328不受到损害。然后，如图3K所示，移除硬式罩幕层328过多的部分，使得硬式罩幕层328的顶表面实质与间隙壁结构330的顶表面共平面。
请参考图1。在操作160中，蚀刻层间介电层。例如：可通过如下所示的操作蚀刻层间介电层340。请参考图2。图2为根据本揭露的一些实施例所述的蚀刻层间介电层340的中间制程阶段的流程图。在操作210中，在层间介电层和金属栅极堆叠的顶表面上方施予水。请参考图3L。在操作210的一些实施例中，水层350形成于层间介电层340、金属栅极堆叠320和间隙壁结构330的顶表面上方(例如在硬式罩幕层328上)。在一些实施例中，水层350包括液体水层或水蒸气层。在一些实施例中，形成水层350的操作包括在层间介电层340、金属栅极堆叠320和间隙壁结构330的顶表面上方(例如在硬式罩幕层328上)施予水，使得水直接接触层间介电层340、间隙壁结构330和硬式罩幕层328。此水层350保护硬式罩幕层328和间隙壁结构330，避免硬式罩幕层328和间隙壁结构330直接接触之后将施予的中性NF3自由基。此直接接触可能对硬式罩幕层328和间隙壁结构330造成损害。
请再参考图2。在操作220中，将中性NF3自由基施予至水中，以蚀刻层间介电层。请参考图3L和图3M。在操作220的一些实施例中，形成中性NF3自由基360，并将中性NF3自由基360注入水层350中，从而在层间介电层340、硬式罩幕层328和间隙壁结构330的顶表面上方形成HF2 -离子，以通过使用HF2 -离子的蚀刻操作，选择性地移除层间介电层340的一部分(图3N)。换言之，由水层350形成包括HF2 -离子的HF2 -离子层370，以移除层间介电层340的一部分。在一些实施例中，当中性NF3自由基被注入水层350中时，中性NF3自由基360可根据下式(I)与水层350反应，并可形成做为蚀刻操作的蚀刻剂的HF2 -离子。相对于硬式罩幕层328和间隙壁结构330，通过HF2 -离子进行的蚀刻操作对层间介电层340具有高选择性。在一些实施例中，水的流速为约1gm至约3gm，且中性NF3自由基的流速为约30sccm至约140sccm。当水的流速大于约3gm，水可能会累积在半导体基材310上方，并可能难以完全移除；而当水的流速小于1gm时，水层350可能无法为其下层结构提供足够的保护。当中性NF3自由基的流速大于约140sccm时，层间介电层340相对于硬式罩幕层328和间隙壁结构330的蚀刻选择性不足；而当中性NF3自由基的流速少于约30sccm时，可能无法蚀刻层间介电层340。在一些实施例中，可于约0℃至约110℃的温度下进行蚀刻操作。因为此蚀刻操作为放热反应，故在低温下反应速率可能增加。当蚀刻操作的温度低于0℃时，因为层间介电层340相对于硬式罩幕层328和间隙壁结构330的蚀刻选择性不足，间隙壁结构330和硬式罩幕层328可能受损害；而当蚀刻操作的温度高于110℃时，可能无法蚀刻层间介电层340。
NF3+H2O→HF2 -+H3O+ (I)。
在一些实施例中，可通过对NF3进行电浆形成操作(例如于约13MHz至约14MHz的频率下)形成NF3电浆360’，并接着从NF3电浆360’中移除带电NF3离子，来形成中性NF3自由基。在一些实施例中，通过电浆形成操作形成NF3自由基和带电NF3离子，然后通过金属滤网362(即选择性调整模组(selectivity modulation device))，从NF3电浆360’中移除带电NF3离子。此金属滤网362与地面耦合，以过滤带电NF3离子，如图3M所示。
请参考图3N。通过HF2 -离子层370的HF2 -离子，移除层间介电层340的上部分，以形成凹陷342。间隙壁结构330和硬式罩幕层328实质保持不被蚀刻，因为相对于硬式罩幕层328和间隙壁结构330，HF2 -离子对层间介电层340具有高蚀刻选择性。在一些实施例中，层间介电层340是于第一蚀刻速率下被蚀刻，而间隙壁结构330(包括垫层332、间隙壁层334及/或接触蚀刻停止层336)是于第二蚀刻速率下被蚀刻，所述第一蚀刻速率和第二蚀刻速率的比值(即蚀刻选择性)为大于约30。在一些其他的实施例中，层间介电层340是于第一蚀刻速率下被蚀刻，而硬式罩幕层328是于第三蚀刻速率下被蚀刻，所述第一蚀刻速率和第三蚀刻速率的比值(即蚀刻选择性)为大于约30。
在一些实施例中，当通过HF2 -离子层370移除层间介电层340时，形成气态副产物，如图3N所示。在一些实施例中，气态副产物包括水蒸气和气态氟化物。在由SiO2形成层间介电层340的实施例中，根据下式(II)，气态副产物为气态氟化硅和水蒸气。因为没有固态副产物形成，此蚀刻操作并不会因固态副产物而中断。
HF2 -+SiO2→SiFx(g)+H2O(g) (II)
在一些实施例中，在水层350形成后，此蚀刻操作更包括持续施予水和中性NF3自由基，直到移除层间介电层340的上部分为止。具体而言，在水层350形成后，同时并持续施予水和中性NF3自由基。若在没有水层350的存在下就同时施予水和中性NF3自由基，间隙壁结构330和硬式罩幕层328可能会被中性NF3自由基所损害。再者，当凹陷342的深度达到预定深度后，终止施予水和中性NF3自由基，以停止移除层间介电层340。在一些实施例中，在蚀刻操作进行约60秒至约300秒后，终止施予水和中性NF3自由基。当蚀刻操作进行少于约60秒，无法达到预定的深度；而当蚀刻操作进行多于约300秒，间隙壁结构330可能受损。在一些实施例中，当凹陷342的底部低于金属栅极层322的顶表面时，终止施予水和中性NF3自由基。在一些实施例中，在蚀刻操作后，间隙壁结构330的顶表面实质与硬式罩幕层328的顶表面共平面。
在一些实施例中，形成于二个金属栅极堆叠320之间的凹陷342可具有小于约15nm的宽度W1以及大于约80nm的深度H1。换言之，凹陷342可具有大于约5的深宽比。如图3L至图3N所示的蚀刻操作适用于层间介电层的回蚀，以形成此凹陷342，且此蚀刻操作可实现层间介电层340相对于间隙壁结构330和硬式罩幕层328的高选择性。在一些其他的实施例中，蚀刻操作也可应用于形成具有较低深宽比的凹陷(例如少于或等于约5)。
如图3O所示，在一些实施例中，在蚀刻操作进行后，此方法更包括驱气制程，以移除气态副产物和剩余的蚀刻剂(即HF2 -离子)。在一些实施例中，驱气制程所使用的气体可包括氮气(N2)。
如图3P所示，在蚀刻制程之后，介电层380可沉积于层间介电层340上方，以形成半导体装置300。在一些实施例中，移除位于硬式罩幕层328的顶表面上方过多的介电层380，使得介电层380的顶表面实质与硬式罩幕层328的顶表面共平面。在一些实施例中，介电层380包括SiOCN、SiCN、SiON、SiN、SiOC、其他适合的材料或上述的组合。
图4A至图4E为根据本揭露的一些其他实施例绘示形成半导体装置的中间制程阶段的示意剖面图。请参考图4A。提供类似于图3H所示的中间结构。此处以相似的元件符号命名与图3A至图3P所示元件相似的图4A至图4E的元件。例如：在图4A中，半导体基材410、金属栅极堆叠420(包括金属栅极层422、功函数金属层424和栅极介电层426)、间隙壁结构430(包括垫层432、间隙壁层434和接触蚀刻停止层436)，以及层间介电层440，分别相似于图3H的半导体基材310、金属栅极堆叠320(包括金属栅极层322、功函数金属层324和栅极介电层326)、间隙壁结构330(包括垫层332、间隙壁层334和接触蚀刻停止层336)，以及层间介电层340。类似于图3L，于层间介电层440、金属栅极堆叠420和间隙壁结构430的顶表面上方形成水层450，使得水直接接触层间介电层440、金属栅极堆叠420和间隙壁结构430。水层450保护金属栅极堆叠420和间隙壁结构430，避免金属栅极堆叠420和间隙壁结构430直接接触之后将施予的中性NF3自由基。此直接接触可能对金属栅极堆叠420和间隙壁结构430造成损害。图4A和图3L的差异在于，图4A的金属栅极堆叠420上方未形成硬式罩幕。
请参考图4B。然后，类似于图3M所示的操作，形成中性NF3自由基460，并将中性NF3自由基460注入水层450中，从而在层间介电层440、金属栅极堆叠420和间隙壁结构430的顶表面上方形成HF2 -离子，以通过使用HF2 -离子的蚀刻操作，选择性地移除层间介电层440的一部分(图4C)。关于此蚀刻操作的详细说明、HF2 -离子的形成(即使用金属滤网462，从NF3电浆460’中移除带电NF3离子)，或其他制程条件与图3L和图3M所说明的内容相似，此处不另赘述。
请参考图4C。类似于图3N，通过HF2 -离子层470的HF2 -离子，移除层间介电层440的上部分，以形成凹陷442。间隙壁结构430和金属栅极堆叠420实质保持不被蚀刻，因为相对于金属栅极堆叠420和间隙壁结构430，HF2 -离子对层间介电层440具有高蚀刻选择性。在一些实施例中，层间介电层440是于第一蚀刻速率下被蚀刻，而金属栅极堆叠420是于第四蚀刻速率下被蚀刻，所述第一蚀刻速率和第四蚀刻速率的比值(即层间介电层440相对于金属栅极层422、功函数金属层424和栅极介电层426的蚀刻选择性)为大于或等于约100。因此，可在不对金属栅极层422、功函数金属层424、栅极介电层426和间隙壁结构430造成损害的情况下，形成凹陷442。
请参考图4D。类似于图3O，在蚀刻操作进行后，进行驱气制程，以移除气态副产物和剩余的蚀刻剂(即HF2 -离子)。在一些实施例中，驱气制程所使用的气体可包括氮气(N2)。然后，类似于图3P，在蚀刻制程之后，介电层480可形成于层间介电层440上方，以形成半导体装置400，如图4E所示。
表1提供图3L至图3O的蚀刻操作对于不同材料之间的选择性的一些例子。此处由一材料(例如A-1、A-6或A-7)的蚀刻速率和另一材料(例如A-1至A-7)的蚀刻速率的比值，获得所述选择性。
1 2 3
选择性 A-7/A-n A-6/A-n A-1/A-n
A-1 0.8 1.3 1
A-2 202.6 327.54 251.35
A-3 8535.1 13796 10586.88
A-4 30.2 48.83 37.47
A-5 320.4 517.81 397.41
A-6 0.6 1 0.8
A-7 1 1.62 1.24
表1
A-1 具有小于约2at.％碳浓度的SiOCN
A-2 具有大于约2at.％碳浓度的SiOCN
A-3 以PECVD沉积的SiCN
A-4 以ALD沉积的SiN
A-5 以热原子层沉积的SiN
A-6 以ALD沉积的SiO2
A-7 以热氧化并接着进行预清理所沉积的SiO2
n 1至7的整数
如表1所示，相对于A-2、A-3、A-4和A-5的材料，此蚀刻操作对A-1、A-6和A-7具有足够的蚀刻选择性。
请参考图5，其绘示SiOCN的碳浓度与SiOCN对SiN(表1的A-5)的蚀刻选择性之间关系的分布图。如图5所示，当SiOCN具有小于或等于约2at.％的碳含量，SiOCN对SiN的选择性相对高(例如SiOCN 501)。另一方面，当SiOCN具有大于约2at.％的碳含量，SiOCN对SiN的蚀刻选择性不佳。因此，具有小于或等于约2at.％的碳含量的SiOCN适用于形成层间介电层340。
请参考图6，其绘示SiOCN的碳浓度与SiOCN对SiCN(表1的A-3)的蚀刻选择性之间关系的分布图。如图6所示，当SiOCN具有小于或等于约2at.％的碳含量，SiOCN对SiCN的选择性足够(例如SiOCN 601)。再者，虽然SiOCN603和SiOCN 605都具有高碳含量(大于或等于约6at.％)，但SiOCN 603和SiOCN 605对SiCN却具有足够的蚀刻选择性，此乃是因为SiOCN603和SiOCN 605具有高氧含量(大于或等于约30at.％)。
使用由水和中性NF3自由基形成的HF2 -离子，蚀刻层间介电层。水层先形成于层间介电层、金属栅极堆叠和间隙壁结构上方，以避免中性NF3自由基直接接触金属栅极堆叠和间隙壁结构。使用HF2 -离子蚀刻层间介电层可有效地改善层间介电层相对于金属栅极堆叠和间隙壁结构的蚀刻选择性，且蚀刻层间介电层的副产物为气态而非固态。此气态副产物较易移除，且移除过程不需中断蚀刻操作。
在一些实施例中，提供一种方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。
根据本揭露的一些实施例，进行施予水的操作，使得所述水直接接触金属栅极堆叠。
根据本揭露的一些实施例，此制造方法还包含形成包含带电NF3离子与该中性NF3自由基的NF3电浆；以及，从该NF3电浆中移除该带电NF3离子。
根据本揭露的一些实施例，水的流速实质为1gm至3gm。
根据本揭露的一些实施例，中性NF3自由基的一流速实质为30sccm至140sccm。
根据本揭露的一些实施例，层间介电层包含碳，且层间介电层的碳浓度实质小于或等于2at％。
根据本揭露的一些实施例，水包含水蒸气。
根据本揭露的一些实施例，水包含液态水。
在一些实施例中，提供一种方法。虚设栅极堆叠形成于半导体基材上方。层间介电层形成于虚设栅极堆叠上方。将位于虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在虚设栅极堆叠周围。以金属栅极堆叠取代虚设栅极堆叠。使用HF2 -蚀刻层间介电层。
根据本揭露的一些实施例，此制造方法还包含形成间隙壁层于虚设栅极堆叠的侧壁上方，且其中蚀刻层间介电层的操作对层间介电层具有第一蚀刻速率，对间隙壁层具有第二蚀刻速率，且层间介电层的第一蚀刻速率与间隙壁层的第二蚀刻速率的比值实质大于30。
根据本揭露的一些实施例，蚀刻层间介电层的操作对层间介电层具有第一蚀刻速率，对金属栅极堆叠具有第二蚀刻速率，且层间介电层的第一蚀刻速率和金属栅极堆叠的第二蚀刻速率的比值实质大于100。
根据本揭露的一些实施例，于实质为0℃至110℃的温度下，进行蚀刻层间介电层的操作。
在一些实施例中，提供一种方法。虚设栅极堆叠形成于半导体基材上方。虚设栅极堆叠形成于半导体基材上方。间隙壁层形成于虚设栅极堆叠的侧壁上方。层间介电层形成于虚设栅极堆叠和间隙壁层上方。研磨层间介电层至虚设栅极堆叠的顶表面暴露出来。以金属栅极堆叠取代虚设栅极堆叠。使用水和中性NF3自由基蚀刻层间介电层，其中蚀刻层间介电层的操作对层间介电层具有第一蚀刻速率，对间隙壁层具有第二蚀刻速率，且层间介电层的第一蚀刻速率和间隙壁层的第二蚀刻速率的比值实质为大于30。
根据本揭露的一些实施例，此制造方法还包含形成硬式罩幕层于该金属栅极堆叠上方，且其中蚀刻层间介电层的操作对硬式罩幕层具有第三蚀刻速率，且层间介电层的第一蚀刻速率和硬式罩幕层的第三蚀刻速率的比值实质大于30。
根据本揭露的一些实施例，此制造方法还包含形成硬式罩幕层于金属栅极堆叠上，且其中进行蚀刻层间介电层的操作，使得水直接接触硬式罩幕层。
根据本揭露的一些实施例，进行蚀刻层间介电层的操作，使得水直接接触间隙壁层。
根据本揭露的一些实施例，进行蚀刻层间介电层的操作，使得水直接接触层间介电层。
根据本揭露的一些实施例，层间介电层的碳浓度低于间隙壁层的碳浓度。
根据本揭露的一些实施例，蚀刻层间介电层的副产物为气态。
根据本揭露的一些实施例，间隙壁层包含碳，间隙壁层的碳含量实质大于2at.％。
前述内容概述多个实施例的特征，以使于本技术领域具有通常知识者可进一步了解本揭露的态样。本技术领域具通常知识者应可轻易利用本揭露作为基础，设计或润饰其他制程及结构，借以执行此处所描述的实施例的相同的目的及/或达到相同的优点。本技术领域具有通常知识者亦应可了解，上述相等的结构并未脱离本揭露的精神和范围，且在不脱离本揭露的精神及范围下，其可经润饰、取代或替换。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，包含：
形成多个虚设栅极堆叠于一半导体基材上方；
形成一层间介电层于所述多个虚设栅极堆叠上方；
移除位于所述多个虚设栅极堆叠的顶表面上方的该层间介电层的一第一部分，使得该层间介电层的一第二部分留在所述多个虚设栅极堆叠之间；
以多个金属栅极堆叠取代所述多个虚设栅极堆叠；
于该层间介电层的该第二部分的顶表面及所述多个金属栅极堆叠的顶表面上方施予水；以及
施予中性NF3自由基至该水中，以蚀刻该层间介电层。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，进行施予该水的操作，使得该水直接接触所述多个金属栅极堆叠。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包含：
形成包含带电NF3离子与该中性NF3自由基的NF3电浆；以及
从该NF3电浆中移除该带电NF3离子。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，该水的一流速为1gm至3gm。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，该中性NF3自由基的一流速为30sccm至140sccm。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，该层间介电层包含碳，且该层间介电层的碳浓度小于或等于2at％。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，该水包含水蒸气。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，该水包含液态水。
9.一种半导体装置的制造方法，其特征在于，包含：
形成一虚设栅极堆叠于一半导体基材上方；
形成一层间介电层于该虚设栅极堆叠上方；
移除位于该虚设栅极堆叠的一顶表面上方的该层间介电层的一第一部分，使得该层间介电层的一第二部分留在该虚设栅极堆叠周围；
以一金属栅极堆叠取代该虚设栅极堆叠；
施予水蒸气至该层间介电层，以形成一水层；以及在形成该水层后，将中性NF3自由基注入该水层，以蚀刻该层间介电层。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，还包含：
形成一间隙壁层于该虚设栅极堆叠的一侧壁上方，且
其中蚀刻该层间介电层的操作对该层间介电层具有一第一蚀刻速率，对该间隙壁层具有一第二蚀刻速率，且该层间介电层的该第一蚀刻速率与该间隙壁层的该第二蚀刻速率的一比值大于30。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，蚀刻该层间介电层的操作对该层间介电层具有一第一蚀刻速率，对该金属栅极堆叠具有一第二蚀刻速率，且该层间介电层的该第一蚀刻速率和该金属栅极堆叠的该第二蚀刻速率的比值大于100。
12.根据权利要求9所述的半导体装置的制造方法，其特征在于，于为0℃至110℃的一温度下，进行蚀刻该层间介电层的操作。
13.一种半导体装置的制造方法，其特征在于，包含：
形成一虚设栅极堆叠于一半导体基材上方；
形成一间隙壁层于该虚设栅极堆叠的一侧壁上方；
形成一层间介电层于该虚设栅极堆叠和该间隙壁层上方；
研磨该层间介电层至该虚设栅极堆叠的一顶表面暴露出来；
以一金属栅极堆叠取代该虚设栅极堆叠；以及
使用水和中性NF3自由基蚀刻该层间介电层，其中蚀刻该层间介电层的操作对该层间介电层具有一第一蚀刻速率，对该间隙壁层具有一第二蚀刻速率，且该层间介电层的该第一蚀刻速率和该间隙壁层的该第二蚀刻速率的一比值为大于30。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，还包含：
形成一硬式罩幕层于该金属栅极堆叠上方；且
其中蚀刻该层间介电层的操作对该硬式罩幕层具有一第三蚀刻速率，且该层间介电层的该第一蚀刻速率和该硬式罩幕层的该第三蚀刻速率的比值大于30。
15.根据权利要求13所述的半导体装置的制造方法，其特征在于，还包含：
形成一硬式罩幕层于该金属栅极堆叠上，且
其中进行蚀刻该层间介电层的操作，使得该水直接接触该硬式罩幕层。
16.根据权利要求13所述的半导体装置的制造方法，其特征在于，进行蚀刻该层间介电层的操作，使得该水直接接触该间隙壁层。
17.根据权利要求13所述的半导体装置的制造方法，其特征在于，进行蚀刻该层间介电层的操作，使得该水直接接触该层间介电层。
18.根据权利要求13所述的半导体装置的制造方法，其特征在于，该层间介电层的碳浓度低于该间隙壁层的碳浓度。
19.根据权利要求13所述的半导体装置的制造方法，其特征在于，蚀刻该层间介电层的一副产物为气态。
20.根据权利要求13所述的半导体装置的制造方法，其特征在于，该间隙壁层包含碳，该间隙壁层的碳含量大于2at.％。
CN201811425883.5A 2017-11-28 2018-11-27 半导体装置的制造方法 Active CN109841512B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591707P 2017-11-28 2017-11-28
US62/591,707 2017-11-28
US16/192,566 US10847633B2 (en) 2017-11-28 2018-11-15 Method for forming semiconductor device
US16/192,566 2018-11-15

Publications (2)

Publication Number Publication Date
CN109841512A CN109841512A (zh) 2019-06-04
CN109841512B true CN109841512B (zh) 2021-01-08

Family

ID=66633501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811425883.5A Active CN109841512B (zh) 2017-11-28 2018-11-27 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10847633B2 (zh)
CN (1) CN109841512B (zh)
TW (1) TWI673779B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620526A (en) * 1993-09-10 1997-04-15 Fujitsu Limited In-situ cleaning of plasma treatment chamber
CN101947417A (zh) * 2010-08-25 2011-01-19 上海理工大学 一种基于碳纳米管的滤膜器件及其制备方法
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법
CN107275281A (zh) * 2016-04-04 2017-10-20 台湾积体电路制造股份有限公司 自对准接触方案、半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077900A (ja) 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
TWI520188B (zh) 2012-01-31 2016-02-01 聯華電子股份有限公司 半導體結構及其製程
US9263277B2 (en) 2012-08-30 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
WO2015047281A1 (en) 2013-09-26 2015-04-02 Intel Corporation Vertical non-planar semiconductor device for system-on-chip (soc) applications
US9647116B1 (en) 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620526A (en) * 1993-09-10 1997-04-15 Fujitsu Limited In-situ cleaning of plasma treatment chamber
CN101947417A (zh) * 2010-08-25 2011-01-19 上海理工大学 一种基于碳纳米管的滤膜器件及其制备方法
CN107275281A (zh) * 2016-04-04 2017-10-20 台湾积体电路制造股份有限公司 自对准接触方案、半导体结构及其形成方法
WO2017176027A1 (ko) * 2016-04-05 2017-10-12 주식회사 테스 실리콘산화막의 선택적 식각 방법

Also Published As

Publication number Publication date
TW201926434A (zh) 2019-07-01
TWI673779B (zh) 2019-10-01
US10847633B2 (en) 2020-11-24
US20190165133A1 (en) 2019-05-30
CN109841512A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US9263540B1 (en) Metal gate structure
US11508583B2 (en) Selective high-k formation in gate-last process
US20210118748A1 (en) Methods of Cutting Metal Gates and Structures Formed Thereof
US8252696B2 (en) Selective etching of silicon nitride
CN106206436B (zh) 用于金属栅极的方法和结构
CN105322013B (zh) 半导体元件及其形成方法
US11031302B2 (en) High-k metal gate and method for fabricating the same
US9673040B2 (en) Semiconductor device and method for fabricating the same
JP2004214661A (ja) トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法
US20210343599A1 (en) FINFET Device with Wrapped-Around Epitaxial Structure and Manufacturing Method Thereof
US20200335595A1 (en) Structure and formation method of semiconductor device structure with gate structure
US20060175289A1 (en) Method of fabricating semiconductor device
US20230077541A1 (en) Selective High-K Formation in Gate-Last Process
TW201601202A (zh) 半導體元件及其製作方法
CN109841512B (zh) 半导体装置的制造方法
US20230119827A1 (en) Semiconductor Device Structure And Method For Forming The Same
CN107731919B (zh) 半导体结构及其形成方法
CN116072528A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant