TW201248747A - Package structure and manufacturing method thereof - Google Patents

Description

201248747 六、發明說明： 【發明所屬之技術領域】 本案是有關於一種封展結構及其製造方法，且特別是 有關於一種晶片内埋式封裝結構及其製造方法。 【先前技術】 隨著科技的進步，各式電子產品不斷推陳出新。尤其 是在科技技術發展的過程中，半導體封裝技術扮演著極重 要的角色。 在半導體封裝製程中，晶圓先經過切割，而形成一顆 顆的晶粒。晶粒再透過打線、覆晶等製程將其内部走線引 導至外部’並透過封膠等方式來保護晶粒。 在產品微小化與精密化的趨勢下，半導體封裝技術不 斷地在追求如何在有限空間下，提高線路的精密度及構裝 密集度。此外’除了提高線路的精密度及構裝密集度外’ 如何在新技術下維持製程良率、品質與成本也同樣是研究 發展之一重要目標。 【發明内容】 本案係有關於一種封裝結構其製造方法，其利用通孔 之設計與製程，提高線路的精密度及構裝密集度，並維持 製程良率、品質與成本。 根據本案之一方面，提出一種封裝結構之製造方法。 封裝結構之製造方法包括以下步驟。提供一封膠件及一晶 片。封膠件具有一第一表面及一第二表面。晶片埋入於封 4 201248747 膠件。晶片之一主動表面暴露於第一表面。形成一第一重 佈線路層（Redistribution Layer，RDL)於第一表面。 餘刻封膠件及第一重佈線路層，以形成一封膠通孔及一線 路通孔。於封膠通孔及線路通孔形成一導電柱。形成一第 二重佈線路層（Redistribution Layer，RDL)於第二表 面。導電柱電性連接第一重佈線路層及第二重佈線路層。 根據本案之另一方面，提出一種封裝結構之製造方 法。封裝結構之製造方法包括以下步驟。提供一封膠件及 一晶片。封膠件具有一第一表面及一第二表面。晶片埋入 於封膠件。晶片之一主動表面暴露於第一表面。姓刻封膠 件，以形成一封膠通孔。於封膠通孔形成一導電柱。形成 一第一重佈線路層（Redistribution Layer，RDL)於第 一表面。第一重佈線路層電性連接導電柱^形成一第二重 佈線路層（Redistribution Layer，RDL)於第二表面， 第二重佈線路層電性連接導電柱。 根據本案之再一方面，提出一種封裝結構。封裝結構 包括一封膠件、一晶片、一第一重佈線路層、一電鍵種子 層及一導電層。封膠件具有一第一表面、一第二表面及一 封膠通孔。封膠通孔從第一表面至第二表面穿透封膠件。 晶片埋入於封膠件。晶片之一主動表面暴露於第一表面。 第重佈線路層具有一線路通孔。第一重佈線路層設置於 第一表面。線路通孔連通於封膠通孔。電鍍種子層設置於 封膠通孔之孔壁及線路通孔之孔壁。導電柱設置於封膠通 孔及線路通孔内。 為了對本案之上述及其他方面更瞭解，下文特舉實施 201248747 例’並配合所附圖式，作詳細說明如下： 【實施方式】 ，凊參照第1A〜1F圖’其繪示一實施例之封裝結構1〇〇 之製造方法。透過第1A〜1F圖之步驟，可以形成雙面具 有重佈線路層之晶圓級晶片内埋式封装結構丨〇〇。 如第1A圖所示，提供一封膠件及一晶片12〇。 封膠件110之材質例如是環氧樹脂材料、有機矽樹脂材料 或聚氨酯材料。晶片120係為内含邏輯電路或記憶胞之裸 晶片。封膠件110具有一第一表面11〇a及一第二表面 ll〇b。晶片120具有一主動表面i2〇a、一非主動表面12〇b 及至少一接墊120c。接墊120c設置於主動表面12〇a。晶 片120埋入於封膠件11〇,晶片120之主動表面12〇a暴露 於第一表面110a。封膠件110可以覆蓋晶片ι2〇之非主動 表面120b或者暴露出晶片120之非主動表面12〇b，端看 設計需求而定。 如第1B圖所示’形成一第一重佈線路層 (Redistribution Layer’RDL) 130 於第一表面 ii〇a。 第一重佈線路層130包括一第一介電層131、一第一導線 層132及一第二介電層133。第一介電層131覆蓋於主動 表面120a上’並暴露出晶片120之接墊i2〇c 第一導線 層132覆蓋於接墊120c及第一介電層131，第一導電層 132會與晶片之接塾120c電性連接。第二介電層133覆蓋 於第一導線層132及第一介電層131，並暴露出部份之第 一導線層132，以形成一第一銲墊134。。 6 201248747 為了不受限於晶片120上之接塾120c的大小和主動 表面120a空間太小的限制’第一重佈線路層13〇可以採 用扇出（Fan-out )之方式來配置，第一重佈線路層130 不僅配置於晶片120之主動表面120a上，一部份會分佈 在封膠件110上。 如第1 c圖所示，钱刻封膠件11 〇及第一重佈線路層 130 ’以分別形成一封膠通孔110h及一線路通孔I30h。在 此步驟中’封膠通孔ll〇h位於晶片120所設置之範圍之 外，以避免破壞晶片120内部之電路。 封膠通孔11 Oh及線路通孔130h係在同一製程動作中 完成’而形成兩端開放之通孔。在一實施例中，可以一雷 射線蝕刻出封膠通孔11 〇h及線路通孔130h。在一實施例 中，亦可以微影製程蝕刻出封膠通孔ll〇h及線路通孔 130h。在一實施例中，亦可以機械鑽孔之方式姓刻出封膠 通孔110h及線路通孔130h。 在此步驟中，係採用兩端皆開放之通孔製程，而不是 採用盲孔製程（只有一端開放）。相較於盲孔製程，通孔 製程在製程良率、品質與成本上，均優於盲孔製程。 如第1D圖所示’貼附一保護膜160於第一表面11 〇a， 以覆蓋第一重佈線路層130。保護膜160具有絕緣性、容 易貼附且容易移除之特性，其材質例如是聚醢亞胺 (Polyimide ’ PI)、聚丙烯（polypropylene，pp)或聚 氨酯（Polyurethane，PU)之高分子聚合物。保護膜16〇 用以在後續電鍍製程中，保護第一重佈線路層13〇，以避 免第一重佈線路層13 0遭到破壞。另外此保護膜16 〇也可 201248747 為一保S蒦載具，此載具可放置於第一表面11 〇a上，同樣 可達到保護第一重佈線路層1 30之功能。 如第1E圖所示’於封膠通孔11 〇h及線路通孔13〇h 形成一導電柱170。在此步驟中，係先形成一電鍍種子層 180於封膠通孔ll〇h之孔壁、線路通孔13〇h之孔壁及保 護膜160之表面。電鍍種子層18〇之材質係為鈦（Ti)、 紹（A1)、鎳（Ni)、釩（V)、銅（Cu)、金（AU)、鎢（w)、 錯（Pd)或銀（Ag)及其合金。形成電鍍種子層18〇之方 式一般係採用無電電鍍。電鍍種子層18〇主要是作為後續 電鍍製程的種子，使電鍍製程能夠施加電流於電鍍種子層 180，並於其上累積導電材料。 鈦（Ti)'銅（㈤、1呂（A1)、銀（Ag)、金（Au)、鎳（Ni) 再以電鍍種子層180為基礎，電鍍導電材料於電鍍種 子層180上，以形成導電柱17〇。導電柱17〇之材質係為 或錫（Sn)及其合金。 如第1F圖所示，形 (Redistribution Layer > RJ)T 如第IF ’ RDL)190於第二表面

，形成一第二重佈線路層 其他封裝結構之锡 ，以進行封裝結構 8 201248747 之堆疊。 為了不受限於晶片120之接墊120c的大小和主動表 面120a空間太小的限制’第二重佈線路層19〇可以採用 扇出（Fan-out)之方式來配置，第二重佈線路層19〇不 僅配置於晶片120之主動表面120a上，一部份會分佈在 封膠件110上。 第二重佈線路層190形成後，導電柱17〇電性連接第 一重佈線路層130及第二重佈線路層190,而使得晶片12〇 之内部電路可以在第一表面ll〇a或第二表面u〇b擴展。 透過上述步驟’即可完成封裝結構100。如第1F圖 下方放大部分所示’在線路通孔13〇h與封膠通孔11〇h之 連通處，線路通孔130h之孔徑實質上等於封膠通孔n〇h 之孔徑，而填充於封膠通孔ll〇h及線路通孔13〇h之導電 柱170係為一體成型之結構。並且，請同時參照附圖i及 第1F圖，附圖1為封膠通孔11〇h與線路通孔13〇h之連 通處之SEM圖。附圖1之矩形框線處相當於第1F圖之封 膠通孔中間區域A。經過EDX分析後，研究人員證實中間 區域A並不存在電鍍種子層18〇。 並且，導電桎17〇凸出於第一表面u〇a，而不是實 質上與第一表面11〇a齊平。再者，導電柱17〇之長度 士於封膠件110之厚度L110。事實上，導電柱17〇之長度 貫質上等於封♦件11Q之厚度L11Q與第—重佈線路層130 之厚度L13 0之加總。 在一實施例中，第一重佈線路層130亦可以在導電柱 no形成之步驟之後再形成。請參照第2a〜2m圖，其繪示 201248747 貫知例之封裝結構10 0之製造方法。 士第2Α圖所示，提供封膠件110及晶片120。封膠 件no具有第一表面110a及第二表面u〇b。晶片12〇埋 入於封膠件11()’晶片120之主動表面12Ga暴露於第-表 面 110a。 〜如第2B圖所示，放置封膠件11〇於一機台平台上並 ㈣此封膠件1m刻封膠件11G’以形成封膠通孔 在此步驟中，係採用兩端皆開放之通孔製程，而不 是，用盲孔製程（只有一端開放）。相較於盲孔製程，通 孔製程在製程良率、品質與成本上，均優於盲孔製程。 如第2C圖所示’形成電鍍種子層18〇於封膠通孔11〇h 之孔壁及封膠件11〇之第一表面u〇a、第二表面u〇b。 電鍍種子層1刖之材質例如是鈦（Ti)、鋁（A1)、鎳（Ni)、 飢（V)、銅（Cu)、金（Au)、鎢（W)、錯（Pb)、銀（Ag) 或其組合。 如第2D圖所示’電鍍一金屬材料181於封膠通孔n〇h 内及第一表面ll〇a、第二表面ii〇b上，以形成導電柱 170。金屬材料181例如是鈦（Ti)、銅（Cu)、ls (A1)、 銀（Ag)、金（Au)、鎳（Ni)、錫（Sn)、或其組合。 如第2E圖所示，以蝕刻或化學機械研磨之方式移除 第二表面ll〇b側之金屬材料181及電鍍種子層180。 如第2F圖所示，以蝕刻或化學機械研磨之方式移除 第一表面110a側之金屬材料181及電鍍種子層180,而在 封膠通孔110h内留下導電材料181及電鍍種子層180。 如第2G圖所示，分別形成第一介電層131及第三介 201248747 電層191於第一表面11 〇a及第二表面i1〇b。第一介電層 131至少暴露出接墊i2〇c及導電柱Π0之一端。第三介電 層191至少暴露出導電柱no之另一端。 如第2H圖所示’形成電鍍種子層182於第一表面11〇a 侧及第二表面ll〇b側，以覆蓋第一介電層131、第三介電 層191及暴露之接塾i20c與導電柱之170之兩端。 如第21圖所示，分別形成第一光阻層135及第二光 阻層195於第一表面n〇a側及第二表面ii〇b側。第一光 阻層135及第二光阻層195暴露出部份之電鍍種子層 182，第一光阻層135之開口 135a至少對應於接墊i20c 及導電柱170之一端，第二光阻層195之開口 195a至少 對應於導電柱170之另一端。 如第2J圖所示，分別電鍍第一導線層132及第二導 線層192於第一光阻層135之開口 135a及第二光阻層195 之開口 195a。其中，第一導線層132及第二導線層195之 材質例如是銅（Cu)。 如第2K圖所示，移除第一光阻層135及第二光阻層 195 ’而留下第一導線層132及第二導線層192。 如第2L所不’以雷射或勉刻之方式移除第一導線層 132及第—導線層192所暴露出之電鍵種子層M2。 如第2M圖所示，分別形成第二介電層133及第四介 層193於第-表面11Qa側及第二表面側。第二介 電層133之開口 133a及第四介電層193之開口胸對應 於接墊12Gc或導電柱17Q之兩端。如此—來，第一介電 曰131帛4線層132及第二介電層133即形成第一重 201248747 佈線路層（Redistribution Layer，RDL) 130，而第一重 佈線路層130電性連接導電柱170。此外第三介電層19卜 第二導線層192及第四介電層193即形成第二重佈線路層 (Redistribution Layer，RDL) 190，而第二重佈線路層 190電性連接導電柱170。如此即形成雙面具有重佈線路 層之晶圓級晶片内埋式封裝結構100。 綜上所述，雖然本案已以實施例揭露如上，然其並非 用以限定本案。本案所屬技術領域中具有通常知識者，在 不脫離本案之精神和範圍内，當可作各種之更動與潤飾。 因此，本案之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 第1A〜1F圖繪示一實施例之封裝結構之製造方法。 第2A〜2M圖繪示一實施例之封裝結構之製造方法。 附圖1為封膠通孔與線路通孔之連通處之SEM圖。 【主要元件符號說明】 100 :封裝結構 110 :封膠件 110a :第一表面 110b :第二表面 110h :封膠通孔 120 .晶片 120a :主動表面 201248747 120b :非主動表面 120c :接墊 130 :第一重佈線路層 130h :線路通孔 131 :第一介電層 132 :第一導線層 133 :第二介電層 133a、135a、193a、195a ··開口 134 :第一銲墊 135 :第一光阻層 15 0 :錫球 160 :保護膜 170 :導電柱 180、182 :電鍍種子層 181 :金屬材料 190 :第二重佈線路層 191 :第三介電層 192 :第二導線層 193 :第四介電層 194 :第二銲墊 195 :第二光阻層 A :中間區域 L110 :封膠件之厚度 L130:第一重佈線路層之厚度 L170 :導電柱之長度 13

Claims (1)

1. 201248747 七、申請專利範圍： \ 一種封裝結構之製造方法，包括： 提，—封膠件及—晶片，該封膠件具有—第一表面及 =表面’該晶片埋入於該封膠件，該晶片之一主動表 面暴露於該第一表面； (Redistribution Layer， 佈線路層，以形成一封膠通 形成一第一重佈線路層 RDL)於該第一表面； 飯刻該封膠件及該第—重 孔及一線路通孔； 於該封膠通孔及該線路通孔形成 一導電柱；以及 _、化成第一重佈線路層（Redistribution Layer， RDL)於該第二表面，該遨+， « Λ導電桎電性連接該第一重佈線路 層及該第二重佈線路層。 法 成 2.如申請專利範圍第 其中該封膠通孔及該線 1項所述之封裝結構製造方 路通孔係在同一製程動作中％ 3·如申請專利範圍第1項所述之封裝結構製造方 法’其中形成該封膠通孔及該線路通孔之該步驟係以 射線蝕刻出該封膠通孔及該線路通孔。 4.如申請專利範圍第3項所述之封裝結構之製造方 法’其中形成該導電柱之該步驟之前，該封裝結構之製造 方法更包括： 貼附一保護膜於該第一表面，以覆蓋該第一重佈線絡 層。 5·如申請專利範圍第4項所述之封裝結構之製造方 201248747 法’其中形成該導電柱之該步驟包括： 形成一電鍍種子層於該封膠通孔之孔壁、該線路通孔 之孔壁及該保護膜之表面；以及 電鍍該導電材料於該電鍍種子層上。· 6· 一種封裝結構之製造方法，包括： 提供一封膠件及一晶片，該封膠件具有一第—表面及 一第二表面，該晶片埋入於該封膠件，該晶片之—主動表 面暴露於該第一表面； 、 蝕刻該封膠件，以形成一封膠通孔； 於該封膠通孔形成一導電柱；以及 幵/成第一重佈線路層（Redistribution Layer， );°亥第表面，該第一重佈線路層電性連接該導雷 柱；以及 ° 电 形成一第二重佈線路層（Redistributi〇n ^町打， 肌）於該第二表面，該第n線路層電性連接 柱。 电 .如申請專利範圍第6項所述之封裝結構製造方 法’其中形成該封膠通孔之步驟係以—雷射線 膠通孔。 山略訶 8. —種封裝結構，包括·· -表面及一封膠通 表面穿透該封膠 孔， 件； 一封膠件，具有一第一表面、一第 該封膠通孔從該第一表面至該第· 一晶片，該晶片埋入於該封膠件，該晶片之一 面暴露於該第一表面； 表 15 201248747 路層rt重佈線路層，具有—線路通孔，該第-重佈線 :電二I:表面，該線路通孔連通於該封膠通孔; 孔之孔二設置於該封膠通孔之孔壁及該線路通 一導電柱’設置於該封膠通孔及該線路通孔内。 導電二第8項所⑽結構’其中該 導電柱之長度大7|11=件第之8 ^Γ述之封裝結構，其中該 如申請專利範圍第8項所述之封裳 ，電柱之長度實質上等於該封膠件之厚度=亥 線路層之厚度之加總。 〜μ重佈 如申請專利範圍第8項所述之封裝結構，其中該 =種:層之材質係為鈦㈤、銘⑷)、錄⑷)、鈒 銅（CW、金（Au)、鎢（w)、鉛（Pd)或銀（Ag)。 •㈤申請專利範圍第8項所述之 nrr;;ra^ i 鎳（Νι)或錫（sn)。 14·如申請專利範圍第8項所述之封裝結構其中於 ^ η^通孔與該封膠通孔之連通處，該線路通孔之孔徑實 質上等於該封膠通孔之孔徑。