201209430 六、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路測試之技術領域，尤指一種 混合模式積體電路的測試系統及方法。 曰 【先前技術】 隨著積體電路製程的進步，積體電路在應用設計上 愈來愈複雜，因此積體電路測試成為積體電路製造流程 中重要的-環。積體電路測試主要係以自動測試裝置 (AUt〇matic Testing Equipemem，ate)，利用；則試程式模 擬積體電料種可能之使用環境及方法，例如在高溫、 低/皿、電壓不穩及電壓偏高或偏低等惡劣彰竟與一般正 常使用狀況下，將受測積.體電路置於此模擬環境中，測 試其工作狀態是否在規格範圍内，以麵積體電路之品 質。 積體電路測試一般可分成兩個階段，其中在切割、 封裝前的測試為積體電路晶圓測試（Wafer 丁⑶），其目的 在針對W作電性功能上❹m，使1(：在進人封裝前能 先行過濾出電性功能不良的晶片，以降低積體電路成品 的不良率’減少製造成本的耗費。而封裝成形後的測試 為積體電路成品測試（FinaI Test)，》目的在確認積體電 路成。口的功能、速度 '容忍度、電力消耗、熱力發散等 屬性是否正常，以確保積體電路出貨前的品質。 201209430 現今的積體電路是一個相當複雜電路設計，包含了 數=及類比等電路。圖混合模式積體電路no的 不思圖’如圖1所不’其包含—類比至數位轉換器120、 -相位鎖相迴路13〇、及_内部電路14()。類比至數位轉 換器12〇將一外部輸入訊號轉換成數位資料 ADO[n-l:〇]，以輸出至該内部電路14〇。一般的類比至數 位轉換器120通常會以相位鎖相迴路13〇所產生的^、“。 # 訊號做為取樣頻率。而cik一adc訊號是由相位鎖相迴路13〇 將crystal訊號的輸入頻率合成所產生。 圖2係習知使用一自動測試裝置（ATE)l50對一混合 杈式積體電路1 10進行測試的示意圖。其係由該自動測試 裝置150產生cryStai訊號及輸入訊號，其中，該自動測試 裝置150依據内部的測試資料以產生該輸入訊號。該自動 測试裝置1 50接收混合模式積體電路丨1〇輸出的數位資料 AD〇[n_i :0]，並與測試資料比較，以判斷類比至數位轉 φ 換器120的功能是否正常。於圖2的測試方法中，由於受 限忒自動測試裝置15〇的性能，因此量測類比至數位轉換 器120時’必須將crystai訊號略過相位鎖相迴路丨3〇，直接 輸出至該類比至數位轉換器12〇，才能利用該自動測試裝 置150送出的固定程序進行測試’因此無法量測相位鎖相 迴路130的抖動（j i 11 eΓ)對類比至數位轉換器12〇造成的 影響，同時’相位鎖相迴路丨30需另外再進行測量，因此， 無法對混合模式積體電路11〇進行整體性能量測。習知自 動測試裝置無法偵測訊號的過渡（transit丨οη)，因此時.習知 201209430 自動測試裝置無法利用相位鎖相迴路的輸出時序的正緣 或負緣來擷取類比至數位轉換器資料。 圖3係習知使用一邏輯分析儀（L〇gic Analizer， LA)160對一混合模式積體電路11〇進行測試的示意圖。由 於邏輯分析儀（LA) 160較自動測試裝置（ΑΊΈ)貴且功能較 齊全’尤其邏輯分析儀（LA)160能偵測訊號的邊緣觸發 點’因此可用來量測該類比至數位轉換器12〇搭配相位鎖 相迴路130的整體性能。但由於邏輯分析儀（LA)16〇内部 記憶體有限且其記憶體大小不易增加，因此邏輯分析儀 (LA)160不易收集大量的資料來進行分析，同時也會受限 於邏輯分析儀（LA) 160的價格’致使測試成本會增加許 多。因此習知混合模式積體電路的測試系統及方法仍有 予以改進之必要。 【發明内容】 本發明之主要目的係在提供一種混合模式積體電路 (mixed-mode 1C)的測試系統及方法，俾能在低成本的自 動測試裝置下進行混合模式積體電路的性能量測，並藉 由簡易的邏輯設計便能量測類比電路的整體性能並俄測 相位鎖相迴路的穩定度。 依據本發明之一特色，本發明提出一種混合模式積 體電路（mixed-mode 1C)的測試系統，包括一混合模式積 體電路及一自動測試裝置。該混合模式積體電路包含一 類比至數位轉換器、一相位鎖相迴路、一時序接腳、及 一先進先出緩衝器。該類比至數位轉換器接收一測試訊 201209430 ° 。’將D亥測试況號轉換成一數位輸入資料。該相位鎖 相、路接收—第—外部時序訊號，以產生-輸人時序訊 =^ f盼序接腳接收一第二外部時序訊號。該先進先出 ^…連接至該類比至數位轉換器、該相位鎖相迴路及 二夺序接腳，依據該輸入時序訊號，以將該數位輸入資 T寫入°亥先進先出緩衝器中，並依據該第二外部時序訊 、X肩出该先進先出緩衝器的資料。該自動測試裝置 a該混合模式積體電路，以產生該測試訊號、該第 -；^卜A夺序°孔號、及該第二外部時序訊號，並依據該第 ρ時序訊號，以拾鎖該先進先出緩衝器的資料。 依據本發明之又—特色，本發明提出―種混合模式 _電路（mixed_mode π)的測試方法，其係在一自動測 、裝置中測s式一混合模式積體電路該混合模式積體電 路包含-類比至數位轉換器、—相位鎖相迴路、一時序 :腳及先進先出緩衝器，該方法包含下列步驟： 。:自動測试裝置產生—測試訊號、一第一外部時序訊 :、及二第二外部時序訊號，其中該測試訊號係依據一 立彳忒貝料產生，（B)該相位鎖相迴路接收該第一外 Z序㈣’以產生—輸人時序訊號；（C)該類比至數 入^器接㈣測試㈣及該輸人時序減，依據該輸 ,序汛唬以將該測試訊號轉換成一數位輸入資料；（D j進先出緩衝器依據該輸人時序訊號，以將該數位輸 、料寫人j先進先出緩衝器中，並依據該第二外部時 A唬’以項出該先進先出緩衝器的資料；（Ε)該自動 201209430
圖4係本發明—種混合模式積體電路（mixed-mode IC) 的測試系統4 0 0之方塊圖，該混合模式積體電路測試系統 400匕括/吧5模式積體電路410及一自動測試裝置42〇。 該混合模式積體電路41〇包含一類比至數位轉換器 411、一相位鎖相迴路413、一時序接腳415、一先進先出 緩衝器417、及一控制電路419。 …該類比至數位轉換器411接收一測試訊號，並將該測 試訊號轉換成一數位輸入資料AD〇[n_〗〇]。 安叹场輸入時序訊號 一1以將該測試訊號轉換 該相位鎖相迴路4 i 3接收一第一外部時序訊號χ t，以 產生-輸入時序訊號clk」，其中，輸入時序訊號仙」的 頻率可為該第-外部時序訊號沿頻率的整數倍，例如輸 入時序訊號dkj的頻率可為該第一外部時序訊號幻頻率 的3倍或4倍，或者，輸入時序訊號仙」的頻率可為該第 一外部時序訊號糊率的非整數倍，例如輸入時序訊號 :1 k 一1的頻率可為該第一外部時序訊號XI頻率的2 · 5倍。 該類比至數位轉換器411接收該輪入 elk—I ’並依據該輸人時序訊號仙 成該數位輸入資料Α〇0[η-1:〇] 二外部時序訊號cik_〇。該第 為該第一外部時序訊號XI的 該時序接腳415接收一第二外部時 二外部時序訊號elk—〇的頻率為該第一 201209430 頻率之整數倍。同時，於本發明中，該輸入時序訊號仙 的頻率小於或等於該第二外部時序訊號cik。的頻率。 該先進先出緩衝器417連接至該類比至數位轉換器 川、該相位鎖相迴路413及該時序接腳415，依據該輸入 時序訊號clk_i，以將該數位輸入資料AD〇[ni 〇]寫入該 先進先出緩衝器417中，並依據該第二外部時序訊號 Clk-〇,以讀出該先進先出緩衝器417的資料，並中，該先 進先出緩衝ϋ依據其料的資料量，分別產生—全㈣ 標（Full)訊號及一空旗標（Empty)訊號。 該控制電路419連接至該相位鎖相迴路413及該時序 接腳41 5，依據該輸入時序訊號c 1 k 一 i及該第二外部時序訊 號c:k—〇用以產生忒先進先出緩衝器417的寫入（wriie) 及讀出（read)訊號。 泫自動測試裝置420連接至該混合模式積體電路 410用以產生該測試訊號、該第一外部時序訊號X[、及 /第外#時序汛號clk_〇，並依據該第二外部時序訊號 clk_o,進而拴鎖該先進先出緩衝器417的資料。 " 該自動測試裝置420依據内部的數位測試資料以產 生該測試訊號。由於該第二外部時序訊號係由該自 動測試裝置420所產生的，且該先進先出緩衝器417依據 ^第外。P時序汛號clk_〇及讀出（read)訊號而輸出資 料，因此該自動測試裝置42〇拴鎖的該先進先出緩衝器 417輸出之資料。於本實施例中，該先進先出緩衝器417 在該第二外部時序訊號dk一 〇的正緣時輸出資料，該自動 測。式扁置420可在該第二外部時序訊號仙—〇負緣時拴鎖 201209430 該先進先出緩衝器輸出之資料。當該自動測試 測^空旗標（Empty)訊號時，表示該先進先出 又有貝料’因此該自動測試裝置420將該先進先出 器41 7中所拴鎖之資料捨棄。 、、’ 圖5係本發明的時序圖。如圖请*，該輸入時序^ 二二的週期與該第二外部時序訊號dk—〇的週期比例 士為8,亦即’該輸人時序訊Hi的頻率略小於 該第一外部時序減clk一〇的頻率。如圖$所示，該類比 位轉換器411依序於該輸入時序訊號^的正緣時產 ^數=輸人資料彻㈣叫。該先進先出緩衝器417在 Π二寺序訊號，。的正緣輸出資料1自動測試 進先出^第一外部時序訊號clk-〇負緣時拾鎖該先 進先出緩衝器輸出之資料。當該自動測試裂 =(E—表示該先進先出緩衝器… ® A該自動測試裝置將該先進先出緩衝器 ⑴所拾鎖之㈣捨棄，其中，肖自_試裝置420拾鎖 :玄先進先出緩衝器417的輸出資料，並比對該輸出資料與 該數位測試資料，藉此即可量測該類比至數位轉換器川 的功能^ 圖6係本發明的另一時序圖。如圖6所示，該輸入時 序訊號clk—i的週期與該第二外部時序訊號仙―〇的週期 比分H可為1 . 1，亦即，該輸入時序訊號elk」的頻率等 於〇第夕卜序5fl號dk—〇的頻率。此時寫入該先進先 出緩衝器417的速度與讀出該先進先出緩衝器4i7的速度 相同® -亥自動挪5式裝置42〇伯測有全滿旗標（Fu⑴訊號 10 201209430 或空旗標（Empty)訊號產生時’即可表示該相位鎖相迴路 413不穩定。 圖7係本發明一種混合模式積體電路（mixed_m〇de 1(：) 的測試方法的流程圖’其係在一自動測試裝置420中測試 一混合模式積體電路410 ’該混合模式積體電路41〇包含 一類比至數位轉換器411、一相位鎖相迴路413、一時序 接腳415、及一先進先出緩衝器417。 首先’於步驟（A)中，該自動測試裝置42〇產生一測試 訊號、一第—外部時序訊號XI、及一第二外部時序訊號 elk—〇其中該測試訊號係依據一數位測試資料產生。 於步驟（B)中，該相位鎖相迴路413接收該第一外部時 序訊號XI’以產生一輸入時序訊號clk_i。 ;v驟（C )中’该類比至數位轉換器411接收該測試訊 號及該輸入時序訊號clk_i，依據該輸入時序訊號“、“乂 將該測試訊號轉換成一數位輸入資料ADO[n-1 :〇]。 ^於步驟（D)中，該先進先出緩衝器417依據該輸入時序 。扎號d1"-1 ’以將該數位輸入資料ADO[n-l:〇]寫入該先進 ，出緩衝器4丨7中，並依據該第二外部時序訊號clk_0，以 5貝出5玄先進先出緩衝器417的資料；以及 _於步驟（E)中，該自動測試裝置420拴鎖該先進先出緩 衝益417的輸出資料，並比對該輸出資料與該數位測試資 料。 _由前述說明可知，本發明技術可在低成本的自動測 °式裝置下進行混合模式積體電路的性能量測。但混合模 式積體電路的特性是每次啟動後的行為總是會有些許的 11 201209430 差異’將於習知自動測試裝置量測時帶來困擾，尤其在 自動測試裝置性能不佳時。而本發明的技術利用内建的 先進先出緩衝器’混合模式積體電路的與類比至數位轉 換器、相位鎖相迴路等類比電路連結，並輔以簡易控制， 即可解決習知自動測試裝置無法直接利用相位鎖相迴路 的輸出時序來擷取類比至數位轉換器資料的缺點。同時 藉由簡易的邏輯設計便能量測類比電路的整體性能並偵 測相位鎖相迴路的穩定度。 由上述可知，本發明無論就目的、手段及功效，均 =示=迥異於習知技術之特徵，極具實用價值。惟應注 思的疋，上述諸多實施例僅係為了便於說明而舉例而 已’本發日月所主張之權㈣®自應以巾請專利範圍所述 為準’而非僅限於上述實施例。 【圖式簡單說明】 混合模式積體電路 混合模式積體電路進 1係一混合模式積體電路的示意圖。 圖2係習知使用—自動測試裝置對 進行測試的示意圖。 圖3係習知使用一邏輯分析儀對一 行測試的示意圖。 圖4係本發明 圖0 種混合模式積體電路的測試系統之方塊 圖5係本發明的時序圖。 圖6係本發明的另一時序圖。 12 201209430 流程 圖7係本發明一種混合模式積體電路的測試方法的 圖0 【主要元件符號說明】 混合模式積體電路110 類比至數位轉換器120 相位鎖相迴路1 30 内部電路140 自動測試裝置150 邏輯分析儀160 混合模式積體電路的測試系統4〇〇 混合模式積體電路41 〇 類比至數位轉換器411 時序接腳415 控制電路419 自動測試裝置420 相位鎖相迴路413 先進先出緩衝器417 步驟（A)〜步驟（E) 13