TW201109684A - Test apparatus, test method, and device - Google Patents

Test apparatus, test method, and device Download PDF

Info

Publication number
TW201109684A
TW201109684A TW099113130A TW99113130A TW201109684A TW 201109684 A TW201109684 A TW 201109684A TW 099113130 A TW099113130 A TW 099113130A TW 99113130 A TW99113130 A TW 99113130A TW 201109684 A TW201109684 A TW 201109684A
Authority
TW
Taiwan
Prior art keywords
internal
clock
test
phase
unit
Prior art date
Application number
TW099113130A
Other languages
English (en)
Inventor
Kenichi Nagatani
Masahiro Ishida
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201109684A publication Critical patent/TW201109684A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31709Jitter measurements; Jitter generators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

201109684 六、發明說明: 【發明所屬之技術領域】 本發明係有關於-種試驗《置、言式驗方法及元件 【先前技術】 先前ί乍為測又元件所生成之信號的抖動(』出⑺量及 眼狀開口的特性之方法,已知有一種方法其於元件内部 設置用於使被測定信號延遲之可變延遲電路’並針對每個 延遲量來測定位元錯誤率。 又亦已知有一種方法,其利用具有被測定信號的頻 率之非整數倍的頻率之信號’來對被測定信號進行取樣, 藉此來測定抖動。作為關聯技術,認知到以下的先行技術 文獻所記載之發明。 (專利文獻1)曰本專利待開2〇〇7-127645號公報 【發明内容】 [發明所欲解決之問題] 然而,於元件内部設置可變延遲電路之情形時,因元 件=程·、電壓及溫度等的影響,而難以高精準度地設定 延遲時間。其結果,會產生在抖 勒等的測定結果中產生誤 差之問題。又,於利用具有被測 66植處να 彳°娩的頻率之非整數倍 …' 彳5號,來對被測定信號i%彳 + i # φ 巧•進仃取樣之情形時,於取 樣後需要進行資料運算處理, 間題。 U此會產生電路規模變大之 [解決問題之技術手段] 201109684 為了解決上述課題,於本發明的第1態樣中,提供一 種試驗裝置’係對被試驗元件進行試驗之試驗裝置,其中: > 、試驗元件具有内部電路,該内部電路基於被給予之 基準時脈’生成相位不同之複數個内部時脈,i自複數個 P時脈之中,選擇出相對於與複數個内部時脈的頻率大 同之輸入信號,為預定的相對相位之内部時脈,並對 應所選擇之内部時脈,對輸入《進行取樣; 並且驗裝置具備:選擇控制部,其使内部電路所 選擇之内部時脈得到固丨;相位控制部其在選擇控制部 使内部時脈的選擇得到固定之狀態下,於被試驗元件的外 部’使基準時脈的相位依序位移,並輸人至被試驗元件, 藉此使内部時脈的相位依序位移;以及測定部,其基於内 部電路中的取樣結果,測定輸人信號或内部電路中的至少 一方的特性。 於本發明的第2態樣中,提供一種試驗裝置,其中: 被試驗元件,輸出對輸入信號進行取樣之結果與敎的期 望值進行比較後之比較結果;並且,測定部,基於比較結 果,測定輸入信號的特性。 於本發明的第3態樣中,提供一種試驗裝置,其中: 測定部’基於比較結果,測定輸入信號的抖動或眼狀開口 中的至少一方。 於本發明的第4態樣中,提供一種試驗裝置,其中. 被試驗元件’更具有:用以試驗内部電路之崎控制電 路、及在BIST控制電路及外部之間交接 丧育枓之輸出入埠; 4 ih 201109684
並且,選擇控制部,經㈣出人料B 内部電路,以使內# 控制電路來控制 於太路Μ 。卩電路所選擇之内部時脈得到固定。 具備:、信號j的Γ 5態樣令’提供一種試驗裝置,其中更 成 二生部’其對應被給予之動作時脈而動作,生 成動2號並輸人至被試驗元件;動作時脈生成部,其生 盆生成盘:ί輪入至信號產生部;以及基準時脈生成部, -成,、動作時脈同步之基準時脈並輸入恩相位控制部。 於本發明的第6態樣中’提供—種試驗裝置,其中: 被試驗元件更且右.产。老 ' 部’其對應被給予之動作時 ' ,生成輸入信號並回送至内部電路;並且,試驗 裝置更具備:動作時脈生成部’其生成動作時脈並輸入至 ^產生部;以及基準時脈生成部,其生成與動作時脈同 步之基準時脈並輸入至相位控制部。 於本發明的第7態樣中,提供—種試驗裝置,其中: 基準時脈生成部’相較於動作時脈生成部,生成抖動較小 的時脈》 於本發明的第8態樣中,提供一種試驗裝置,其中更 具備:信號產生部,其生成輸入信號及與輸入信號同步之 基準時脈;並且,相位控制部,控制信號產生部所生成之 基準時脈的相位,並輸入至被試驗元件。 於本發明的第9態樣中’提供一種試驗裝置,其中: 被試驗元件更具有:信號產生部,其生成輸入信號並回送 至内部電路,且生成與輸入信號同步之基準時脈;並且, 相位控制部,在被試驗元件的外部,接收信號產生部所生 201109684 成之基準時脈,且控制所接收之基準時脈的相位,並輸入 至被試驗元件。 於本發明的第ίο態樣中,提供一種試驗裝置,其中: 選擇控制部,依序變更要固定之内部時脈;測定部,對各 個内部時脈,測定輸入信號的眼狀開口,並基於各個眼狀 開口的位置’計算出各個内部時脈的相位差。 於本發明的第11態樣中,提供—種試驗裝置,其中: 内部電路更具有:多通道取樣H ’其輸出對應各個内部時 脈來對輸入信號進行取樣所得之各個取樣結果;遷移檢測 部,其針對每個内部時脈,檢測在相位相鄰之内部時脈之 間,輸入信號的各週期中的取樣結果是否發生遷移;時脈 選擇部,其基於遷移檢測部之檢測結果,選擇任—個内呷 時脈;以轉争1 ’其對應所選擇之内部時脈來對輸入: 號進行取樣,並轉換為並行的信號;並且,測定部,義= 在基準時脈的各個相位中,遷移檢測部對各個内部時脒/ 行檢測所得之取樣結果的遷移次數,來 11進 動。 4心徇八h唬的抖 再者,上述發明概要,並未列舉出本發明的所有必 特徵。又,該等特徵群的次組合亦可成為發明。 ’、、要 【實施方式】 以下,藉由發明之實施形態來說明本發明然 之實施形態並非對申請專利範圍之發明作出限制。:u下 6 201109684 明之解決手段不一定必需包含實施形態中所說明之特徵之 所有組合。 第1圖係表示關於第1實施形態之試驗裝置100及被 試驗兀件200的構成。試驗裝置1〇〇,對被試驗元件2〇〇 進行試驗。試驗裝置1〇〇,可將具有預定圖案之輸入信號 輸入至被試驗元件2〇(^試驗裝置1〇〇,可基於被試驗元件 200對應於輸入信號而輸出之信號,來判定被試驗元件2〇〇 的良否。 被试驗tl件200,具備内部電路3〇〇。又,被試驗元件 2〇〇,具有:輸入插腳2〇2、輸入插腳2〇4'輸入插腳2〇6、 及輸出插腳208。内部電路3〇〇 ,具有:内部時脈生成部 310、時脈選擇部320、取樣部330、比較部340、及期望 值產生部350。内部時脈生成部31〇,基於經由輸入插腳 2〇4而被給予之基準時脈’生成相位不同之複數個内部時 脈312。例如,内部時脈生成冑31〇,生成相對於自輸入插 腳綱所輸入之基準時脈,相位各不相同之3個㈣時脈 312 ( 312 1 312-2、312-3)。各個内部時脈312間的相位 差,小於輸入信號的週期(位元率)。 時脈選擇部似,於通常動作時,自複數個内部時脈 之中,選擇出相對於與複數個内部時脈的頻率大 致相同之輸人信號,為預定的相對相位之内料脈312。 具體而言,時脈選擇部320,藉由内部時脈川·】、 脈312一2、及内部時脈3匕3’對輸入信號 選擇部32。,基於取樣結果,自複數個内,仃取樣。時脈 禾目複數個内部時脈312之中, 201109684 選擇輸入信號中的肖1單位之資料的端部的相位之相位差 為最大之内部時脈312。其結果,時脈選擇部32〇,可選擇 最靠近輸入信號的眼狀開口的中心之内部時脈川。 複數個内部時脈312間的相位差,小於輸入信號的週 期,因此,時脈選擇部320,可藉由過取樣方式來對輸入 進行取樣。即,時脈選擇部⑽,藉由於内部時脈生 成部⑽中生成複數個内部時脈312,從而可於短時間内, 將具有靠近眼狀開口的中心位置之相位之内部時脈312輸 入至取樣部3 3 0。 時脈選擇部320,將所選擇之内部時脈312,輸入至取 ^部咖。取樣部33Q,對應時脈選擇部32q所選擇之内部 ^ 3U’對輸人信號進行取樣,並將取樣結果輸入至比 =州。·取樣部330,亦可進行將取樣結果的串列資料轉 …並仃貝料之解率處理,並輸人至比較部⑽。再者, 33G’可於進行輸入信號的抖動等之試驗時以外的 電路’將取樣結果輸出至被試驗元件綱内的其他 電路或破試驗元件2〇〇的外部。 望值Sri將取樣部33G所輸出之取樣結果,與期 。卩35〇所產生之預定的期望值進行比較。當在試 ===對被試驗元件綱進行試驗時,比較部州, 較、·。果輸入至試驗裝置1 〇〇。 s式驗裝置1 〇〇,具備美 部⑵、選擇控制二:=:部:、相位控制 對被試驗元件200^^ 當試驗裝置100 件200進仃试驗時,選擇控制部13〇,將内部 201109684 電路300所選擇之内部時脈312予以 13〇’可經由輸入插腳206,將選擇内部時脒3二擇控制部 號輸入至時脈選擇部320,藉此可固定内部之邏輯信 插腳/06’於被試驗元件2〇〇的通常動作時並不使用輸: :在:驗裝置1。。對被試驗元件2〇。進行試驗時被使用。 器130’亦可藉由利用程式而動作之微控制 内部咖之邏輯信號。時脈選擇部在選擇 信號係自選擇控制部130輸入時,無論通 吊動作時之時脈選擇部32〇所作出之選擇 先適用選擇控制部13G所輸出之邏輯信號之指。7 ’仍優 3叫選=13"可選擇内部時脈312:二部時脈 選擇㈣ 脈312-3中之任-個内部時脈312。例如, 部UG’亦可選擇時脈選擇部32。之前剛選擇之 内部時脈312。又,選擇控制部130,亦可選 ^ at AA ^ .. 擇具有與輸入 U的邏輯值發生遷移之相 之内部時脈312。 相位星為最大之初始相位 基準時脈生成部〗〗〇,& 部⑽,可藉由對自曰^ 基準時脈生成 行分頻他菊 器等外部元件輸入之信號進 于刀頻(降頻)’而生成其進拉, 控f" 控制部120,在選擇 被η驗-株脈312的選擇得到固定之狀態下,於 被试驗X件200的外 位控制部120,可以…:丰時脈的相位依序位移。相 ^ Mg :〒輸入被試驗元件200之輸入信 ==間隔,使基準時脈的相位依序位 輸…的週期為〜時,相位控制部12〇,可以ips 201109684 為單位’而使基準時脈的相位依序位移。又,相位控制部 120,可遍及至少輸入信號的1週期以上的期間,而使基準 時脈的相位依序位移。 相位控制部12 0,將依序使相位位移後之基準時脈, 輸入至被試驗元件2 0 0,藉此使内部時脈3 1 2的相位依序 位移。具體而言,當相位控制部120以1 ps為單位,使基 準時脈的相位依序位移時,内部時脈生成部3丨〇所輸出之 内部時脈3 12亦以1 ps為單位’而依序使相位位移。 測定部140 ’基於内部電路300之取樣結果,測定輸 入信號或内部電路300中的至少一方的特性。例如,測定 部140,可基於比較部34〇將取樣結果與期望值進行比較 之結果’測定輸入信號的抖動或眼狀開口中的至少一方。 藉由内部時脈3 1 2的相位依序位移,相對於輸入信號 的遷移時序之内部時脈312的時序發生變化。若内部時脈 3 12的時序,不滿足取樣部33〇内的鎖存電路的設置時間 及保持時間的所需條件,則會產生對輸入信號進行取樣所 得之結果與期望值不一致之情形。測定部140,在比較部 340所輸出之比較結果中,輸入信號的取樣結果與期望值 不一致時,可將該取樣結果判定為「失效」。X,測定部 140 ’在輸入信號的取樣結果與期待值一致時,可將該取樣 結果判定為「通過」。測定部14〇,可由基於判定為「失效」 之取樣的產生機率所生成之機率密度函數,計算出抖動特 性。 進而,測定部14〇,亦可基於由比較部34〇所獲取之 201109684 比較結果,來測定眼狀開口,而藉此測定内部電路則的 :〇如w將具有已知的抖動量之輸人信號給予至被 元件200時’方測定部14〇所測定出來的眼狀開口小 於特疋值時’則設想為:内部電&则易受抖動的影響。 因此’測定部14〇,可基於將測定部14〇所測定出來的眼 狀開口與特定值進行比較所得之結果,來判定内部電路3〇〇 的抖動耐性是否滿足基準值。 比較部340,亦可具有失效位元計數器,其計數取樣 結果與期待值不—致之「失效」所發生之次數。此時,比 較部可在預定次數的取樣結束之時刻,將分析結果 輸入至測定部14〇,以取代在每個取樣時序中將比較結果 輸入至測定部140。 第2圖係表示測定部14〇之抖動量的測定程序。於本 圖2中’「期望值」’係為由期望值產生部35〇所產生之「1」 或「〇」之邏輯值。期望值產生部350’係與輸入信號圖案 同步地,I生該期望值。於第2圖中,與輸人信號圖案同 步地1望值依照…、'、…、…之順序發生變化。 「「輸入信號」,係為自輸入插腳2〇2被輸入,具有邏輯 值1」及〇」之任一個之信號《輸入信號的邏輯值,以 預定週期發生遷移。在「輸人信號」的邏輯值進行切換之 時序中,產生抖動。 、 内部時脈」’表示時脈選擇部320所輸出之内部時脈 312。相位控制部120 ’卩相對於輸入信號的週期為較小之 間隔,依序使相位位移’因此,内部時脈312,在試驗裝 201109684 置100對被試驗元件200進行試驗之期間,相對於輸入信 號而在複數個不同之相位中產生。 「比較結果」’表示以内部時脈3 12對輸入信號進行取 樣之結果,與期望值進行比較所得之結果。在輸入信號的 邏輯值發生遷移之時序附近,會產生輸入信號與期望值不 同之情形,因此比較結果為「F (失效在輸入信號的邏 輯值未發生遷移之時序’輸入信號與期望值一致,因此比 較結果為「P (通過)」。 「機率密度函數」’表示遍及複數次測定第2圖的輸入 號之If形時所產生,各個取樣時序十之「失效」之產生 機率的直方圖。「失效」所產生之機率,於輸入信號的資料 遷移時序附近為最高。該機率,隨著偏離輸人信號的資料 遷移時序而變低。 /疋部140,可基於由比較部34〇所獲取之比較結果, 而計算出該機率密度函數。又,測定冑140,可基於計算 出來的機率密度函數,來分析抖動分佈、抖動量、及抖動 :類別等。例如’測定# 14〇,可藉由將機率密度函數的 刀佈與預定的分佈進行比較,來 _ 术扣疋確疋抖動成分,從而 冬隨機抖動成分與確定抖動成 寸動成刀予以分離。再者,藉由讓 比較部340具有計數「失效 A 欢」產生次數之失效計數器,比 較。P 340亦可生成機率密产 ^ A 在度函數。測定部140,可基於比 較口P 340所生成之機率密声 在度函數,來測定抖動的特性。 如以上所說明般,關於太 本實施形態之試驗裝置100及 破4驗元件2〇〇,於被試驗 鳅疋件200的外部,使取樣時脈 12 201109684 的相位位移。其結果,可不受元件的製程、電壓、及溫度 等的影響地,高精準度地測定輸入信號的抖動等特性。 10 0及被 第3圖係表示關於另一實施形態之試驗裝置 試驗元件200的構成。於本圖中,被試驗元件2〇〇,相對 於第1圖所示之被試驗元件200,更具有:試驗内部電路 3〇〇之犯了(^1心灿-丁邮,内建自測試)控制電路 402、及在此元件與外部之間交接資料之輸出入埠21〇。 BIST控制電路402’控制比較部34〇及期望值產生部35〇。 BIST控制電路402、比較部34〇、及期望值產生部35〇,係 作為基於取樣部330之取樣結果來進行自診斷試驗之BBT 部400而發揮功能。 又,BIST控制電路402,控制時脈選擇部32〇。例如, BJST控制電路4G2,.可於被試驗元件2⑽的自診斷試驗時, 控制時脈選擇部320’選擇試驗中所用之時脈。 選擇控制部m,經由輸出入琿21〇及職控制電路 4〇2來控制内部電路扇,使内部電路鳩所選擇之内部時 脈312得到固定。贿控制電路4〇2,於自選擇控制部⑴ 輸入時脈選擇信號時’依照選擇控㈣13〇的指示進行動 作。輸出人埠21G,亦可為資料匯流排等通用介面。選擇 控制部130經由BIST控制電路4〇2來選擇時脈,藉此不再 需要設置選擇控㈣130與時脈選擇部320之連接中所用 之專用的輸入插腳206。 圖係表示關於另-實施形態之試驗裝置100及被 式驗疋件2GG的構成。於本时,試驗裝I 100,相對於 201109684 第1圖所示之試驗裝i 100,更具備:動作時脈生成部i5〇 及信號產生部16Ge信號產生部16G’對應被給予之動作時 脈而動作’生成輸入信號並輸入至被試驗元件则。動作 時脈生成部150’生成動作時脈並輸人至信號產生部⑽。 基準時脈生成冑11G,生成與動作時脈同步之基準時脈, 並輪入至相位控制部1 2 〇。 基準時脈生成部110及動作時脈生成部15〇,可具有 鎖相迴路電路。動作時脈生成部15G,可藉由該鎖相迴路 電路,而生成與基準時脈生成部110所輸出之基準時脈同 步之動作時脈。同樣地,基準時脈生成部110,亦可生成 與動作時脈生成部15G所輸出之動作時脈同步之基準時 脈。 基準時脈生成部110 ’亦可相較於動作時脈生成部 15〇’生成抖動較小的時脈。當内部時脈生成部31〇不且有 鎖相迴路電路時,因抖動的影響,測定結果中產生之誤差 會變大。因此,藉由使基準時脈生成冑110所輸出之基準 寺脈的抖動,小於基準時脈生成# i i G所輸出之動作時脈 的抖動’可提高測定精準度。 試驗裝置100,亦可使輸入信號的相位位移,以取代 於相位控制部12G中使基準時脈的相位位移。具體而言, 動作時脈生成部150,可相對於基準時脈生成冑110所生 成之基準時脈,而產生使依序相位位移之動作時脈。例如, 田輸入L號的週期A 100 ps時’動作時脈生成部⑼,可 以1 ps為單位’而使動作時脈依序位移。又,動作時脈生 201109684 成部150,可遍及至少輸入信號的1週期以上的期間,而 使動作時脈的相位依序位移。 4吕號產生部1 6 0 ’亦可以相對於被輸入之動作時脈而 延遲預定時間之時序,產生信號,藉此使輸入信號的相位 依序位移》信號產生部160 ’可藉由依序切換延遲之時間, 而使相對於基準時脈之輸入信號的相位依序位移。 又’試驗裝置100,亦可使基準時脈及輸入信號的相 位同時依序位移。試驗裝置1〇〇,藉由選擇原本彼此不同 的值,作為基準時脈及輸入信號的最小相位位移間隔,從 而可更靈活地設定基準時脈及輸入信號之間的相對相位。 例如’當基準時脈的最小相位位移間隔為2 ps,輸入信號 的最小相位位移間隔為3 ps時,可將相對相位設定為5 PS、7 ps 等值。 第5圖係表示關於另一實施形態之試驗裝置丨〇〇及被 試驗元件200的構成。於本圖中’被試驗元件200,相對 於第1圖所不之被試驗元件2〇〇,而更具有:信號產生部 410該仏號產生部4 1 0對應被給予之動作時脈而動作,生 成輸入信號並回送至内部電路3〇(^動作時脈生成部丨5〇, 生成動作時脈並輸入至信號產生部4丨〇。基準時脈生成部 110,生成與動作時脈同步之基準時脈並輸入至相位控制部 120 〇 ”體而5,k號產生部410’與經由輸入插腳212而 自動作時脈生成部15()輸人之動作時脈同步地,產生輸入 信號產纟冑41〇’將所產生之輸入信號,輸出至輸 15 201109684 出插腳214。若輸出插腳214於被試驗元件200的外部被 連接於輸入插腳202,則信號產生部4 1 0所產生之輸入信 號’將經由輸出插腳214及輸入插腳2〇2,被輸入至取樣 330。仏號產生部41〇,亦可不經由輸出插腳214及輸入 插腳202 ’而向取樣部33〇直接輸入輸入信號。 第6圖係表示關於另一實施形態之試驗裝置丨〇〇及被 試驗元件200的構成。於本圖中,試驗裝置1〇〇,相對於 第1圖所示之試驗裝置100,更具備:信號產生部17〇。信 號產生部170,生成輸入信號及與輸入信號同步之基準時 脈。相位控制部丨2〇,控制信號產生部丨7〇所生成之基準 時脈的相位’並輸入至被試驗元件2〇〇。 第7圖係表示信號產生部17〇的構成。信號產生部 17〇,具有:資料產生部172、鎖相迴路174、鎖存部176、 及分頻部(降頻部)178。鎖相迴路m,生成與自動作時脈 生成部150所輸入之動作時脈同步之時脈,並輸入至鎖存 部176及分頻部178。鎖存部m,將資料產生冑172所產 生之資料’以鎖相迴路174所生成之時脈進行鎖存,並輸 入至被試驗元件200。 分頻部(frequency de_iplier)178,將對鎖相迴路】) 所生成之時脈進行分頻所得之基準時脈,輸人至相位則 部⑵。鎖存部m及分頻部178,與鎖相迴路 :時脈同步地進行動作,因此於相位控制_120t,輸/ 有與被輸入至被試驗元# 200之輸入信號同步之 16 201109684 第8圖係表示關於另一實施形態之試驗裝置刚及被 試驗元件2GG的構成^於本圖中,被試驗元件扇,相對 於第1圖所示之被試驗元件綱,更具有:信號產生部川, S亥仏號產生部410生成輸入信號並回送至内部電路3〇〇, 且生成與輸人信號同步之基準時脈。相位控制冑12〇,於 被試驗元件200的外部,接收信號產生部41〇所生成之基 準時脈,並控制所接收之基準時脈的相位,而輸人至被試 驗元件200。相位控制部12〇,可經由輸出插腳216,接故 L號產生彳4 1 0所生成之基準時脈,並將相位得到控制之 時脈’經由輸人插腳2G4而輸人至被試驗元件2〇〇。 信號產生部410’可具有與第7圖所示之信號產生部 170相同之構成。又,信號產生部41〇,可將生成之輸入作 號經由輸出插腳214及輸入插腳搬而回《,並輸入至取 樣部330。若根據本實施形態,被試驗元件2〇〇 ,可於内部 生成輸人信號’並且可不受元件的製程及溫度等的影響 地,高精準度地生成相位得到位移之内料脈m 第9圖係表示内部時脈312間的相位差的測定方法。 被試驗元# 2〇0 ’於通常動作時,在複數個内部時脈312 當中’選擇具有最靠近眼狀開口的中心位置之相位之内部 時脈312,而對輸入信號進行取樣。 當所選擇之内部時脈312的相位,與輸入信號的眼狀 開口的中〜料’取樣部33〇 ’可利用與輸入信號的邏 輯值發生遷移之時序相距最遠之時序來進行取樣。因而, 即使當輸人信號具有抖動時,取樣結果與期望值—致之可 17 201109684 能性亦較高被試驗元件200的抖動耐性較好。 與此相對,若所撰接+ ^ 、 内部時脈3 1 2的相位,偏離輸 入信號的眼狀開口的中心、,則會因輸人信號所具有之抖動 的影β❿導致取樣結果與期望值不同之機率變高。即, 被試驗元件200的抖動耐性 町f生會變差。因而,當採用過取樣 方式時B夺脈選擇部320,藉由選擇與輸入信號的邏輯值 發生遷移之時序相距最遠之相位的内部時脈η〗,可改善 抖動耐性。 當内部時脈312]及内部時脈312-3的相位,具有靠 4輸入⑽㈣狀開σ的端部之相位,且,内部時脈m2 、才位”有内邛時脈312]丨内部時脈m3的中間的相 時内。Ρ時脈3 12-2的相位,與眼狀開口的中心的相位 大致-致。然、而,若各個内部時脈312間的相位差不相等, 則會產生内部時脈312_2與眼狀開口的中心的相位不一致 之情形。 J如於第9圖中’内部碑脈3 1 2-1與内部時脈3 1 2-2 ]的相位差△ 12 ’小於内部時脈312_2與内部時脈312_3 比’的相位差△ 23。此時,内部時脈3 12_2的相位,儘管 、、内時脈312·1及内部時脈312_3靠近眼狀開口的中 、仁仍偏離眼狀開口的中心。其結果,與内部時脈312_2 :相位等於眼狀開口的中心之情形相&,會產生該被試驗 70件200的抖動耐性較差之問題。 因此, 差進行測定 武驗裝置100,對各個内部時脈3丨2間的相位 。試驗裝置100 ’可藉由以下的程序,來測定 18 201109684 内:時脈312間的相位差。選擇控㈣13〇,依序變更要 固定之内部時脈312。測定部14(),對於各個内部時耻⑴ 信號的眼狀開口。測定部14〇,基於各個眼狀開 的位置’計算出各個内部時脈3 12的相位差。 具體而言’選擇控制部13〇’選擇内部時脈川心、内 部時脈312·2、及内部時脈312_3的任_個。例如 制部㈣,選擇内料脈312卜—旦相位控制部⑵錢 準時脈的相位依序位移時,被選擇之内部時脈3…的相 位亦依序位移,而取樣部330以被位移後之時序,來對輸 入信號進行取樣。 术言翰 比較部340’將取樣結果與期望值進行比較,並輸入 ?〇。測定部14。,基於自比較部34。所輸入之比 部、:二眼狀!口的中心位置’並且計算出選擇控制 、之内部時脈312的初始相位與眼狀 = = 所謂初始相位,係指相位控: 之相位位移量為零時的相位。 接著,選擇控制部1 3 〇,依序選g 部時脈312.3。敎W /㈣料脈312·2及内 rf 312, v P 〇’對於内部時脈3U-2及内部時
Mt2^3別計算出初始相位與眼狀開口的中心位置之相 位差。且體而140 ’計算出各個内部時脈312間的相 脈H 測定部14°’藉由計算出内部時 脈312-1及内部時脈 ^ 定部_,藉由“ 差Δ12°同樣地,測 ,计算出内部時脈3 12-2及内部時脈 19 201109684 3 12-3間的相位差A 23。測定部140,亦可基於△ 1 9 b Λ *· Δ 23 的相位差’來切換關於被試驗元件200的抖動特性之1驗 結果的判定臨限值。 如上所述’若根據關於本實施形態之試驗裝置i 及 被試驗元件200,則無須對輸入信號施加抖動來測定位元 錯誤率,便可測定内部時脈3 12的相位差。因而,無須使 用可施加抖動之輸入信號產生器,便可測定内部時脈3 U 間的相位差。 第10圖係表示關於另—實施形態之内部電路3〇〇的構 成。關於本實施形態之内部電路300,相對於第i圖所示 之内部電路則,更具有:多通道取樣器、遷移檢測: 37〇、及解串器380。多通道取樣器36〇,將對應各個内部 時脈312對輸入信號進行取樣所得之各個取樣結果,輸出 至遷移檢測部370。解串器38〇,對應所選擇之内部時脈 312對輪入信號進行取樣,並轉換為並行的信號。經過轉 換,信號,被輸入至比較部34〇。比較部34〇,將所輸入之 U㈣1:值產生# 35G所輸出之期望值進行比較,並將 比較結果輸入至測定部14〇。 遷移檢測部370,針對每個内部時脈312,檢測在相位 裕内。P時脈3 12之間,輸入信號的各週期中之取樣結 斤表示之邏輯值是否發生遷移。此處,當内部時脈船 為1以上的整數)相對於内部時脈3121而具有 係A *的相位差時’内部時脈312,k與内部時脈312_( k+ 1 ) …”’相位相鄰之内部時脈312。即,遷移檢測部—,對内 201109684 Z時脈3…内部時脈3i2_(k+i) 表示之邏輯值進行比較。遷移檢測部37〇 =果所 時脈⑴的數量相等時,對内部時脈312:乂 = 312-1之取樣結果的邏輯值進行比較。 & :列如,遷移檢測部37。’對内部時脈川」之取樣 邛時脈312·2之取樣結果進行比較 在内部時脈-!之取樣結果為%,内部時^3°23= 取樣結果為「。」時,判斷為取樣結果已發生遷移。3同:之 遷移檢測部-。’在内部時脈咖之取樣結果多:也, 發生遷移。樣、、。果為「丨」時,亦判斷為取樣結果已 遷移檢測部370 ’在相位控制部 位依序變化之期門〇 U早時脈的相 取揭拉Γ 每個相位中’各個内部時脈川之 2 =遷移的有無通知給測定部14。。測定部"。,基 脈;Γ進檢各個相位中’遷移檢測部37〇對各個内部時 號的抖動Γ㈣侍之取樣結果的遷移次數,測定輸入信 取計數㈣移檢測部37°所獲 的累積密度函數二: 相位(或遷移產生時序) 又錢繼而,測定部140,基於該累積 的變化率’計算出機率密度函數。測定部 計算出來的機率密度函數,來分析抖動量及抖動類別。土於 關於本實施形態之 β 士 部時脈⑴,來對發入^ 可同時使用3、個内 來對輸入佗號進行取樣。因而,與使用單— 21 201109684 的内部時脈312進行取樣之情形相 得取樣結果。因而,护 乂 3倍的效率獲 時請之情形相比=生:17°’與使用單-的内部 …係表示關:另在 驗用元件250、及外部元/施形態之試驗農置⑽、試 的輸入插腳202巾,輸的構成。於試驗用元件25〇 號。試驗裝置1。。,二:“件5〇°所輸出之輸出信 一用元=件:。的輸出信 信號的抖動量等特性進行試驗。 K牛_的輸出 例如’作為試驗用元 + 抖動耐性等特性已知#使用内部電路鳩的 …件,則試驗裝置_,可科由針 试驗用元件250所輸出之取樣 藉由對 件500的輸出俨# 灯捌疋,來對外部元 =頻:超過試驗裝置,。。的可測定頻率::二: $件250的動作頻率足夠高時,亦可測定外部 的輪出信號的特性。再者,試驗裝置1〇〇,亦可内置.式 驗用元件25q。 Μ 了内置试 >式驗第Γ圖係表示關於另—實施形態之試驗裝置1〇0及被 °疋件200的構t本圖中之敎部14 =之構成,更具有:比較部“2及期望值產生邹、1 二件200,將取樣部330之取樣結果輸入至測定部 比較部142及期望值產生部144,亦可具有與第u 22 201109684 之被試驗元件200所具有之比較部34〇及期待值產生部35〇 同等的功能。 測定部140 ’自取樣部33〇獲取取樣結果,並將該取 樣結果的邏輯值與期望值產生部144所產生之期望值進行 比較。測定部14G,可基於該比較結果,來測定内部電路 3 0 0的抖動耐性。 取樣β 330,可將取樣結果轉換為並行資料並輸入 至測定部140。又,期待值產生部35{),可將並行資料的期 待值輸入至比較部142。比較部142,可藉由對並行資料的 取樣結果與並行資料的期望值進行比較,而測定内部電路 300的抖動耐性。 以上,利用實施形態說明瞭本發明,但本發明之技術 範圍並不限定於上述實施形態所記載之範圍内。熟悉本技 術者月白可對上述實施形態施加各種變更或改良。由申請 專利範圍之記載可知該施加有各種冑m良之形態亦可 包含於本發明之技術範圍内。 應留意的是,對於申請專利範圍、說明書以及圖式中 所不之裝置、系統、程式以及方法中之動作、流程、步驟 以及:皆段等各處理之執行順序,只要未特別明示為「更 ^ ^之則」等,且只要未將前處理之輸出用於後處理中, 則可按任意順序實現。關於中請專利範圍、說明書以及圖 不中之動作流程,為方便起見而使用「首先,」、「然後」 等進行說明,但並非意味著必須按該順序實施。 」 23 201109684 【圖式簡單說明】 贫 1 圖係表示關於第1實施形態之試驗裝置1 〇〇和被 成驗元件200的構成。 第2圖係表示測定部i 40中的抖動量的測定程序。 圖係表示關於另一實施形態之試驗裝置100和被 成驗元件200的構成。 4圖係表示關於另一實施形態之試驗裝置100和被 甙驗元件200的構成。 第5圖係表示關於另一實施形態之試驗裝置1〇〇和被 甙驗元件200的構成。 第6圖係表示關於另一實施形態之試驗裝置1〇〇和被 甙驗元件200的構成。 第7圓係表示信號產生部170的構成。 第8圖係表示關於另一實施形態之試驗裝置1〇〇和被 喊驗元件200的構成。 圖係表示内部時脈3 12間的相.位差的測定方法。 成 圖係表示關於另一實施形態之内部電路300的構 驗田第11 ®係表示關於另-實施形態之試驗裝置100、試 用元件250及外部元件500的構成。 2圖係表不關於另一實施形態之試驗裝置100和被 式驗元件200的構成。 24 201109684 【主要元件符號說明】 100 試驗裝置 110 基準時脈生成部 120 相位控制部 130 選擇控制部 140 測定部 142 比較部 144 期望值產生部 150 動作時脈生成部 160 信號產生部 170 信號產生部 172 資料產生部 174 鎖相迴路 176 鎖存部 178 分頻部 200 被s式驗元件 202 輸入插腳 204 輸入插腳 206 輸入插腳 208 輸出播聊 210 輸出入辞· 212 輸入插腳 214 輸出插腳 216 輸出插腳 2 5 0 s式驗用元件 3 00 内部電路 310 内部時脈生成部 312 、 312-1 、 312-2 、 内部時脈 320 時脈選擇部 330 取樣部 340 比較部 350 期望值產生部 360多通道取樣器 3 7 0遷移檢測部 380 解串器 400 BIST 部 4〇2 BIST控制電路 41〇 信號產生部 5〇〇 外部元件 312-3 25

Claims (1)

  1. 201109684 七、申請專利範圍: ’ 種试驗裝置,传對站_ 置,其中. 係對破^驗疋件進行試驗之試驗裝 上述被5式驗元件具有内部雷故 路,該内部電路基於被給 于之基準時脈’生成相位 U之複數個内部時脈,並自上 ^複數個内部時脈之中,選 吐^ t ^擇出相對於與上述複數個内部 時脈的頻率大致相同之輪 L號’為預定的相對相位之内 科脈,並對應所選擇之上述内部時 進行取樣; 勒1 1〇威 並且,上述試驗裝置具備: 選擇控制部,其使上述内部電路所選擇之 脈得到固定,· m丨行 相位控制部,其在上述選擇控制部使上述内部時脈的 選擇得到固定之狀態下,於上述被試驗元件的外部,使上 述基準時脈的相位依序位移,並輸入至上述被試驗元件, 藉此使上述内部時脈的相位依序位移;以及 測定部,其基於上述内部電路中的取樣結果,測定上 述輸入信號或上述内部電路中的至少一方的特性。 2.如申請專利範圍第〗項所述之試驗裝置,其中: 上述被試驗元件,輸出對上述輸入信號進行取樣之社 果與預定的期望值進行比較後之比較結果, '’° 並且,上述測定部,基於上述比較結果,測定上述輸 入信號的特性。 26 201109684 3.如申請專利範圍第2項所述之試驗裝置,其中. 方 上述測定部,基於上述比較結果,測定上述.— 的抖動或眼狀開口中的至少 ^輸入t號 4·如申請專利範圍第i項至第3項中任 裝置,其中: 項所述之試驗 上述被試驗元件,更具有:用以試驗 黯控制電路 '及在上述崎控 内4電路之 資料之輸出入埠; 卜部之間交接 並且’上述選擇控制部,經由上述輸 控制電路來控制上述内部電路,以使上述二二 選擇之上述㈣時脈得到固定。 IP電路所 之試驗 5·如申請專利範圍第1項至第3項中# ^ 裝置,其中更具備: 項中任-項所述 成 信號產生部’其對應被給予之動作時脈 上述輸入信號並輸入至上述被試驗元件; 輸入至上述 動作時脈生成部,其生成上述動作時脈並 信號產生部;以及 之上述 基準時脈生成部’其生成與上述動作時脈同步 基準時脈並輸入至上述相位控制部。 之試驗 6.如申請專利範園第1項至第3項中任一項所述 27 201109684 裝置,其中: 上述被試驗元件,更具有:信號產生部,其對應被給 予之動作時脈而動作’生成上述輸入信號並回送至上述内 部電路; 並且’上述試驗裝置更具備: 動作時脈生成部’其生成上述動作時脈並輸入至上述 信號產生部;以及 基準時脈生成部’其生成與上述動作時脈同步之上述 基準時脈並輸入至上述相位控制部。 7.如申請專利範圍第5項所述之試驗裝置,其中: 上述基準時脈生成部,相較於上述動作時脈生成部, 生成抖動較小的時脈。 8·如申請專利範圍第!項至第3項中任一項所述之試驗 裝置,其中更具備: 信號產生部,其生成上述輸入信號和與上述輸入信號 同步之上述基準時脈; 並且,上述相位控制部,控制上述信號產生部所生成 之上述基準時脈的相位,並輸入至上述被試驗元件。 9.如申請專利範圍第i項至第3項中任一項所述之試驗 裝置,其中: 上述被試驗元件,更具有:信號產生部,其生成上述 28 201109684 輸入信號並回送至上述㈣電路,且生成與上述輸入信號 同步之上述基準時脈; 』 並且,上述相位控制部,在上述被試驗元件的外部, 接收上述信號產生部所生成之上述基準時脈,且控制所接 收之上述基準時脈的相纟,並輸入至上㈣試驗元件。 10. 如申請專利範圍第i項所述之試驗裝置,其中: 上述選擇控制部,依序變更要固定之上述内部時脈; 上述測定部,對各個上述内部時脈,測定上述輸入信 號的眼狀開口,並基於各個上述眼狀開口的位置,計算出 各個上述内部時脈的相位差。 11. 如申請專利範圍第1項所述之試驗裝置,其中: 上述内部電路,更具有: 多通道取樣器,其輸出對應各個上述内部時脈來對上 述輸入信號進行取樣所得之各個.取樣結果; 遷移檢測部,其針對每個上述内部時脈,檢測在相位 相鄰之上述内部時脈之間,上述輸入信號的各週期中的取 樣結果是否發生遷移; 時脈選擇部’其基於上述遷移檢測部中的檢測結果, 選擇任一個上述内部時脈;以及 解串器,其對應所選擇之上述内部時脈來對上述輸入 信號進行取樣,並轉換為並行的信號; 並且’上述測定部’基於在上述基準時脈的各個相位 29 201109684 中,上述遷移檢測部對各個上述内部時脈進行檢測所得之 取樣結果的遷移次數,來測定上述輸入信號的抖動。之 12. —種試驗裝置,係對被試驗元件進行試驗之試驗裝 置,該被試驗元件基於被給予之基準時脈,生成相位不同^ 之複數個内部時脈,並對應自上述複數個内部時脈之中選 擇出來之任—個内部時脈,對與上述内料脈為相同頻率 之輸入信號進行取樣,其中上述被試驗元件具有: 多通道取樣器,其輸出對應各個上述内部時脈,來對 上述輸入信號進行取樣所得之各個取樣結果; 遷移檢測部,其針對每個上述内部時脈,檢測在相位 相鄰之上述内部時脈之間,上述輸人信號的各週期中的取 樣結果是否發生遷移; 時脈選擇部,其基於上述遷移檢測部之檢測結果,選 擇任一個上述内部時脈;以及 、 >解串器’其對應所選擇之上述内部時脈,來對上述輸 入信號進行取樣’並轉換為並行的信號; 1 並且’上述試驗裝置具備: 相位控制部’其在上述被試驗元件的外部,使上述基 、脈的相位依序位移並輸人至上述被試驗元件,藉此使 各個上述内部時脈的相位依序位移;以及 ,測定部,其基於在上述基準時脈的各個相位中,上述 部對各個上述内部時脈進行檢測所得之取樣結果 的遷移-人數,來測定上述輸入信號的抖動。 30 201109684 —種試驗裝置,係對被試驗元件進行試驗之試驗裝 置,其中: 上述被試驗元件具有内部電路,該内部電路基於被給 予之基準時脈,生成相位不同之複數個内部時脈,並自上 述複數個内部時脈之中,選擇出相對於與上述複數個内部 時脈的頻率大致相同之輸人信號’為預定的相對相位之内 時脈並對應所選擇之上述内部時脈,對上述輸入信號 進行取樣; ° ^ 並且’上述試驗裝置具備: 選擇控制部,其使上述内部電路所選擇之上述内部時 脈得到固定; 動作時脈產生部’其在上述選擇控制部使上述内部時 脈的選擇得到固定之狀態下’於上述被試驗元件的外部, 使上述輸入信號的相位依序位移並輸入至上述被試驗元 件’藉此使上述輸入信號與上述内部時脈之間的相位依序 位移;以及 、測定部’其基於上述内部電路中的取樣結果,測定上 述輸入信號或上述内部電路中的至少一方的特性。 14. 一種試驗方法 法,其中: 係對被試驗元件進行試驗 之試驗方 延衹試驗元件具有内部 丨电路基於被給 予之基準時脈’生成相位不同之複數個内部時脈,並自上 31 201109684 述複數個内部時脈之_,選摆屮知μ , 選擇出相對於與上述複數個内部 時脈的頻率大致相同 】彳°唬,為預定的相對相位之内 郤時脈,並對應所選擇之上述 進行取樣; …脈,對上述輸入信號 並且’上述試驗方法包括: 選擇控制階段,其使上诚 時脈得到固定; ^電路所選擇之上述内部 相位控制階奴’其在使上述内部時脈的選擇得到固定 之狀態下,於上述被試驗元件的外部,使上述基準時脈的 相位依序位移,並輸人至上述被試驗元件,藉此使上述内 部時脈的相位依序位移;以及 測定階段,其基於上述内部電路中的取樣結果,測定 上述輸入信號或上述内部電路中的至少一方的特性。 15. -種元件’係對應輸入信號而動作之元件,其具備: 多相時脈生成部,其生成相位各不相同之複數個内部 時脈; 多通道取樣器,其輸出分別對應上述複數個内部時 脈’來對上述輸人信號進行取樣所得之各個取樣結果; 時脈選擇部,其在上述元件的實際動作時,基於上述 多通道取樣器中的取樣結果,選擇上述複數個内部時脈的 任-個,而在上述元件的試驗時,基於來自元件外部的控 制’選擇上述複數個内部時脈的_任一個;以及 解串器,其對應自上述複數個内部時脈之中所選擇出 32 201109684 來之内部時脈,對上述輪人信號進行取樣, 的信號 並轉換為並行 %如中請專利範圍第15項所述之元件,其 職電路’其對上述解串器 、有. 輸出入琿,其自无杜⑶ 勃作進仃錢,以及 電路之控制信號;、部’接收用以控制上述⑽T 並且,上述時脈選擇部,基於經由上述BIS 2輸出入蟑而自元件外部所給予之控制信 ° 數個内部時脈的任一個。 擇上述複 =一種試驗裳置’係控制試驗用元件來對外部元件進行 4驗之試驗裝置,其中: 午進仃 上述試驗用元件具有内部電路 外部元件所輸出之輸出I 冤路獲取上述 4 , ,θ 乜唬,並基於被給予之基準時脈, 生成相位不同之複數個内部時脈 脈之中,選標中如# 自上述複數個内部時 士於與上述複數個内部時脈的頻率大致 4心”,為職的㈣相位U料脈,並 對應所選擇之卜;+、h Α 丨了 m 並 述内°P時脈,對上述輸出信號進行取樣; 並且,上述試驗裝置具備: 脈得至1=^’其使上述内部電路所選擇之上述内部時 選擇得到=°P ’其在上述選擇控制部使上述内部時脈的 又之狀態下,於上述試驗用元件的外部,使上 e 33 201109684 述輸出信號與上述基準時脈之間的相位依序位移並輸入至 上述試驗用元件,藉此蚀μ * 精此使上述内部時脈的相位依序位移. 以及 ’ 測定部’其基於上述内部電路中的取樣結果,測定上 述輸出信號的特性。 18. —種試驗方法,係控制試驗用元件來對外部元件進行 试驗之試驗方法,其中: 上述試驗用元件具有内部電路,該内部電路獲取上述 外部元件所輸出之輸出信號’並基於被給予之基準時脈, 生成相位不同之複數個内部時脈,並自上述複數個内部時 脈之中,選擇出相對於與上述複數個内部時脈的頻率大致 相同之上述輸出信冑,為預定的相對相位之内部時脈,並 對應所選擇之上述内料脈,對上述輸出信號進 ·” 並且’上述試驗方法包括: ’ ’ 選擇控制階段,其使上述内部電路所選擇之上述内邹 時脈得到固定; ° 相位控制階段,其在使上述内部時脈的選擇得到固定 之狀態下’於Λ述試驗用元件的外部,使上述輪出信號= 上述基準時脈之間的相位依序位移並輸入至上述試驗用元 件藉此使上述内部時脈的相位依序位移;.以及 測定階段,其基於上述内部電路中的取樣結果,測定 上述輸出信·號的特性。 34
TW099113130A 2009-05-08 2010-04-26 Test apparatus, test method, and device TW201109684A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113842A JP5314491B2 (ja) 2009-05-08 2009-05-08 試験装置、試験方法、および、デバイス

Publications (1)

Publication Number Publication Date
TW201109684A true TW201109684A (en) 2011-03-16

Family

ID=43061975

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113130A TW201109684A (en) 2009-05-08 2010-04-26 Test apparatus, test method, and device

Country Status (3)

Country Link
US (1) US20100283480A1 (zh)
JP (1) JP5314491B2 (zh)
TW (1) TW201109684A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011149775A (ja) * 2010-01-20 2011-08-04 Renesas Electronics Corp 半導体集積回路及びコアテスト回路
US20130076425A1 (en) * 2010-06-08 2013-03-28 Kyung Suk Oh Integrated circuit device timing calibration
CN103247347B (zh) * 2012-02-11 2017-07-25 三星电子株式会社 提供智能存储器架构的方法和***
US9679664B2 (en) * 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
CN107864104B (zh) 2016-09-21 2020-07-10 联发科技股份有限公司 数字信号的处理方法及电子设备
CN108092689A (zh) * 2018-01-30 2018-05-29 中国人民解放军陆军工程大学 一种参考源自动切换装置
CN108693500B (zh) * 2018-04-28 2023-07-11 吉林省广播电视研究所(吉林省新闻出版***科技信息中心) 互质频率抽样概率测量电子信号相位差的装置及方法
US11316768B2 (en) * 2019-01-23 2022-04-26 Rohde & Schwarz Gmbh & Co. Kg Bit error rate determination method and measurement instrument
US11879936B1 (en) * 2022-07-01 2024-01-23 Ampere Computing Llc On-die clock period jitter and duty cycle analyzer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
US7120838B2 (en) * 2002-03-26 2006-10-10 Intel Corporation Method and unit for deskewing signals
WO2005013573A1 (ja) * 2003-08-04 2005-02-10 Advantest Corporation 試験方法、通信デバイス、及び試験システム
US7243272B2 (en) * 2004-03-30 2007-07-10 Intel Corporation Testing of integrated circuit receivers
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
US7516380B2 (en) * 2005-06-28 2009-04-07 Intel Corporation BIST to provide jitter data and associated methods of operation
US7587640B2 (en) * 2005-09-27 2009-09-08 Agere Systems Inc. Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
US7778319B2 (en) * 2005-11-04 2010-08-17 Advantest Corporation Jitter measuring apparatus, jitter measuring method and test apparatus
US8074126B1 (en) * 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
US7681091B2 (en) * 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
JP2008145361A (ja) * 2006-12-13 2008-06-26 Renesas Technology Corp 半導体装置
JP4971777B2 (ja) * 2006-12-20 2012-07-11 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP2008228083A (ja) * 2007-03-14 2008-09-25 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
US20100283480A1 (en) 2010-11-11
JP2010261859A (ja) 2010-11-18
JP5314491B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
TW201109684A (en) Test apparatus, test method, and device
US7504896B2 (en) Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology
US8972807B2 (en) Integrated circuits capable of generating test mode control signals for scan tests
US20050283696A1 (en) Integrated circuit
US9026402B2 (en) Method and apparatus for synchronization of test and measurement apparatuses
TW200532226A (en) Method of measuring duty cycle
US9000807B2 (en) On-chip probe circuit for detecting faults in an FPGA
US20080115019A1 (en) Circuit Timing Monitor Having A Selectable-Path Ring Oscillator
JP2008145361A (ja) 半導体装置
TW201145843A (en) Output apparatus and test apparatus
TW200900716A (en) Data reception circuit, test device using said circuit, and timing adjustment circuit of a strobe signal
US7346822B2 (en) Integrated circuit
US20160349318A1 (en) Dynamic Clock Chain Bypass
JP2009294164A (ja) 半導体装置
CN106030321A (zh) 实现较快扫描链诊断的dft方法
TWI427307B (zh) 晶粒的可組態化製程變異監控電路及其監控方法
US6470483B1 (en) Method and apparatus for measuring internal clock skew
US20080228417A1 (en) Changing point detecting circuit, jitter measuring apparatus and test apparatus
US10209298B2 (en) Delay measurement circuit and measuring method thereof
US7380230B2 (en) Timing skew measurement system
TW201547207A (zh) 鎖相迴路狀態偵測電路與方法
US8008935B1 (en) Tester and a method for testing an integrated circuit
JP2012255693A (ja) 半導体集積回路及びその制御方法
KR20060019565A (ko) 지연 결함 테스트 방법, 지연 결함 테스트 시스템 및 지연결함 회로 테스터에 사용되는 회로 칩
JP2013088400A (ja) 半導体集積回路の検査方法および半導体集積回路