TW201003805A - Micro-electro-mechanical pakage structure - Google Patents
Micro-electro-mechanical pakage structure Download PDFInfo
- Publication number
- TW201003805A TW201003805A TW97126242A TW97126242A TW201003805A TW 201003805 A TW201003805 A TW 201003805A TW 97126242 A TW97126242 A TW 97126242A TW 97126242 A TW97126242 A TW 97126242A TW 201003805 A TW201003805 A TW 201003805A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- mems
- package structure
- micro
- electrically connected
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Micromachines (AREA)
Description
201003805 凡、I«月說明: 【發明所屬之技術領域】 , & ^有關於帛封裝結構,尤指-種微機電封裝 結構。 【先前技術】 —辟微機電(M_ -般是在石夕晶圓上常見的元件,有光 _ J•兀件(〇PtlCal)、麥克風(micr〇)、加速度計 (二一…、感測計(~)、奈米馬達(n_ (油小幫浦(卿p)及天線等各式各樣的元件。 習知的微機電封裝結構,係將微機電元件及半導體晶 • 1以並临debyside)方式設置於封録板的表面上明 •再以保濩罩或封裝膠體進行封裝保護。 如乐1A圖所不’係提供—具有線路之基板,該基 板10具有第一表面1〇 第_ 夂弟—表面l〇b,該第一表面1〇a 具有複數打線墊101及表面黏著塾1〇2,而該第二表面⑽ 植球整103’於該第—表面⑽接置有微機電元 、 半導體晶片12及被動元件13,其中該微機電元件 u具有複數第一電極墊lu,而該半導體晶片12具有複 數第二電極墊122,使該半導體晶片12之第二電極墊‘ 以焊線14電性連接至該微機電元件11之第—電極墊ln =線:⑷,再以封裝膠體15進行封裝,以保護該微 機电凡件11、半導體晶片]2、焊線H及打線墊1〇1 ,且 ==件1i係藉由黏著元件102,以電性連接該表面黏 者 ,°亥第一表面】Ob之該些植球墊】03各植設有第 ]10864 5 201003805 一砰竹0塊i6a,以與其他電子元件電性連接。 •二2 1β圖所示,係為習知微機電元件11以覆晶方 ,^連接至該基板10;該微機電元件u具有複數第— 笔極塾111,且該基板10具有複數相對 ,機電元件U之第一電極塾ln#由第二= -至該基板10之焊塾〗°4,且於該微機電: 二i2r二電極塾122以焊線14電性連接至該= i ,膠體15進行封裝’以保護該半導體晶片 杜上線·101,且該被動元件13係藉由黏著 • 70 以电性連接至該表面黏著墊102 ;俾以整入微 ‘機電元件及其他電路元件。 正口微 然而,該微機電元件n整合主動之半導體晶月a 及係如电阻、電容或電感之被動元件13時,使該微機電 几2 U、半導體晶片12及被動元件13佔用較大面積外, 且眾多元件之間的電性連接容易相互干擾,又電性連接之 =亦因透過打金線及基板佈線,易產生寄生電感、寄生 包合以及較大之阻抗,導致電性品質降低。 口此如何提出—種微機電封裝結構,以避免習知微 機電封褒結構之平面面積及高度過大,而不利於微小化製 裎’:及眾多電路元件之間的電性干擾,減少電路中所產 生之寄生電感、寄生電容及較大阻抗,實已成為虽需改進 的問題。 【發明内容】 110864 6 201003805 趣於上述習知技術之缺失,本發 供一種微機電封I έ士槿 目的係在於提 及被動元件。 午半導體晶片 本發明另一目的係在於提供— 減少微機電封fΑ 裰枝笔封裝結構,能 包27衣結構所佔據的面積。 本發明又-目的係在於提供—種微機 降低微機電封裝結構的高度。 $,t、.吉構,能 沾',本發明再—目的係在於提供-種微機電封^士错处 減少電料接料叙^電容 ^封^構,施 升電性功能。 生电感及阻抗,以提 為達上述及其他目的,本發明揭 ?,係包括:基板,係具有第一表面及第二 日日片,係埋設於該基板中,並'",丰V祖 機電元件,係設於竽第 该基板;以及微 m 以―表面上,且與該基板電性連接。 ^述之微機電封裝結構,該基板传為 路板,該半導體μ ㈣為具有線路之線 具有_篆^亡㈣卜電極塾’該基板之内部 夏數弟導電盲孔,該半導體曰η目女…如战 墊,使哕第一道+亡 千¥奴日日片具有禝數第一電極 極塾。¥笔目孔電性連接至該半導體晶片之第-電 ㈣ΐ依上述之結構’該第一表面具有複數打線塾,且兮 =〜元件具有複數相對應之第:電極墊,使該微機^ =_電極塾以焊線電性連接至該打線墊;或該第— :恭a有複數*干墊’且該微機電元件具有複數相對應之第 〜电極墊’使該微機電元件之第二電極塾藉由焊料凸塊以 】]〇86毪 7 201003805 电Ί·王逆按至該焊塾。 • ^本發明復提供另一實施結構,該基板復包括具有未貫 t穿之凹部,以供容置該微機電元件,該第一表面具有複1 打線墊,且該微機電元件具有複數相對應之第二電極墊, 使該微機電元件容置於該凹部中,並使該第二電極墊以俨 . 線電性連接至該打線墊。 ^ 復包括被動元件,係設於該基板之内部,且與該芙 :性連接,該基板之内部具有複數第二#電盲孔,使該第 r二導電盲孔電性連接至該被動元件;或該被動元 於該餘之第-表面上,該第一表面具有複數表面黏= 及黏者兀件,使該被動元件藉由該黏著元件以電性 該表面黏著墊。 及接主 再依上述之結構,該第二表面復具有複數電性接 墊,於該電性接觸墊上設有導電元件,該導電元件 面栅陣列uand grid array,LGA)、球柵陣列(bau、盯千 array,BGA)或針腳(pin)。 s ια 4 I發明係將該半導體晶片埋人於該基板中,而可 該半導體晶片及微機電元件並排佔用基板之表面的缺 失’以印名封裝結構之平面面積;且將該半導體拽、 基板内更能避免該半導體晶片及該微機電元件:電性: 接而導致兩者之間產生電性相互干擾,以: 造成的寄生電感、寄生電容以月田私且+ 电注連接所 了玍^•谷以及因拉長電性連接路 成的阻抗;於微機電封裝結構中採用埋設有 曰工“ 基板亦能輕易達成該微機電封裝結構整合為單^曰之 彳萬組之 110864 8 201003805 目的;又將該微機電元件容設於該基板之凹部中,以降低 整體之封裝高度。 【實施方式】 以下係藉由特定的具體實例說明本發明之實施方 式,熟悉此技藝之人士可由本說明書所揭示之内容輕易地 - 暸解本發明之其他優點與功效。 -[第一實施例] 請參閱第2A至2C圖,係詳細說明本發明之微機電封 裝結構第一實施例之剖面示意圖。 如第2A圖所示,首先,提供埋設有半導體晶片21 之基板2 0,於本實施例中,該基板2 0係為具有線路之線 路板,於該基板20之内部具有複數第一導電盲孔201, 於該基板20中嵌埋有半導體晶片21,該半導體晶片21 具有複數第一電極墊211,使該第一導電盲孔201電性連 接至該半導體晶片21之第一電極墊211,俾使該半導體 晶片21埋設於該基板2 0中及電性連接該基板2 0,且該 1 基板20具有第一表面20a及第二表面20b,於該第一表 面20a具有複數焊墊202,而該第二表面20b具有複數電 性接觸墊203。 如第2B及2B’圖所示,於該基板20之第一表面20a 上設置並電性連接該微機電元件22,該微機電元件22具 有複數相對應該焊墊202之第二電極墊221,使該微機電 元件22之第二電極墊221藉由焊料凸塊23以電性連接至 該焊墊202,使該微機電元件22以覆晶(flip chip)方式 9 110864 201003805
電性連接該基板20,其中,該焊料凸塊23係可選自錫、 銀、金、錢、敍及鋅所組成群組之其中一者,且於該微機 電元件22與第一表面20a之間形成有底膠24,如第2B * 圖所示;或該微機電元件22先接置於該第一表面20a 上,而該第一表面20a具有複數打線墊202’,使該微機 電元件22之第二電極墊221以打線(wi re bonding)之焊 . 線25電性連接至該第一表面20a之打線墊202’,並以封 裝膠體26進行封裝,以保護該微機電元件22、焊線25 及打線墊202’,如第2B’圖所示。 如第2C圖所示,於該第二表面20b之電性接觸墊203 上形成有導電元件27’該導電元件27係為平面桃陣列 (land grid array,LGA)、球栅陣列(ball grid array, BGA) 或針腳(p i η)。 本發明提供一種微機電封裝結構,係包括:基板20, 係具有第一表面20a及第二表面20b ;半導體晶片21,係 埋設於該基板20中,並電性連接至該基板20 ;以及微機 .f *' 電元件2 2,係設於該第一表面2 0 a上,且與該基板2 0電 性連接。 依上述之微機電封裝結構,該基板2 0係為具有線路 之線路板,該半導體晶片21具有複數第一電極墊211, 且該基板20之内部具有複數第一導電盲孔201,使該第 一導電盲孔201電性連接至該半導體晶片21之第一電極 墊 211。 又依上述之結構,該第一表面20a具有複數焊墊 10 110864 201003805 202,且該微機電元件22具有複數相對應之第二電極墊 221,使該微機電元件22之第二電極墊221藉甴焊料凸塊 2 3以電性連接至該焊墊2 0 2 ;或該第一表面2 0 a具有複數
I 打線墊202’,於該第一表面20a上接置該微機電元件22, 使該微機電元件22之第二電極墊221以打線(wire -bond i ng)之焊線2 5電性連接至該第一表面20a之打線整 .202’,並以封裝膠體26進行封裝。 [第二實施例] , 請參閱第3A及3B圖,係詳細說明本發明之微機電封 裝結構第二實施例之剖面示意圖,本實施例大致與第一實 施例相同,惟本實施例之微機電封裝結構復包括有被動元 件。 如第3A及3A’圖所示,首先提供一係如第2C圖所示 之結構,且於該第一表面20a具有複數表面黏著墊204 及黏著元件204’,另提供至少一被動元件28,且該被動 元件28藉由該黏著元件204’電性連接至該黏著墊204, 俾能藉由該被動元件28以增加電性功能,該黏著元件 204’係可選自錫、銀、金、鉍、鉛及鋅所組成群組之其中 一者,如第3A圖所示;該半導體晶片21亦可因線路佈局 設計需求,嵌埋於該基板20之側邊20c,如第3A’圖所 示。 如第3B圖所示,或該被動元件28’係嵌埋於該基板 20之内部,且該基板20之内部具有複數第二導電盲孔 201 ’,使該第二導電盲孔20Γ電性連接至該被動元件 11 110864 201003805 ,同樣能藉由該被動元件28以增加電性功能,且將該 被動元件28’嵌埋於該基板20中,俾能避免佔用基板20 之第一表面的面積空間。 [第三實施例] 請參閱第4圖,係說明本發明之微機電封裝結構第三 實施例之剖面示意圖;係於基板20之第一表面20a形成 有未貫穿之凹部200,於該凹部200中容置該微機電元件 22,且該基板20之第一表面20a具有複數打線墊202’, 且該微機電元件22具有複數相對應之第二電極墊221, 並使該第二電極墊221以焊線25電性連接至該打線墊 202’,並以封裝膠體26進行封裝,以保護該微機電元件 22、焊線25及打線墊202’;由於該微機電元件22係容 設於該凹部200中,故能有效降低整體之封裝高度。 本發明係將該半導體晶片埋入於該基板中,而可避免 該半導體晶片及微機電元件並排佔用基板之表面的缺 失,以節省封裝結構之平面面積;且將該半導體晶片埋入 t 基板内更能避免該半導體晶片及該微機電元件因電性連 接而導致兩者之間產生電性相互干擾,以及其電性連接所 造成的寄生電感、寄生電容以及因拉長電性連接路徑所造 成的阻抗;於微機電封裝結構中採用埋設有半導體晶片之 基板亦能輕易達成該微機電封裝結構整合為單一模組之 目的;又將該微機電元件容設於該基板之凹部中,以降低 整體之封裝高度。 上述實施例僅例示性說明本發明之原理及其功效,而 12 ]10864 201003805 二射κ制本發明。任何熟習此項技藝之人士均可在不違 =本發明之精神及㈣下,對上述實施例進行 變。因此,本發明之栺利仅$ r R 广, < 格利保5又靶圍,應如後述之申請專利 範圍所列。 【圖式簡單說明】 帛1A及1B圖係為習知之半導體封裝件之剖視示意 圖; 、第2A12C圖係本發明微機電封裝結構之第一實施例 剖視示意圖; / 第2B’圖係為第2R Fi夕 、 乐β圖之另〜實施例之剖視圖示意; 以及 封裝結構之第二實施例 實施例之剖視圖示意; 第3Α及3Β圖係本發明微機電 之剖視示意圖; 第3Α圖係為第3Α圖之另、 以及
第4係本發明微機電封裝綠構之第三實施例之剖視 示意圖。 主要元件符號說明】 10、20 10a 、 20a l〇b 、 20b 101 、 202’ 102 、 204 102, 、 204, 基板 弟一表面 弟二表面 打線墊 表面黏著墊 黏著元件 110864 13 201003805 iua 植球墊 104 、 202 焊墊 105 、 24 底膠 11、22 微機電元件 111 、 211 第一電極塑* 12、21 半導體晶片 122 、 221 第二電極墊 13 、 28 、 28, 被動元件 14、25 焊線 15 > 26 封裝膠體 16a 第一焊料凸塊 16b 第二焊料凸塊 20c 側邊 200 凹部 201 第一導電盲孔 201’ 第二導電盲孔 203 電性接觸墊 204 黏著墊 23 焊料凸塊 27 導電元件 14 110864
Claims (1)
- 201003805丁、f蜻專利範圍: L 一種微機電封裝結構,係包括: _ 基板,係具有第一表面及第二表面; 半‘肢日日片,係埋设於该基板中,並電性連接至 該基板;以及 棱機電元件,係設於該 ^ VBJ JL. 電性連接。 2.如申請專利範圍第1項之微機電封裝結構,其中,該 Ϊ板係為具有線路之線路板,該半導體晶片具有複^ 弟—電極墊。 3·如申請專利範圍第2項之微機電封裝結構,发中,a 2 具有複數第一導電盲孔’使該第^導電Ϊ 兒!·生連接至該半導體晶片之第一電極墊。 !:1請專利範圍第1項之微機電封裝結構,其中,哕 夂幾電兀件係以焊線或覆晶電性連接至 C範圍第4項之微機電封裝結;:=中,該 相對數:線整’且該微機電元件具有複數 =焊線電性連接至該打線塾。+之弟-電極塾 二申:專利範圍第4項之微機電封 複數焊墊,且該微機電元件具有U %罘—电極墊,使該微機電元 士由烊料凸塊以電性連接至該焊墊。之弟一氣極墊藉 如申請專利範圍第1項之微機電封装結構,其中,該 4. 5. 6. 110864 15 201003805 泰极後包括具有未貫穿 件。 貝牙之凹邛,以谷置該微機電元 8.如申請專利範圍第7項之 第一表面I女、巧包钌忒、..D構,其中,該 相對應之带托敌+ 包兀件/、有妓數 極墊,使該微機電元件容置於該凹部中, 9 Γ申::—電極墊以焊線電性連接至該打線整。 •動 1::範圍第1項之微機電封裝結構,復包括被 基板電性:於該基板之内部或第-表面上’且與該 10·如申μ專利乾圍第9項之微機電封裝結構,其中,該 ί 具有複數第二導電盲孔,使該第二導電; 孔私性連接至該被動元件。 11·如:請專利範圍第9項之微機電封裝結構,其中,該 第"If面具有複數表面黏著墊及黏著元件,使該被動 兀件猎由該㈣元件電料接至該表面黏著墊。 12. ^中請專利範圍第1項之微機電封裝結構,其中,該 第二表面具有複數電性接觸墊。 13. 2請專利範圍第12項之微機電封裝結構,復包括 導電兀件,係設於該電性接觸墊上。 14. 如申胃1=專利範圍第13項之微機電封裝結構,其中, 口亥導电兀件係為平面柵陣列(land叮id array, LGA)、球柵陣列(baU grid array,BGA)或針腳 (pin)。 110864 16
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97126242A TW201003805A (en) | 2008-07-11 | 2008-07-11 | Micro-electro-mechanical pakage structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97126242A TW201003805A (en) | 2008-07-11 | 2008-07-11 | Micro-electro-mechanical pakage structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201003805A true TW201003805A (en) | 2010-01-16 |
Family
ID=44825696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97126242A TW201003805A (en) | 2008-07-11 | 2008-07-11 | Micro-electro-mechanical pakage structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201003805A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236275B2 (en) | 2011-12-01 | 2016-01-12 | Industrial Technology Research Institute | MEMS acoustic transducer and method for fabricating the same |
-
2008
- 2008-07-11 TW TW97126242A patent/TW201003805A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236275B2 (en) | 2011-12-01 | 2016-01-12 | Industrial Technology Research Institute | MEMS acoustic transducer and method for fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7829961B2 (en) | MEMS microphone package and method thereof | |
TWI505420B (zh) | 覆晶、面向上型及面向下型中心接合記憶體導線接合總成 | |
US7936032B2 (en) | Film type package for fingerprint sensor | |
TWI302742B (en) | Solid-state image sensing device | |
TWI647828B (zh) | 可攜式電子裝置及其影像擷取模組與影像感測組件 | |
US20060086899A1 (en) | Structure of image sensor package | |
TW200830483A (en) | Film type package for fingerprint sensor | |
TWI285421B (en) | Packaging structure having connector | |
US8809984B2 (en) | Substrate connection type module structure | |
TW200531246A (en) | Semiconductor package | |
JP2003243605A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6410364B1 (en) | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment | |
US20230307428A1 (en) | Packaging module and electronic device | |
US8901693B2 (en) | Substrate inside type module structure | |
TW200915523A (en) | Semiconductor package and method of fabricating the same | |
TW201003805A (en) | Micro-electro-mechanical pakage structure | |
US20140035165A1 (en) | Pierced Substrate on Chip Module Structure | |
TW202205646A (zh) | 可攜式電子裝置及其影像擷取模組 | |
TW200933868A (en) | Stacked chip package structure | |
TWI692065B (zh) | 高元件密度之系統封裝結構 | |
US20140035080A1 (en) | Wafer Level Camera Module Structure | |
KR101004512B1 (ko) | Usb 메모리 패키지 | |
KR101004897B1 (ko) | 멀티 칩 모듈 패키지 | |
TWI406386B (zh) | 微機電封裝結構 | |
TWI272729B (en) | Multi-chip sensor package |