TW200950001A - A method for manufacturing a semiconductor device - Google Patents

Description

200950001 九、發明說明： 相關申諳举的交互春照 本案的優先權係主張2008年5月28曰申請的韓國專 利申請案號10-2008-0049894’該申請案的揭露内容係以其 整體被納入作為參考。 【發明所屬之技術領域】 本發明大致係有關於一種用於製造半導體元件的方 ❹：:，並且更具體而言，本發明係有關於一種用於形成具有 斤體（floating body)電晶體的半導體元件的方法。 【先前技術】 半導體記憶裝置係被配置以储存其中所產生或處理後 的=料。例如，若接收到一項來自例如是中央處理單元（cpu) 的貝料處理器的請求’則該半導體記憶裝置係根據一個與

該請求-起傳送的位址，從其中的單位記憶胞輸出資料至 该資料處理器、或是將該資料處理器所處理的資料儲存至 該些單位記憶胞。 半導體記憶裝置的資料儲存容量已被増大，而在 體記憶裝置的尺寸上並未對應的增大。用於讀取或寫入動 種構件及元件的尺寸也已被縮小。在半導體記憶裝 X非必要且重複的構件及元件（例如電㈣或導線）係被 :且。或合併，以減少每個構件所伯的面積。内含 圯憶裝置中的單位記憶胞的尺寸縮小會影響到集積度的改 5 200950001 善’因為單位記憶胞佔用其中—個最大的面積。 • 例如，在動態隨機存取記憶體（dram)元件（被配置以在 電源被供應時保持資料的一種類型的揮發性記憶體元件) 中’單位記憶胞係包括一個電晶體以及一個電容器。在資 料“1”被傳遞至該電容H之後，暫時儲存在__個儲存節點中 的電荷會消散，亦即，電荷量降低，這是因為在該儲存節 點的接面處所產生的漏電流以及該電容器的自然特性的緣 故。於是’在單位記憶胞上需要週期性的執行更新動作， 以避免在DRAM元件上的資料毀損。 許多種用於增加内含在單位記憶胞中的電容器的電容 (Cs)的方法已被建議出，使得更大量的電荷可儲存在儲存節 點中。例如，用作為電容器的絕緣膜的典型的氧化臈可被 一種先進的具有較大的介電常數的絕緣膜所取代，例如， 硝化（nitrified)氧化膜或是高介電膜。或者是，典型的二維 電容器結構可被三維的圓柱形結構或溝槽結構所取代，此 可增加電容器的兩個電極的表面穑。 隨著設計規則縮小，其中電容器可被形成的面積也被 縮小，並且開發出用於電容器的適當的絕緣膜材料是困難 的。由於電容器面積縮小，所以單位記憶胞中的儲存節點 的接面電阻值以及電晶體的導通電阻值係增加，使得執行 正常的讀取及寫入動作變成是困難的，並且使更新特性劣 化。 為了改善上述的缺點，單位記憶胞可包含具有浮體的 電晶體，因而該電容器可被除去。資料係被儲存在電晶體 6 200950001 的浮體中，而不是電容器中。 資料係藉由降低被供應在字線上的電壓位準至被施加 到連接至電晶體的一個主動區域的位元線電壓位準的1/2 或1/3而被儲存在該浮體中，藉此產生熱載子。當資料“ ” 被傳遞時，大量的熱載子係被產生在位元線的接面區域 中。接著，電子被送出到該位元線中，而電洞則保持在該 浮體中。當資料“〇”被傳送時，熱載子並未產生在該接面區 域中，因而電洞並未留在該浮體中。在該浮體中的電洞儲 鏐 存係降低單位記憶胞的電晶體的臨界電壓。於是，流過電 晶體的電流量係增加。換言之，當電洞被儲存在該浮體中 時流動的電流量是大於當未儲存電洞時流動的電流量。於 疋區别疋資料1或〇被儲存在單位記憶胞中是可能的。 儘管除去該電容器係改善半導體記憶體裝置的集積 度但疋發生在源極線接面及/或位元線接面處的漏電流會 使得防止儲存在該浮體中的電洞量減少變成是困難的。一 φ 般而。，電晶體中連接至位元線或源極線的主動區域（亦 即，源極及/或汲極區域）係包含高濃度的雜質以降低產生自 與金屬線的接面的電阻。然而，若該主動區域被摻雜以高 濃度的雜質時，則在該主動區域及浮體之間的漏電流量可 能會增加。於是，儲存在該浮體中的電洞量可能會隨著時 間過去而消散。漏電流量亦隨著溫度増高而成比例地增 加。於是，儲存在單位記憶胞的電晶體中的資料在高溫狀 況下容易被刪除。 為了最大化記憶胞的封裝密度，將記憶胞隔離在單一 7 200950001 ^動區，中是比透過—藉由纟s〇i半導體基板上所形成的 ^體電，體上執行的淺溝槽隔離（sti)製程所形成的隔離膜 "1單位。己隐胞更為有利。然而，因為在具有通道區域 :電晶體的源極與汲極區域之間的距離係被減短以縮小電 :體的整體尺寸，所以要避免短通道效應(例如，擊穿現象) 疋困難的在浮體的下方部份是比在浮體的上方部份更經 常發生該擊穿現象，因為通道的摻雜濃度是從閘極圖案的 底=在閘極圖案的頂部增高。再者，最大化基體（bQdy)的容 量是必要的’因而浮體電晶體可以對應於資料而在浮體中 儲存更多的電洞。 為了避免短通道效應，通常一個本地的摻雜區域係透 過—個離子植人的製程而形成在該浮體中。_，由於設 計規則的縮減，要透過該離子植入的製程以準確地在浮體 的個預期區域中形成該本地的掺雜區域是困難的。於 疋，避免浮體電晶體的包含擊穿現象的短通道效應是困難 的，此可能會劣化半導體元件的可靠度。 【發明内容】 本發明的各個實施例係針對於一種用於製造半導體元 件的方法，其可以避免在形成源極/汲極區域的熱處理製程 期間的浮體的過度外擴（out_diffusion)現象。其它實施例係 針對於一種製造半導體元件的方法，其可以避免例如是擊 穿現象的短通道效應，該短通道效應可能會由於設計規則 的縮減而產生在浮體的下方部份中。 8 200950001 在本發明的-個實施例中，—種用於製造—個半導體 -個去係包含在—個具有"'堆4的結構的基板上形成 :玉圖案’該堆疊的結構係包含一下方梦層、一絕緣 層以及一上方石夕層。續 ❹ 方法進一步包含在該閘極圖案的側 方去係勺間隙壁。該些間隙壁可包含-氮化層。此外，該 法係包含利用該閘極圖案作為一個餘刻光罩來餘刻該上 夕層W形成一個浮體並且露出該絕緣層的一部份。該 上方石夕層可以例如是利用一個回蚀製程來加以钱刻。該= =包含在該閘極圖案、浮體以及露出的絕緣層之上形成 電層，並且在該導電層上執行一個熱製程，以在該浮 體中开/成個源極/没極區域。較佳的是，該導電層 人 二雜的多晶矽層’並且該熱製程係將摻雜物從該摻雜的 多晶矽層擴散到該浮體中。 該方法可以進一步包含在形成該閘極圖案之前， 上方矽層之上形成一閘極氧化層。 Μ 該方法亦可以進-步包含在包括該些間隙壁的間極圖 案之上形成一氧化層。 該方法可以進-步包含在形成該導電層之前 該些間隙壁、浮體以及露出的埋入絕緣層的間極圖案之上 形成-未摻雜的多晶矽層。該多晶矽層可具有例如： 50Α至大約200Α的厚度。 疋、”、 在本發明的另一實施例中，一種用於製造一個 裝置的方法係包含在一個具有一堆疊的結構的絕緣體上: (SOI)基板上形成一個閘極圖案，該堆疊的結構係包含一 ^ 9 200950001 方矽層、一絕緣層以及一上方矽層。該方法進一步包含蝕 刻該上方矽層，以在該閘極圖案之下形成一個浮體。較佳 的疋’該上方矽層係利用一個回蝕製程而被蝕刻。此外， 該方法係包含在該閘極圖案以及浮體之上形成一未摻雜的 多晶石夕層，並且在該未摻雜的多晶矽層之上形成一導電 層 個熱製程係接著在該導電層上被執行，以形成一個 源極/汲極區域。較佳的是，該導電層是一摻雜的多晶矽層， 並且該熱製程係將摻雜物擴散到該未摻雜的多晶矽層以及 > 浮體中。 該方法可包含藉由在該S0I基板之上形成一個包含一 多晶矽層以及一金屬層的閛極電極來形成該閘極圖案；在 該閘極電極之上形成一閘極硬式光罩層；以及在該閘極電 極以及閘極硬式光罩層的側壁上形成一間隙壁。較佳的 是，該間隙壁係包含一氮化層。 該方法可以進一步包含在形成該閘極圖案之前，在該 _ SOI基板之上形成一閘極氧化層。該方法亦可以進一步包含 在該閘極圖案之上形成一氧化膜；利用該閘極圖案作為一 個光罩來蝕刻該閘極氧化層，以露出該上方矽層的一部 份，並且在蝕刻該上方矽層之前移除該氧化層。 較佳的疋，該未推雜的多晶碎層具有在人至2〇〇A的 範圍中的厚度。該未摻雜的多晶矽層的厚度是依據該熱製 程的時間及溫度以及該摻雜的多晶矽層的摻雜物密度而 定。 為了更完整的理解揭露内容，應該參考到以下的詳細 10 200950001 說明以及所附的圖式。 儘管所揭露的方法是容許有各種形式的實施例，但特 定的實施例係在圖式中被描繪（並且將會以下加以描述），其 中需瞭解到該揭露内容是欲為舉例性質的，而非欲為限制 本發明為在此所述及描缯·的特定實施例。 【實施方式】 一個半導體元件典型是包括複數個單位記憶胞、複數 條用於啟動單位記憶胞的字線、以及複數條用於傳送資料 至單位記憶胞的位元線。該單位記憶胞係包含一個具有一 浮體的電晶體。 請參照圖la，一個閘極圖案12〇係被形成在一個s〇i 半導體基板的一上方碎層110之上。一閘極氧化膜U5可 在形成該閘極圖案120之前，形成在s〇I半導體基板的上 方矽層110之上。 ❿ 該閘極圖案120係包含具有-多晶發層120a以及-金 屬層120b的閘極電極、以及_個用於保護該閘極電極的硬 式光罩120c。 該SOI半導體基板係包含一下方矽層1〇〇、—形成在該 下方石夕層ΠΗ)之上的絕緣層1〇5、以及一形成在該絕緣層 105之上的上方石夕層110。例如，該絕緣層1〇5可以是一熱 氧化膜。在該SQI晶圓中’—埋人絕緣膜係特別形成在上 方矽層110及内含於基底單元中的下方矽層1〇〇之間藉 此有助於上方石夕層110之上所形成的相鄰元件之間的電隔 200950001 離’並且相較於塊體（bulk)矽基板而降低該上方矽層110的 靜電容量。於是，處理在絕緣層1〇5之上所形成的高純度 的上方石夕層110的效率可以提高，並且形成在該上方矽層 110中的元件特性亦可被改善。 請參照圖lb，一間隙壁125係被形成在該閘極圖案120 的每個侧壁上。例如，該間隙壁125可包含一氮化層。請 參照圖lc，一用於保護閘極圖案12〇的氧化膜13〇接著可 形成在該閘極圖案120之上。較佳的是，該氧化膜130係 藉由均勻地在包含間隙壁125的閘極圖案120之上形成一 氧化層而被形成。接著，一個自我對準的蝕刻製程係在該 氧化層上被執行’以形成該氧化膜130。較佳的是，如同在 圖1C中所示’該氧化膜130具有一用於保護閘極圖案120 的上方部份的帽形。 該閘極氧化膜115接著可利用該閘極圖案12〇作為一 個敍刻光罩而被蝕刻’以露出該上方矽層U 〇的一部份。 ❹ 例如，s亥閘極氡化膜丨丨5可利用一個回蝕製程而被蝕刻。 請參照圖Id，在該氧化膜13〇被移除之後，該露出的 上方矽層110係利用該閘極圖案丨20作為一個蝕刻光罩而 被#刻’以露出該絕緣層1 〇5的一部份。於是，一個具有 例如是梯形的浮體11 〇a係被形成在該閘極圖案丨2〇的底部 處。該梯形的浮體1 l〇a係包含並未與該閘極圖案12〇的侧 壁垂直對齊的側壁。因而該絕緣層1〇5係被傾斜地蝕刻， 使得浮體110a的下方部份比浮體n〇a的上方部份寬。絕緣 層105的傾斜蝕刻通常可能會發生在一種沉積於窄圖案之 12 200950001 間的材料被蝕刻時。因此，利用強化的蝕刻條件來蝕刻浮 體11 Oa的侧壁可能是不必要的。露出該絕緣層1 〇5並且隔 離留在閘極圖案120的底部中的浮體ii〇a可能已足夠^ — 般而言’浮體110a的容量是隨著該浮體UOa的側壁的傾斜 度變得更緩和而增加，此可使得在該浮體11〇a具有較低摻 雜濃度的底部處避免擊穿現象更為容易。 請參照圓le，一用於形成源極/汲極區域15〇以及插塞 的導電層140係被形成在該閘極圖案12〇及浮體u〇a之 ❹ 上，並且與該閘極圖案120及浮體1 i〇a接觸。例如，該導 電層140可以是一摻雜的多晶矽層。 請參照圖If’當一摻雜的多晶矽層被使用時，多晶矽 層140的摻雜物可利用例如是熱處理而在水平的方向上擴 散到該浮體110a中。摻雜物到浮體丨1〇a中的擴散係隔離電 晶體，並且界定每個電晶體的源極與汲極區域15〇〇因此， 一個離子植入的製程係被執行以製造浮體電晶體，而在該 ❸ 浮體110&中並未形成本地的摻雜區域。 請參照圖2a ’根據本發明的另一實施例的一種形成半 導體兀件的方法係包含在一個s〇I半導體基板的一上方矽 層210之上形成一個閘極圖案22〇β 一閘極氧化層215可在 形成該閘極圖案220之前，形成在該上方矽層21〇之上。 該SOI半導體基板係包含—下方石夕層· 一形成㈣ 下方矽層200之上的絕緣層2〇5、以及一形成在該絕緣層 205之上的上方矽層210。例如，該絕緣層2〇5可以是一熱 氧化膜。 ' 13 200950001 包含具有一多晶石夕層220a以及一金屬層220b的閘極電 極以及用於保護閘極電極的硬式光罩220c的閘極圖案220 係被形成在該上方閘極氧化膜2 1 5之上。 請參照圖2b，一間隙壁225係被形成在該閘極圖案22〇 的每個侧壁上《例如，該間隙壁225可包含一氮化層。如 同在圖2c中所示，一個可保護閘極圖案22〇的氧化膜23〇 可形成在包含間隙壁225的閘極圖案220之上。該氡化膜 230較佳的是藉由在包含間隙壁225的閘極圖案22〇之上均 勻地形成一氧化層來加以形成。一個自我對準的蝕刻製程 係在該所產生的結構上被執行，以形成具有例如是帽形的 用於保護閘極圖案220的上方部份的氧化膜230。該閘極氧 化膜2 15係利用該閘極圖案220作為一個餘刻光罩而被飯 刻，以露出該上方矽層2 10的一部份。 請參照圖2d，在形成於閘極圖案220之上的氧化膜230 被移除之後’該露出的上方矽層210係利用該閘極圖案22〇 作為一個蝕刻光罩而被蝕刻’以露出該絕緣層2〇5的一部 份。於是，一個具有例如是梯形的浮體21〇a係被形成在該 閘極圖案220的底部處《該梯形的浮體21〇係包含並未與 該閘極圖案220的侧壁垂直對齊的侧壁。該絕緣層205可 被傾斜地蝕刻’因而浮體210a的下方部份是比浮體21 〇a 的上方部份寬。 請參照圖2e’ 一第一多晶矽層235係在該閘極圖案220 及浮體210a之上沉積一特定的厚度。該第一多晶矽層235 可以在源極/汲極區域的形成期間，避免浮體21 〇a遭受由過 200950001 度的外擴所造成的短通道效應。該第一多晶矽層235係包 含一未摻雜以雜質的多晶矽層。 請參照圖2f，一例如是被摻雜以雜質的第二多晶妙層 的導電層240係被形成在該第一多晶矽層235之上。一個 熱處理製程係被執行，以將内含在該第二多晶矽層24〇中 的雜質在水平的方向上擴散到該第一多晶矽層235以及浮 體210a中，藉此隔離對應於閘極圖案220的電晶體並且界 定每個電晶體的源極與汲極區域250。較佳的是，該熱處理 ❹ 製程係在大約1000°C執行大約20秒。然而，雜質擴散的 I巳圍可以根據該第二多晶矽層24〇的雜質濃度以及製程條 件（例如’該熱製程被執行所在的溫度以及允許擴散的時間 長度）而改變。該第一多晶矽層235係具有足夠的厚度，用 於當作為一緩衝層。詳細的說，該第一多晶矽層235係具 有實質對應於雜質擴散的大致範圍的厚度，以避免擊穿現 象。 φ 該第一多晶矽層235亦被形成以使得該第二多晶矽層 240可填入在相鄰的浮體21〇&之間。當該第一多晶矽層 過厚時，該第二多晶矽層24〇可能無法填入在相鄰的浮體 1 l〇a之間。例如，在考量雜質擴散範圍以及一種轉接 (landing)插塞材料的填入之下，當次7〇nm半導體製程所製 成的相鄰的浮體ll〇a的底部之間的距離大約是5〇nm至大

約6〇nm時’該第一多晶矽層235可具有大約50A至200A 的厚度範圍。 尤其，如同在圖2f令所示，雜質是在該熱處理期間從 15 200950001 第二多晶矽層240擴散到第一多晶矽層235中，該第一多 晶梦層235係包含—圍繞該浮體2丨〇a的未摻雜的多晶矽。 於疋’該第一多晶矽層235以及第二多晶矽層240在該熱 處理之後並無不同。然而，不同於圖lf的是，圍繞該浮體 210a的第一多晶矽層235是當作為一用於防止内含在該第 二多晶矽層240中的雜質過度擴散的缓衝層。 再者’根據本發明的一個實施例而製作在S〇i基板中 φ 的浮體電晶體係有助於在不形成本地的摻雜區域之下形成 插塞以及源極/汲極區域’此可有助於避免在浮體的兩 側中的擊穿現象。上述形成半導體元件的方法可以改善半 導體元件的集積度以及操作穩定性。尤其，當浮體電晶體 被使用作為半導體元件中的單元電晶體時，該半導體元件 的集積度可被改善。 本發明的特定實施例是舉例性質而非限制性的。各種 的替代以及等同的實施例是可能的。本發明並不限於在此 © 撝述的沉積、蝕刻、拋光以及圖案化步驟的類型。本發明 也不限於任何特定類型的半導體元件。例如，本發明可被 實施在動態隨機存取記憶體（D R A M)元件或是非揮發性記 隐體兀件中。其它的增加、刪去或修改在考慮到本發明的 揭露内容下都是明顯的，因而都欲落在所附的申請專利範 【圖式簡單說明】 圖la至^是描繪根據本發明的一個實施例的一種用於 200950001 % 在半導體元件中製造浮體電晶體的方法的橫截面圖。 圖2a至2f是描繪根據本發明的另一實施例的一種用於 在半導體元件中製造浮體電晶體的方法的橫截面圖。

【主要元件符號說明】 100 下方矽層 105 絕緣層 110 上方矽層 115 閘極氧化膜 120 開極圖案 120a 多晶矽層 120b 金屬層 120c 硬式光罩 125 間隙壁 130 氧化膜 150 源極與汲極區域 200 下方矽層 205 絕緣層 210 上方矽層 210a 浮體 215 閘極氧化膜 220 閘極圖案 220a 多晶矽層 220b 金屬層 17 200950001 220c 硬式光罩 225 間隙壁 230 氧化膜 235 第一多晶矽層 240 第二多晶矽層 250 源極與汲極區域

18

Claims (1)

1. 200950001 十、申請專利範固：

   括： —個半導體元件的方法 該方法係包 上形成一個閘極圖 一絕緣層以及一上 在一個包括-堆疊的結構的基板之 案，該堆疊的結構係包含一下方矽層、 方矽層； 在該閘極圖案的側壁上形成間隙壁； 利用該閘極圖案作A $ A t 系作為個光罩來蝕刻該上方矽層，以 © 形成一個浮體並且露出該絕緣層的一部份； 在該閘極圖案以及該露屮的 久成硌出的絕緣層之上沉積一導電 層；以及 在該導電層上執行-個熱製程，以在該浮體中形成__ 個源極/汲極區域。 2. 根據申請專利範圍第1項之方法，其進一步包括在形 成該閘極圖案之前，在該上方矽層之上形成一閘極氧化層。 3. 根據申凊專利範圍第1項之方法，其中該些間隙壁係 ⑩包括-氮化層。 4. 根據申請專利範圍第1項之方法，其進一步包括在形 成該些間隙壁之後，在該閘極圖案之上形成一氧化膜。 5. 根據申請專利範圍第1項之方法，其係包括利用一個 回钱製程來餘刻該上方石夕層。 6. 根據申請專利範圍第1項之方法，其進一步包括在該 閘極圖案以及浮體之上形成一多晶矽層。 7. 根據申請專利範圍第6項之方法，其中該多晶矽層是 19 200950001 未摻雜的。 8. 根據申請專利範圍第6 万法，其中該多晶矽層具 有大約50A至大約200A的厚度。 9. 根據申請專利範圍第1 A 々 万法’其中該導電層係包 括一摻雜的多晶矽層。 10. 根據申請專利範圍第9頊之古1 ^ ^ ^ ΛΑ B 項之方法’其中該熱製程係 將該捧雜的多曰曰梦層的摻雜物擴散到該浮體中。 11. 一種用於製造一個丰》舻柱 ❿ 平導體裝置的方法，該方法係包 括· 在一個具有一堆叠的結構的絕緣體切基板之上形成 -個閘極圖案，該堆叠的結構係包含—下方石夕層、一絕緣 層以及一上方梦層； 、 利用該閘極圖案作為—_ 層 圃系作馮個蝕刻光罩來蝕刻該上方矽 以在該閘極圖案之下形成一個浮體； 層 在該閘極圖案以及浮體之上形成一未摻雜的多晶石夕 區域 在該未摻雜的多晶矽層之上形成—導電層；以及 在該導電層上執行—個熱製程，以形成—個源極/沒極 20 200950001 在該閘極電極以及閘極硬式光罩層的側壁上形成一 隙壁。 B b.根據申請專利範圍第12項之方法，其中該間隙壁係 包括一氮化層。 μ 14. 根據申請專利範圍第u項之方法，其進一步包括在 形成該閘極圖案之前，在該基板之上形成一閘極氧化\。 15. 根據申請專利範圍第14項之方法，其進一步包括： 在該閘極圖案之上形成一氧化膜；

   利用該閘極圖案作為一個蝕刻光罩來蝕刻該閘極氧化 層’以露出該上方碎層的—部份；以及 在姓刻該上方矽層之前移除該氧化媒。 16·根據申請專利範圍第丨丨項之方法，其係包括利用一 個回蝕製程來蚀刻該上方梦層。 17.根據申請專利範圍第U項之方法，其中該純 石夕層具有-個依據該熱製程的時間及溫度條件以及該換二 的多晶矽層的摻雜物密度而定的厚度。 18·根據f請專利範圍第17項之方法，其中該純的多晶 矽層的厚度範圍是50A至200A。 根據申請專利範圍第"項之方法，其中該導電層是 一換雜的多晶砍層。 十一、圖式： 如次頁。 21