200942041 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種資料處理裝置、影像編碼/解碼裝置 及適用於前述裝置之資料處理系統，例如對於影像壓縮與 解壓縮之硬體之DVD/HDD錄影機、數位攝像機、數位照 相機、行動電話、導航系統、數位電視等動態影像之再生 及所有記錄裝置等有效之技術。 ❹ 【先前技術】 近年來，影像編碼/解碼裝置可對應進行MPEG2和 MPEG4等多種影像之編碼/解碼演算法之多功能解碼處理 等，功能越來越複雜且進行初始設定之暫存器數量和程式 檔之容量等都在增加。在先前之技術中，係從CPU開始 利用匯流排之副存取（slave access )對影像編碼/解碼裝 置內之大量暫存器逐個進行設定的，所以在初始設定動作 Q 時很費時。另外，隨著暫存器等的增多，所設定之資料量 也變大，造成了 CPU負荷增大的問題。 專利文獻1中記載了藉由將暫存器設定爲2個面，其 中1個面用於當前之動作，另一個面用於進行下一次之動 作設定及保持暫存器之初始値等方式來隱蔽設定時間之技 術。專利文獻2中記載了藉由傳送壓縮後之資料’並在內 部電路解壓縮後再設定到暫存器之方式來縮短設定量和設 定時間之技術。 200942041 《專利文獻1》 曰本公開特許公報特開2005_56033號公報 《專利文獻2》 曰本公開特許公報特開2006-1 78689號公報 【發明內容】 @ (發明欲解決之問題） 但是’本案發明人發現，在進行影像編碼或解碼時， 具有使用按畫格轉換進行編碼和解碼處理和按畫格轉換解 碼類型（演算法類型）兩種情況，在這兩種情況下，需要 特別注意的是，必須以畫格爲單位進行暫存器之設定或進 行程式檔之替換。綜上所述，僅靠上述專利文獻1及專利 文獻2中所記載之技術無法很好解決。另外，如果採用 DMA傳送，雖然確實可減少CPU負荷，但是如果頻繁對 φ 數量大之資料進行初始設定時，僅靠DMA傳送來減少 CPU負荷之作用非常有限。上述情況在具有對基於已被初 始設定之程式和資料平行地進行資料處理之複數個處理器 單元之資料處理裝置中也同樣存在。 本發明之目的係：在影像編碼/解碼裝置之代表性之 資料處理裝置頻繁地對大量資料進行初始化設定時，減少 外部CPU之處理負擔。 本發明之前述內容及前述內容以外之目的和新特徵在 本說明書之描述及圖式說明中寫明。 -5- 200942041 (解決問題之手段） 下面簡要說明關於本專利說明書中所公開之發明中具 有代表性內容之槪要。 即：影像編碼/解碼裝置（資料處理裝置）具有爲了 對複數個影像處理模組（處理器單元）進行初始設定之第 一電路和第二電路，不直接從外部CPU接受被初始設定 Φ 在複數個影像處理模組中之資訊，而是在第一電路中設定 有來自 CPU之用於初始設定之控制資訊，第二電路則利 用已被設定至前述第一電路之控制資訊，而從外部讀取初 始設定資訊及該初始設定資訊之設定目標資訊，並根據讀 取之設定目標資訊，而向影像處理模組傳送初始設定資 訊。 由此，CPU無需將被初始設定至複數個影像處理模組 之所有資訊直接設置於影像編碼/解碼裝置，而且，與利 φ 用DMA傳送時一樣，也無需由CPU設定傳送來源位址和 傳送目標位址。另外，在使用CPU和DMA傳送時，由於 被初始設定之儲存電路必須映射到CPU之位址空間而佔 有較多CPU之位址空間，如果採用上述之方式則無需映 射到CPU之位址空間，只需將各個影像處理模組初始設 定之儲存電路映射到本地位址便可。 (發明之效果） 下面簡要說明關於本專利申請書中所公開之發明中根 -6- 200942041 據具有代表性內容所得到之效果。 即：即使影像編碼/解碼裝置在頻繁對大量資料進行 初始設定時也可以減輕外部CPU之處理負擔。 【實施方式】 下面首先對本專利申請書中所公開發明之具體實施方 式之槪要進行說明。在本代表性實施方式之槪要說明中， Q 括弧中所附之參照圖中之參照符號僅爲所附之構成要素之 一例而已。 本發明中之資料處理裝置包括：複數個處理器單元， 平行地進行基於已初始設定之程式和資料之處理；第一電 路，係被從外部設定用於初始設定所需之控制資訊；第二 電路，使用已被設定至第一電路之控制資訊，從外部讀取 初始設定資訊及該初始設定資訊之設定目標資訊，並根據 所讀取之設定目標資訊而向前述處理器單元傳送初始設定 ❹ 資訊。 本發明中之影像編碼/解碼裝置包括：複數個影像處 理模組，可根據初始設定之內容，對影像資料進行編碼及 解碼處理；第一電路，係被從外部設定用於初始設定所需 之控制資訊；第二電路，使用已被設定至第一電路之控制 資訊，以從外部讀取初始設定資訊及該初始設定資訊之設 定目標資訊，並根據所讀取之設定目標資訊向前述影像處 理模組傳送初始設定資訊。 如申請專利範圍第2項所記載之影像編碼/解碼裝置 200942041 中，前述控制資訊包括位址資訊，該位址資訊表不初始設 定資訊及設定目標資訊之儲存場所° 如申請專利範圍第3項所記載之影像編碼/解碼裝置 中’前述控制資訊包括位址資訊’該位址資訊表示初始設 定資訊及設定目標資訊之儲存場所之起始位址’且前述第 二電路將表示前述起始位址之位址資訊依次遞增並依次生 成初始設定資訊及設定目標資訊之讀取地點。 i^如申請專利範圍第2項所記載之影像編碼/解碼裝置 Ό 中，前述設定目標資訊係爲表示哪一個影像處理模組之資 訊以及表示影像模組內記憶區域之位址之資訊。 如申請專利範圍第4項所記載之影像編碼/解碼裝置 中，前述初始設定資訊和設定目標資訊對每個設定目標資 訊構成固定長度之資料封包，且各個資料封包包括旗標， 前述旗標之第一狀態表示該旗標後續有初始設定資訊，前 述旗標之第一狀態表不該資料封包爲末端資料封包。 ❹ 如申請專利範圍第6項所記載之影像編碼/解碼裝置 中’前述第二電路回應於前述末端資料封包之前述旗標， 結束前述初始設定資訊和設定目標資訊之讀取及結束根據 讀取後之資訊而進行初始設定資訊之傳送處理。 如申請專利範圍第6項所記載之影像編碼/解碼裝置 中，前述第二電路根據後續於前述末端資料封包之前述旗 標之位址資訊將代碼資訊傳送給第一電路，第一電路回應 於已被傳送來之前述代碼，指示前述複數個影像處理模組 開始進行影像編碼及解碼處理。 ~ 8 - 200942041 如申請專利範圍第2項所記載之影像編碼/解碼裝置 中，作爲前述複數個影像處理模組，具備有：複數個處理 器單元，係用以平行地進行編碼處理所需之複數個演算1處 理；及複數個處理器單元，係用以平行地進行解碼處理所 需之複數個演算處理。 如申請專利範圍第9項所記載之影像編碼/解碼裝置 中，前述處理器單元之動作程式和資料儲存時所和 ^ RAM是被分別設置於每個處理器單元，且在前述RAM中 被初始設定有前述初始設定資訊。 與本發明有關之資料處理系統，具備有：如申請專利 範圍第7項所記載之影像編碼/解碼裝置；和CPU ’將控 制資訊設定至前述影像編碼/解碼裝置之第一電路；以及 記憶裝置，係被儲存有，前述影像編碼/解碼裝置之第二 電路所讀取之前述初始設定資訊和設定目標資訊。 如申請專利範圍第1 1項所述之資料處理系統中’前 H 述CPU爲了從複數個不同之編碼/解碼處理演算法中選擇 一個所需要之控制資訊設定至前述影像編碼/解碼裝置之 第一電路。 如申請專利範圍第11項所述之資料處理系統被安裝 於行動電話。 下面對具體實施方式進行更詳細地敍述。以下將參照 圖面對本實施方式之具體內容進行詳細說明。另外，爲了 說明實施方式之所有圖中，對具有同一功能之構件採用同 一符號，並省略掉重複之說明。 -9- 200942041 圖1係與本發明相關之影像編碼/解碼裝置之一例。 影像編碼/解碼裝置101被作爲設置於資料處理裝置之加 速器或週邊電路模組，該資料處理裝置具有共同連接於匯 流排108之CPU (中央處理裝置）1〇6及記億裝置107。 雖然對於前述匯流排1 08無特別限制，但是是由分離傳輸 (split transaction)匯流排和路由器所構成，並藉由資料 傳輸協定進行匯流排控制，前述資料傳輸協議是指將來自 φ 啓動器之請求資料封包向目標傳輸，而目標根據需要將回 應資料封包傳送回傳送來源之啓動器。這裏的CPU106和 控制裝置1 〇 3可爲啓動器，即匯流排主控。 影像編碼/解碼裝置101包括共同與內部匯流排105 連接之複數個影像處理模組104、控制裝置103及信號處 理裝置102。信號處理裝置1〇2在影像處理模組104之暫 存器或記憶裝置進行資料或程式之初始設定。控制裝置 103根據來自CPU106之指示對影像編碼/解碼裝置進行整 Q 體控制。例如，從CPU106取得由信號處理裝置102進行 前述初始設定所必需的資訊並使信號處理裝置102進行前 述初始設定動作，另外，還對初始設定結束後之影像處理 模組104進行啓動控制等。 記憶裝置1 07用於保存初始設定資料、影像資料及編 碼資料等。複數個影像處理模組1 04爲分別進行爲了將影 像資料進行編碼之正交轉換（DCT )處理、量化處理及可 變長度編碼處理等之複數個電路模組和分別進行爲了將編 碼資料進行解碼之可變長度解碼、逆量化及逆DCT等處 -10- 200942041 理之複數個電路模組。另外，這些影像處理模組根據已被 初始設定之程式或控制資料，可選擇按照MPEG2， MPEG4 H.264等規格進行之處理。因此，可分別選擇對應 數位相機之處理、對應數位攝像機之處理以及對應可視電 話之影像處理等。例如，假設用於行動電話時，預計將對 複數個影像處理模組104較頻繁地進行設定資料量較多之 初始設定。同時也考慮到了影像編碼/解碼裝置101中影 φ 像處理模組104之初始設定之效率。下面將對此進行詳細 說明。 圖2係使用了影像編碼/解碼裝置101進行影像之編 碼或解碼時啓動處理（初始設定及進行初始設定後影像處 理模組之啓動）之流程圖。首先，在步驟S201中，藉由 CPU 106將用來特定出初始設定所必需之資料或程式等之 所在處所用的初始設定値起始位址以及位元組次序 (endian )模式的初始設定値等、在初始設定値讀取時所 ❹ 需之初始値資料’設置至控制裝置103，設置後，在信號 處理裝置102中’依照所被設置的初始設定資料而對影像 處理模組104的資料讀取之動作，就會被啓動。由此，在 步驟S202中，信號處理裝置1〇2所作的從記憶裝置ι〇7 之初始値資料讀取動作，就會被進行。例如，初始値資料 是如圖3所示’是被構成爲具有：內部模組ID (影像處 理模組的ID )、旗標e、內部模組內位址及資料之資料封 包。如果旗標E爲“ 〇 ” ，則意味著資料就是初始設定資 料，而還有後續之資料封包；如果旗標E爲“ 1，，，則意 -11 - 200942041 味著其爲末端資料封包，在該資料部中保存有控制裝置內 之末端代碼接受位址等。反復進行步驟S202之讀取動作 直到檢測到末端資料封包（E = 1 )爲止，一檢測到末端資 料封包則藉由步驟S204來停止初始設定値資料之讀取動 作。所被讀取到之初始設定値資料係藉由信號處理裝置 1 02之控制，被內部傳輸到以資料封包之內部模組ID和 模組內位址所表示之影像處理模組104之暫存器及記憶裝 Q 置並被初始設定。在步驟S205中，由控制裝置103進— 步判定是否需要從其他保存位址進行初始設定値資料的讀 取，需要繼續進行時，控制裝置103將使信號處理裝置 102重複進行步驟S201到步驟S205之處理。在結束所有 初始設定値資料之讀取動作後，步驟S206中，藉由控制 裝置1 03對影像處理模組1 04發出開始進行影像處理之指 示。另外，位元組次序（endian)模式係指出匯流排108 中傳輸方式是大位元組次序（large endian )模式還是小位 Q 元組次序（little endian )模式。 圖4及圖5係信號處理裝置102和控制裝置1〇3之具 體例，圖4表示控制裝置103之詳細內容，圖5表示信號 處理裝置102之詳細內容。 圖4所示之控制裝置103包括暫存器電路310、外部 匯流排介面（EXBIF ) 3 1 1、末端代碼接受模組3 1 2，控制 模組3 13以及內部匯流排介面（INBIF ) 3 14等。暫存器 電路310包括啓動設定、位元組次序（endian)模式、複 數個初始設定値起始位址之各暫存器 310A，310B， 200942041 3 10C···等等。 圖4所示之信號處理裝置102具有請求產生裝置 301、暫存器電路3 02、回應處理裝置308、外部匯流排介 面（EXBIF ) 305以及內部匯流排介面（INBIF ) 3 09等。 暫存器電路302包括啓動暫存器、位元組次序（endian ) 模式暫存器、初始設定値起始位址暫存器302A，302B， 3 02C等。請求產生裝置301包括位址產生電路304和資 ❹ 料封包產生電路303。 參照圖4對初始設定値資料讀取功能進行詳細說明。 進行初始設定値讀取之信號處理裝置102是藉由控制裝置 103而啓動讀取動作。進行初始設定値讀取動作時，首先 從CPU 106經由外部匯流排108、外部匯流排介面31 1， 來對控制裝置103內之暫存器電路310進行資料設定。 CPU 106對暫存器電路310設定之資料，係爲初始設定値 資料在所被保存之記憶裝置107上之初始設定値起始位 Q 址、外部匯流排108之位元組次序（endian)模式以及啓 動設定。啓動設定，是在完成初始設定値起始位址位址及 位元組次序（endian )模式等之設定後，才被設定。控制 裝置103根據該啓動設定來啓動初始設定値之讀取動作。 在初始設定値讀取動作完成後，由控制模組3 1 3接著啓動 影像處理模組104。或著可選擇啓動單位來啓動，如在已 經完成初始設定値讀取的狀態下，僅啓動影像處理模組 104 = 根據啓動設定而指示了啓動初始設定値讀取動作時， -13- 200942041 控制裝置1 03就經由內部匯流排1 05將設定資料向進行初 始設定値資料讀取動作之信號處理裝置102內之暫存器電 路3 02傳送。所傳送之設定資料包括藉由CPU 106設置於 暫存器電路310之位元組次序（endian)模式和一個初始 設定値起始位址。在向信號處理裝置102內之暫存器電路 3 02傳送完初始設定値起始位址、位元組次序（endian) 模式等之初始設定値讀取所必需之暫存器資料後，控制裝 0 置103向啓動暫存器設置啓動資料（enable data)以使信 號處理裝置102啓動初始設定値之讀取動作。如果指示了 啓動初始設定値讀取動作，請求產生裝置301就從暫存器 讀取初始設定値起始位址，並藉由位址產生電路304對該 初始設定値起始位址所對應之外部匯流排1 08上之位址進 行位址計算。資料封包產生電路3 03生成匯流排命令。由 位址產生電路304生成之位址和由資料封包產生電路303 生成之匯流排命令等，係藉由外部匯流排介面電路3 05轉 〇 換爲外部匯流排協定並向外部匯流排108輸出。根據該匯 流排命令而從記憶裝置1 07讀取初始設定値資料，並將所 讀取到的初始設定値資料作爲回應資料從外部匯流排介面 電路305提供給回應處理裝置308。請求產生電路301在 從回應處理裝置3 08輸入停止信號3 06之前繼續生成請求 資料封包，在輸入停止信號3Ό6後停止產生請求並等待下 —次啓動。停止產生請求如圖2之步驟S204所示。由圖 3之前述E=1所示之末端代碼而檢測到停止產生請求。 下面參照圖3,以保存於外部記憶裝置107之初始設 -14- 200942041 定資料爲例進行更詳細之說明。保存於外部記憶裝置107 之初始設定資料’係可藉由所處理之資料量或資料種類、 內部模組數（內部模組之ID之位數）或內部模組位址之 位數等，自由選擇1個資料封包由多少位元構成。這裏是 將128位元之資料視爲1個資料封包來進行說明。最初的 3 2位元爲保存表示內部模組（影像處理模組1 04 )之ID 和末端資料封包之位元E。緊接著的32位是用於保存內 ❹ 部模組內位址之位元列。緊接著的64位用以保存向內部 模組傳送之資料之位元列。將此1 2 8位元視爲1個資料封 包。關於末端資料封包，表示末端資料封包之位元E係被 設成啓動（E = 1 )、內部模組ID爲控制裝置103之ID、 內部模組內之位址係用來保存，將控制裝置103內的末端 代碼予以接受之專用位址（末端代碼接受模組312之內 部）。從初始設定資料最初之資料封包開始到末端資料封 包爲止之資料，係被保存在從初始設定起始位址開始連續 ❿ 之區域中。 接下來參照圖5說明藉由回應處理裝置進行初始設定 値資料之內部傳送功能。對於從請求產生裝置301向外部 匯流排108輸出之請求之回應信號’是經由外部匯流排介 面305而被輸入至回應處理裝置308°回應處理裝置308 對於所被輸入之回應，首先藉由位元組次序（endian )轉 換裝置501根據暫存器302B中所被設定之位兀組次序 (endian )模式進行位元組次序（endian )轉換。接著判 斷回應資料是資訊部分（圖3所不之設定資料例中表不內 -15- 200942041 部模組ID、末端資料封包之位元£和內部模組內位址部 分）還是資料部分（圖3所示設定資料例中之資料部 分）’若爲資訊部分時則將資料傳送到資訊處理部5〇3、 若爲資料部分時則將資料傳送到資料處理部5〇4。在資訊 處理部503中分析內部模組id和內部模組內之位址，且 生成內部匯流排105之位址信號或模組id信號等，並將 各信號向內部匯流排資料封包產生部505傳送。在資料處 φ 理部504中產生內部匯流排之資料信號並向內部匯流排資 料封包產生部5 05傳送。另外，在末端代碼檢測處理部 502中監視資訊部分資料之末端資料封包代碼e，檢測到 末端代碼（E=l)時向請求產生裝置301輸出請求停止信 號306並停止產生請求。在內部匯流排資料封包產生部 505中’根據自資訊處理部503及資料處理部504輸入之 信號來生成內部匯流排資料封包，並經由內部匯流排介面 3 09向內部匯流排105傳送資料封包。影像處理模組1〇4 φ 在接受發給自己之資料封包時，根據內部模組內之位址而 將初始設定資料保存於內部之暫存器或記憶裝置。末端資 料封包是向控制裝置之末端代碼接受模組312傳送。 末端代碼接受模組3 1 2係一旦經由內部匯流排介面3〗4接 受末端資料封包時’就判斷爲初始設定値是已藉由一連串 資料封包傳送而被設定至所要之影像處理模組104。末端 代碼接受模組312 —接受末端資料封包，就向影像處理模 組104發送啓動信號315，並開始進行影像處理。圖2所 示之步驟S205中，在有必要繼續進行初始設定値資料讀 -16- 200942041 取時，要在所有初始設定値資料讀取結束後才啓動影像處 理。是否有必要繼續進行初始設定値資料之讀取動作，係 可根據以CPU106設定於暫存器310C之所有初始設定値 起始位址爲基礎的初始設定動作是否完成來判定。例如， 根據CPU 106所進行之暫存器310C之寫入個數、和控制 裝置103所進行之暫存器310C之讀取個數是否一致來進 行判定即可。 φ 藉由區分爲控制裝置之初始設定資料讀取啓動之暫存 器31 0A和影像處理啓動之暫存器（末端代碼接受模組 312內），就亦可使得初始設定資料讀取的起始和影像處 理的起始是被分別啓動。另外，藉由刷新初始設定起始位 址並重新啓動初始資料讀取，就亦可將初始設定資料配置 於外部記憶裝置之複數個位址。 若依據前述之信號處理裝置102和控制裝置103，則 CPU106只需要進行對控制裝置103設定初始設定起始位 Q 址、位元組次序（endian )模式等最低程度之設定，信號 處理裝置102就可基於該設定，自動從外部記億裝置107 讀取初始設定値資料，對內部之影像處理模組1 04進行資 料或程式等之初始設定，並開始進行影像處理。如此一 來，相較於CPU對所有初始設定値資料設置並進行初始 設定時的情形，就無需進行大量之暫存器設定。因此可大 幅度降低CPU負荷。例如，如圖7所示，CPU對所有暫 存器直接進行設定時，根據所被設定側之狀態或匯流排的 狀態，CPU必須等到對匯流排存取之請求之確認返回爲止 -17- 200942041 (Ack之低電位期間），設定資料量大時，不僅是CPU之 動作時間變長，等待時間也變長，從而大幅增加CPU負 荷。相對於此，如本實施方式所述，在CPU 106只需對暫 存器電路31 0A進行設定即可的情況下，如圖8所示，雖 然會產生確認返回之前的等待時間（Ack之低電位期 間），但由於設定資料量非常的少，所以與圖7所示的相 比，大幅度減少了 CPU106之負荷。 0 由於可以只啓動初始設定資料，所以可以在匯流排之 負荷小之期間事先傳送初始設定資料，從而減小匯流排負 荷。 另外，控制裝置103之外部匯流排介面電路31 1側係 爲從淳（slave port)，而信號處理裝置102之外部匯流排 介面3 05側係爲主埠（master port )。根據外部匯流排之 規格，用前述主埠（master port )來進行初始設定，比從 從埠（slave port)對暫存器進行設定時速度更快。例如， 〇 如圖9所示，可藉由突發傳輸等而連續對資料進行讀入。 圖 6係與本發明相關之其他影像編碼/解碼裝置 lOlmdf之圖示。與圖4，5之影像編碼/解碼裝置1〇1不同 之處在於，信號處理裝置l〇2mdf中之資料讀取之停止控 制形態不同。例如，信號處理裝置1 〇2mdf不檢測末端代 碼，而請求產生裝置301 mdf中設置有資料讀取停止控制 電路601，暫存器電路302mdf中追加了停止設定暫存器 302D。停止設定暫存器302D是藉由來自CPU106之指示 値而被控制裝置10 3所設置。停止設定暫存器3 02D中設 -18- 200942041 定有請求產生次數、讀取數據量、外部記憶裝置的讀取結 束位址等用來停止發行請求之條件。請求產生裝置 301mdf是從暫存器302D接受停止設定，並在達到停止條 件時向資料封包生成電路3 03發出停止發行請求之指示。 圖4，5所示之影像編碼/解碼裝置ι〇1對來自外部匯 流排108之回應進行確認，並在爲末端資料封包時進行請 求停止處理。因此’在讀取末端資料封包之前所發行過的 ^ 請求指令係爲無效讀取。圖6所示例子中，由於預先設定 有定停止條件，所以可避免無效讀取。 圖1 0係將影像編碼/解碼裝置用於行動電話系統的例 子。基帶部608經由圖τκ中省略之類比前端與高頻部連接 而使行動電話可接發資訊。610爲應用處理器。應用處理 器610具有與本發明相關之影像編碼/解碼裝置600以及 作爲可改寫之非揮發性記憶體之快閃記憶體（FLASH ) 61 1、CPU106、記憶體控制器601、影像處理裝置602、 φ 影像輸出介面603、相機輸入介面604、資料串流之輸入 輸出電路605並且共同連接於匯流排1〇8。資料串流之輸 入輸出電路605與基帶部608和調諧器607連接，可輸入 從行動電話網路上下載之資料串流和調諧器607所接收到 之資料串流。影像編碼/解碼裝置600具有圖4，5及圖6 所述之電路構成。對於快閃記憶體6 1 1並無特別限制，但 有CPU 106之動作程式連同被初始設定至影像編碼/解碼裝 置600之影像處理模組1 04中之程式或資料，係被初始保 在其中。前述初始設定用之程式或資料藉由應用處理器 -19- 200942041 610之電源開啓重置（P〇wer-〇n reset)處理而被傳送到記 億體107指定之區域，或者經由合適之網路下載並被保存 到記憶體1 07的指定區域。如上所述，預先儲存於記憶體 107之初始設定用之程式及資料爲實現MPEG2、MPEG4、 或H.264之編碼/解碼處理演算法之程式及資料。CPU106 係依照動作程式，而將用以從MPEG2、MPEG4、或H.264 的編碼/解碼處理演算法中選擇一個時所必要之控制資訊 ^ (初始設定値起始位址、位元組次序（endian)模式）， 設定至前述影像編碼/解碼裝置之暫存器電路310。由此， 影像編碼/解碼裝置101可選擇實行MPEG2、MPEG4、或 H.264標準之編碼/解碼處理。 圖1 1係影像編碼/解碼裝置600中的動態影像之編碼 元件620和解碼元件63 0之基本功能區塊圖。編碼元件 62 0對輸入影像具有運動補償、DCT、量化、可變長度編 碼、逆量化、逆DCT等各種功能。解碼元件630對於編 Q 碼資料具有可變長度解碼、逆量化、逆DCT、以及運動補 償等各種功能。前述編碼元件620及解碼元件630可藉由 複數個影像處理模組104實現各自之功能。 圖12係將圖1 1中編碼元件620和解碼元件630之功 能以管線（pipe line )處理時最適合之影像處理模組例。 圖12所示例子中採用的是多處理器系統，並設有複數個 處理器單元 7〇〇〜709，且處理器單元 700〜703與 RAM800〜8 03連接，處理器單元705〜708與RAM805〜 808連接。各處理器單元之功能分配如下：處理器單元 -20- 200942041 700爲運動補償功能、處理器單元701爲DCT及逆DCT 功能、處理器單元702爲量化及逆量化功能、處理器單元 703爲可變長度編碼/解碼功能，處理器單元704具有處理 器單元700〜703之控制功能。RAM800〜803用於保持爲 了實現各自對應之處理器單元功能之程式和資料。關於另 —組處理器單元705〜709及RAM8 05〜808之功能分配也 與上述相同。 φ 由於圖12之影像處理模組構成中以複數個處理器單 元700〜703、705〜708進行平行處理，所以對處理器單 元之暫存器之初始設定及對RAM之程式和資料之初始設 定量只增加該平行處理之數量。因此，採用進行多平行數 之編碼/解碼處理的影像處理模組時，如果採用圖4，5及 圖6所述之構成，就可減輕CPU之負擔，從而明顯提高 初始設定動作速度。 若依據上所述之影像編碼/解碼裝置，則一旦CPU106 Q 將保存著設定値和表示設定目標之場所的外部記憶裝置 107之起始保存位址資訊，設定至控制裝置103並啓動 時，則信號處理裝置102將從自動設定之位址位置中讀出 設定値和表示設定目標之位址之資訊，並按照設定目標之 位址對複數個影像處理模組104進行初始設定。即：一旦 CPU106將初始設定資料保存於外部記憶裝置107，將保 存場所之起始位置之位址資訊設定至控制裝置103並啓動 時，則信號處理裝置102將自動讀取初始設定資料並對影 像處理模組1 04進行初始設定。 200942041 藉由在記憶裝置107所保持之初始設定用資訊中’嵌 入用以特定出影像處理模組之資訊，CPU 106就無需將影 像處理模組的位址設置至控制裝置103。 藉由將表示初始設定資料之末端的資料封包，配置於 初始設定資料之最後位置，就可自動停止信號處理裝置對 外部記憶裝置107產生讀取請求。在將該停止條件設定至 信號處理裝置時，無需分析從外部記憶裝置讀取的回應資 0 料之資料封包旗標（E)就可控制前述讀取請求之停止。 信號處理裝置102可以藉由以1條命令來讀取複數個 資料之突發存取等方式，來進行連續存取，與以往已進行 了初始設定等之副存取（slave access )相比，可高速進行 處理。 以上基於實施方式對本案發明人所做之發明進行了具 體說明，但是本發明不僅限於所述之實施方式，在不超過 其宗旨之範圍內可進行各種變更。本發明不僅限於影像編 ❹ 碼/解碼裝置，還可廣泛應用於具有平行動作之複數個處 理器單元之資料處理裝置。處理器單元係可替代影像處理 模組，成爲初始設定之對象。 【圖式簡單說明】 圖1係與本發明相關之影像編碼/解碼裝置一例之區 塊圖。 圖2係利用影像編碼/解碼裝置進行影像編碼及解碼 時之啓動處理之流程圖。 -22- 200942041 圖3係由用於初始設定之初始値資料之資料封包構成 之資料格式圖。 圖4係控制裝置詳細內容及表示信號處理裝置之具體 例之區塊圖。 圖5係信號處理裝置詳細內容及表示控制裝置之具體 例之區塊圖。 圖6係與本發明相關之其他影像編碼/解碼裝置例之 ^ 區塊圖。 圖7係以CPU直接進行所有暫存器設定時之資料傳 輸動作爲比較例之時序圖。 圖8係CPU經由控制裝置之從埠（slave port)設定 內部暫存器之動作與圖7相比之時序圖。 圖9係使用信號處理裝置之主淳（master port)對初 始設定値資料之讀取動作例之時序圖。 圖10係將影像編碼/解碼裝置應用于行動電話系統時 0 之區塊圖。 圖11係影像編碼/解碼裝置對動態影像之編碼元件及 解碼元件之基本功能區塊圖。 圖1 2係將圖1 1之編碼元件和解碼元件之功能進行管 線（pipe line)處理時最合適之複數個影像處理模組之區 塊圖。 【主要元件符號說明】 101:影像編碼/解碼裝置 -23- 200942041 108 :匯流排 106 : CPU (中央處理裝置） 107 :記憶裝置 104 :影像處理模組 103 :控制裝置 102 :信號處理裝置 310 :暫存器電路 3 1 1 :外部匯流排介面（EXBIF ) 3 1 2 :末端代碼接受模組 3 1 3 :控制模組 3 14:內部匯流排介面（INBIF) 301 :請求產生裝置 3 02 :暫存器電路 3 08 :回應處理裝置 3 05 :外部匯流排介面（EXBIF ) 309:內部匯流排介面（INBIF) lOlmdf :影像編碼/解碼裝置 102mfd :信號處理裝置 30 1mfd :請求產生裝置 302mdf :暫存器電路 600 :影像編碼/解碼裝置 6 2 0 :編碼元件 63 0 :解碼元件 700〜709 :處理器單元 -24-